CN114981938A - 半导体装置的制造装置及制造方法 - Google Patents

半导体装置的制造装置及制造方法 Download PDF

Info

Publication number
CN114981938A
CN114981938A CN202080045533.5A CN202080045533A CN114981938A CN 114981938 A CN114981938 A CN 114981938A CN 202080045533 A CN202080045533 A CN 202080045533A CN 114981938 A CN114981938 A CN 114981938A
Authority
CN
China
Prior art keywords
inclination angle
chip
holding surface
substrate
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080045533.5A
Other languages
English (en)
Inventor
永口悠二
瀬山耕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Publication of CN114981938A publication Critical patent/CN114981938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75001—Calibration means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H01L2224/75842—Rotational mechanism
    • H01L2224/75843—Pivoting mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/81169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8117—Rotational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

半导体装置的制造装置(10)包括：平台(12)；安装头(14)，具有芯片保持面(26)，将芯片(100)配置于基板(110)；测定机构(16)，测定由所述安装头(14)载置于所述基板(110)的安装面(112)的芯片(100)相对于所述安装面(112)的倾斜角作为检测倾斜角Sd；保持面调整机构(18)，变更保持面倾斜角Sb，所述保持面倾斜角Sb为所述芯片保持面(26)相对于所述载置面(21)的倾斜角；以及控制器(20)，基于所述检测倾斜角Sd来算出所述保持面倾斜角Sb的修正量C，根据所算出的所述修正量C利用所述保持面调整机构(18)使所述保持面倾斜角Sb变更。

Description

半导体装置的制造装置及制造方法
技术领域
本说明书涉及一种制造装置及制造方法，通过将一个以上的芯片键合(bonding)于基板从而制造半导体装置。
背景技术
一直以来，已知有在基板安装一个以上的芯片而制造半导体装置的制造装置。所述制造装置具有抽吸保持芯片的安装工具，在将芯片配置于基板时，使所述安装工具移动，以将芯片配置于所需位置。进而，在将芯片配置于基板时，面向基板的芯片的接合面相对于基板的安装面平行也变得重要。若芯片相对于安装面倾斜，则芯片相对于基板产生安装上的不良。例如，有可能在芯片的凸块电极与基板的电极之间产生电性接合不良。
此处，专利文献1中公开了下述内容，即：在将集成电路(Integrated Circuit，IC)零件暂时压接于在平板显示器(flat panel display)设置的电极时，利用摄像机(camera)来检测搭载状态的IC零件相对于电极的位置偏移量，在位置偏移量不合适的情况下，反馈(feedback)位置偏移量，修正下一IC零件的暂时压接动作。而且，专利文献1中也公开了下述内容，即：检测凸块与电极的接合状态，在不合适的情况下，视为IC零件与显示器的平行度超过容许范围而输出警告。根据所述专利文献1的技术，而适当检测位置偏移量并进行反馈，因而可将IC零件的定位精度保持得高。
现有技术文献
专利文献
专利文献1：日本专利第3323395号
发明内容
发明所要解决的问题
但是，专利文献1的技术中，关于平行度仅判定是否良好，并未反馈。因此，专利文献1等现有技术中，无法将芯片相对于基板的平行度保持得高。
因此，本说明书中公开一种半导体装置的制造装置，可进一步提高芯片相对于基板的平行度。
解决问题的技术手段
本说明书中公开的半导体装置的制造装置的特征在于包括：平台，具有载置基板的载置面；安装头，具有保持芯片的芯片保持面，将所述芯片配置于在所述平台上载置的所述基板；测定机构，测定由所述安装头载置于所述基板的安装面的芯片相对于所述安装面的倾斜角作为检测倾斜角；保持面调整机构，变更保持面倾斜角，所述保持面倾斜角为所述芯片保持面相对于所述载置面的倾斜角；以及控制器，基于所述检测倾斜角来算出所述保持面倾斜角的修正量，根据所算出的所述修正量利用所述保持面调整机构使所述保持面倾斜角变更。
此时，所述控制器也可存储以往测定的多个所述检测倾斜角，所述控制器求出从所述多个检测倾斜角分别去掉所述保持面倾斜角的修正的影响的、基本倾斜角，根据所述基本倾斜角在基板间的变化倾向，变更所述修正量的计算策略。
而且，所述控制器也可在所述基本倾斜角在基板间的偏差为规定的容许值以下的情况下，算出将针对就近的基板所得的所述检测倾斜角抵消的值作为所述修正量。
而且，所述控制器也可在所述基本倾斜角在基板间具有预定的规则性而变化的情况下，按照所述规则性推定下一基板的基本倾斜角，算出将所述基本倾斜角抵消的值作为所述修正量。
而且，所述控制器也可在所述基本倾斜角在基板间随机变化的情况下，将针对所述多个基板所得的所述多个基本倾斜角的代表值推定为下一基板的基本倾斜角，算出将所述基本倾斜角抵消的值作为所述修正量。
而且，所述控制器也可在针对载置于一个基板的多个芯片分别获得了所述检测倾斜角的情况下，将针对多个芯片所得的多个检测倾斜角的代表值看作所述一个基板的所述检测倾斜角。
而且，所述控制器也可在针对载置于一个基板的多个芯片分别获得了所述检测倾斜角的情况下，生成记录各芯片在所述基板内的位置、与各芯片的所述检测倾斜角的对应关系的映射，基于所述映射针对各芯片位置分别算出所述修正量。
而且，所述安装头也可具有：安装工具，包含所述芯片保持面；以及球面空气轴承，保持所述安装工具，所述球面空气轴承可切换为将所述安装工具以容许其摇动的状态保持的自由状态、与将所述安装工具以阻碍其摇动的状态保持的锁定状态，所述保持面调整机构具有：倾斜板，供所述芯片保持面抵接；以及多个支撑柱，支撑所述倾斜板，通过相互独立地进退从而任意变更所述倾斜板的角度。
本说明书中公开的半导体装置的制造方法的特征在于包括：键合步骤，以安装工具的芯片保持面来保持芯片，使所述安装工具移动，将所述芯片载置于基板的安装面，所述基板已载置于平台的载置面；测定步骤，测定载置于所述安装面的芯片的上表面与所述安装面的倾斜角作为检测倾斜角；修正量计算步骤，基于所述检测倾斜角来算出保持面倾斜角的修正量，所述保持面倾斜角为所述芯片保持面相对于所述平台的倾斜；以及修正步骤，利用变更所述保持面倾斜角的保持面调整机构，根据所述修正量来变更所述保持面倾斜角。
发明的效果
根据本说明书中公开的技术，可进一步提高芯片相对于基板的平行度。
附图说明
图1为表示制造装置的结构的图像。
图2为表示保持面调整机构的结构的图像。
图3A为表示芯片的键合处理的状况的图像。
图3B为表示修正了保持面倾斜角的状况的图像。
图4为表示本例的制造装置进行的、半导体装置的制造流程的流程图。
图5为表示按照图4的流程执行处理的情况下的、各种参数的变化的一例的图。
图6A为表示基本倾斜角的变化倾向的一例的图。
图6B为表示基本倾斜角的变化倾向的另一例的图。
图6C为表示基本倾斜角的变化倾向的另一例的图。
图7为表示修正量计算步骤的详细流程的流程图。
图8为表示半导体装置的制造流程的其他例的流程图。
图9为表示检测倾斜角的各位置的偏差状况的图像。
具体实施方式
以下，参照附图对半导体装置的制造装置10的结构进行说明。图1为表示制造装置10的结构的图像。制造装置10为下述装置，即：通过将作为电子零件的芯片100以面朝下(face down)的状态安装于基板110上，从而制造半导体装置。制造装置10包括：平台12，载置基板110；安装头14，在基板110安装芯片100；测定机构16，测定安装后的芯片100相对于基板110的平行度；保持面调整机构18，变更安装头14的芯片保持面26的倾斜度；以及控制器20，控制安装头14或保持面调整机构18的驱动。
平台12可抽吸保持基板110，在其内部搭载有用于将基板110加温的加热器(未图示)。所述平台12的加温及抽吸由后述的控制器20进行控制。平台12的上表面作为载置基板110的载置面21发挥功能。此外，本例的平台12为其铅垂方向及水平方向的位置不变的固定平台，但视情况不同，也可使平台12在铅垂方向及水平方向的至少一个可动。
安装头14包括：安装工具22，抽吸保持芯片100；以及移动机构(未图示)，使所述安装工具22沿水平方向及铅垂方向移动。安装工具22与基板110相向地配置，其顶端面作为抽吸保持芯片100的芯片保持面26发挥功能。而且，在安装工具22的内部，内置有用于将所保持的芯片100加热的加热器(未图示)。安装工具22以芯片保持面26抽吸保持芯片100后，将所述芯片100载置于基板110的表面(以下称为“安装面112”)，进行加压加热，由此将芯片100键合于基板110。
而且，本例的安装头14具有球面空气轴承28。球面空气轴承28具有固定部28a及可动部28b，固定部28a及可动部28b中的一个具有凹状的半球面，另一个具有在所述凹状的半球面的内部滑动的、凸状的半球面。可动部28b相对于固定部28a的摇动是通过抽吸或供给两者之间的间隙的空气从而控制。即，可动部28b相对于固定部28a的三维摇动通过向间隙供给空气从而被容许，通过抽吸间隙内的空气从而受阻。以下，将供给空气而容许可动部28b摇动的状态称为“自由状态”，将抽吸空气而阻碍可动部28b摇动的状态称为“锁定状态”。本例中，将球面空气轴承28的可动部28b安装于安装工具22，将固定部28a安装于安装头14的本体23。此时，将所述球面空气轴承28设为自由状态后，将芯片保持面26按压于所需的面，由此可使芯片保持面26与所需的面平行。换言之，通过设置球面空气轴承28，从而可变更安装工具22相对于本体23的摇动、以及芯片保持面26相对于载置面21的倾斜角度(以下称为“保持面倾斜角Sb”)。
在将芯片100安装于基板110时，在以芯片保持面26保持芯片100的状态下，使安装工具22向基板110下降，将芯片100载置于基板110的安装面112。接下来，在所述状态下将芯片100加热加压，由此使设于芯片100的底面的凸块102(参照图3A、图3B)焊接于基板110的电极114(参照图3A、图3B)。
测定机构16测定芯片100对基板110的安装状态、特别是芯片100相对于安装面112的倾斜角。所测定的芯片100的倾斜角作为检测倾斜角Sd发送至控制器20。控制器20基于所得的检测倾斜角Sd来修正保持面倾斜角Sb，关于这一情况，将在下文中描述。
检测倾斜角Sd的测定方法并无特别限定，例如也可使用接触式的倾斜传感器或非接触式的距离传感器等来测定。例如，在使用以非接触方式测定距离的激光测定器30的情况下，激光测定器30测定距设定于安装面112的多个基板侧测定点的距离、及距设定于芯片100的上表面的多个芯片侧测定点的距离。接下来，测定机构16基于距多个基板侧测定点的距离来算出安装面112的倾斜角，基于距多个芯片侧测定点的距离来算出芯片100上表面的倾斜角，根据此两个倾斜角来算出芯片100相对于安装面112的倾斜角、即检测倾斜角Sd。此外，此处说明的检测倾斜角Sd的测定方法为一例，也可适当变更。
保持面调整机构18为调整芯片保持面26相对于载置面21的倾斜角、即保持面倾斜角Sb的机构。具体而言，保持面调整机构18具有使芯片保持面26抵接的倾斜板34。所述倾斜板34由可任意进退的多个支撑柱36支撑，如图2所示，通过调整任意的支撑柱36的突出量，从而可变更倾斜板34的倾斜角。在调整保持面倾斜角Sb的情况下，也可预先使所述支撑柱36进退，将所述倾斜板34调整为所需的倾斜角，并且将安装工具22设为相对于本体23可摇动的自由状态。在此状态下，使芯片保持面26抵接于倾斜板34，使芯片保持面26贴合倾斜板34。而且，若芯片保持面26完全贴合倾斜板34，则将安装工具22切换为其摇动受阻的锁定状态。由此，对于保持面倾斜角Sb，以与倾斜板34相同的倾斜角进行固定。
控制器20对制造装置10的各部的驱动进行控制。具体而言，控制器20驱动安装头14，执行将芯片100键合于基板110的键合处理。而且，本例的控制器20视需要对保持面调整机构18执行芯片保持面26的倾斜度的修正处理，关于这一情况，将在下文中描述。此种控制器20为计算机，具有执行各种运算的处理器(processor)38、以及存储数据及程序的存储器40。
接下来，对保持面倾斜角Sb的修正处理进行说明。如图3A所示，在芯片100的底面，形成有作为电极发挥功能的凸块102。在安装芯片100时，以所述凸块102接触基板110的电极114的方式将芯片100载置于基板110的安装面112后，利用安装工具22将所述芯片100加热加压。为了确保良好的安装品质，在所述加压加热时，必须保持芯片100与安装面112平行。在芯片100与安装面112不平行的情况下，有可能在凸块102与电极114之间产生电性接合不良。
因此，以往的制造装置10中，在安装芯片100之前，以芯片保持面26与平台12的载置面21成平行的方式，调整保持面倾斜角Sb。具体而言，在安装芯片100之前，将芯片保持面26按压于载置面21，使安装工具22贴合载置面21。
但是，以往的制造装置10仅调整安装工具22相对于平台12的倾斜度，因而并未充分确保芯片100相对于基板110的安装面112的平行度。例如，如图3A所示，即便相对于载置面21将芯片保持面26调整为平行，也是若由温度变化或基板110的制造误差等导致基板110的上表面(安装面112)相对于下表面倾斜，则芯片100相对于安装面112倾斜。
因此，本例中视需要测定芯片100相对于安装面112的倾斜角作为检测倾斜角Sd，以抵消所述检测倾斜角Sd的方式修正保持面倾斜角Sb。图3B为表示修正后的状况的图像。
本例中，针对每一片基板110实施此种检测倾斜角Sd的测定及保持面倾斜角Sb的修正。参照图4对这一情况进行说明。图4为表示本例的制造装置10进行的、半导体装置的制造流程的流程图。
在制造半导体装置时，首先将基板110搬送至平台12并载置(S10)。接下来，驱动安装头14，将芯片100键合于基板110。即，将芯片100载置于基板110的预定位置，进行加热加压(S12)。在一片基板110键合必要个数的芯片100后，将键合后的基板110搬送至测定机构16。
测定机构16测定芯片100相对于安装面112的倾斜角作为检测倾斜角Sd，发送至控制器20(S14)。此处，在一个基板110安装有多个芯片100的情况下，测定机构16也可仅对多个芯片100中具代表性的一个芯片100(例如安装于基板110的中央的芯片100等)测定检测倾斜角Sd。而且，作为其他实施方式，测定机构16也可针对多个芯片100分别测定检测倾斜角Sd。此时，控制器20将针对一个基板110所得的多个检测倾斜角Sd的代表值，看作所述一个基板110的检测倾斜角Sd。此处，所谓“代表值”，为表示数据分布的中心位置的统计值，例如为平均值或中央值、最频值。无论哪一情况，控制器20均将一个检测倾斜角Sd对应于一个基板110存储于存储器40。
获得检测倾斜角Sd后，控制器20确认有无下一基板110(S16)。若无下一基板110(S16中为是(Yes))，则制造处理结束。另一方面，在有下一基板110的情况下(S16中为是(Yes))，控制器20对于下一基板110，基于检测倾斜角Sd来判定是否需要修正保持面倾斜角Sb(S18)。具体而言，控制器20将所得的检测倾斜角Sd与规定的倾斜容许值进行比较。在比较结果为检测倾斜角Sd为倾斜容许值以下的情况下，判断为当前的保持面倾斜角Sb适当，不需要修正(S18中为否(No))。此时，控制器20不进行所述保持面倾斜角Sb的修正，回到步骤S20，执行对下一新基板110的键合处理。另一方面，在检测倾斜角Sd超过倾斜容许值的情况下，控制器20判断为需要修正保持面倾斜角Sb(S18中为是(Yes))。此时，控制器20减小下一次的检测倾斜角Sd，算出芯片100的倾斜角接近安装面112的倾斜角那样的修正量C(S20)。关于所述修正量C的计算，将在下文中描述。
算出修正量C后，控制器20使用保持面调整机构18，以所述修正量C来修正保持面倾斜角Sb(S22)。具体而言，调整支撑柱36的进退量，将倾斜板34变更为与修正量C相应的倾斜角。接下来，将经切换为自由状态的安装工具22按压于倾斜板34，使芯片保持面26贴合倾斜板34后，将安装工具22切换为固定状态。此种保持面调整机构18的修正完成后，回到步骤S10，执行对新基板110的芯片100安装。然后，最终对必要的基板110全部完成芯片100的安装后(S16中为否(No))，制造处理结束。
如此，本例中，测定安装后的芯片100相对于安装面112的倾斜角，将其测定结果反馈给下一次以后的安装。其结果为，可进一步提高芯片100相对于安装面112的平行度。
接下来，对修正量C的计算进行说明。修正量C只要使下一基板110的检测倾斜角Sd接近零，则其计算顺序并无特别限定。本例中，算出从针对多个基板110所得的多个检测倾斜角Sd去掉保持面倾斜角Sb的修正的影响的、基本倾斜角Ss，根据所述基本倾斜角Ss在基板间的变化倾向，变更修正量C的计算策略。
在对所述修正量C的计算进行详细说明之前，参照图5对用于计算所述修正量C的参数进行说明。图5为表示按照图4的流程，对四片基板110反复实施芯片100的安装、检测倾斜角Sd的测定及保持面倾斜角Sb的修正时的各种参数的变化的一例的图。此外，在将保持面倾斜角Sb保持于一定的情况下，芯片100相对于安装面112的平行度也在基板110间有偏差。所述平行度在基板间有偏差的原因为温度或负重的变化、修正误差、基板110的品质偏差等各种，图5中将这些归总而表示为基板110的安装面112的倾斜度。另外，所述图5中的基板110的安装面112的倾斜度为从检测倾斜角Sd去掉修正的影响的倾斜角，为在完全未进行保持面倾斜角Sb的修正的情况下可获得的检测倾斜角Sd。以下，所述未进行修正的情况下可获得的检测倾斜角(图5中的安装面112的倾斜角)成为“基本倾斜角Ss”。
在将第n片基板110的检测倾斜角Sd、基本倾斜角Ss、保持面倾斜角Sb、修正量C分别设为Sd[n]、Ss[n]、Sb[n]、C[n]的情况下，第n片的保持面倾斜角Sb[n]及基本倾斜角Ss[n]分别可由下述式1、式2表示。
Sb[n]＝Sb[n－1]+C[n] 式1
Ss[n]＝Sb[n]－Sd[n] 式2
图5的示例中，在第一片基板110的阶段中，一次未进行保持面倾斜角Sb的修正，因而修正量C[1]＝0°，保持面倾斜角Sb[1]＝0°。此时，在测定出检测倾斜角Sd[1]＝-5°的情况下，可算出基本倾斜角Ss[1]＝Sb[1]－Sd[1]＝+5°。
为了将所述第一片的检测倾斜角Sd[1]抵消，针对第二片基板110，设修正量C[2]＝-Sd[1]＝+5°。此时，第二片基板110中，保持面倾斜角Sb[2]成为Sb[2]＝Sb[1]+C[2]＝+5°。另外，在第二片基板110的检测倾斜角Sd[2]＝-5°的情况下，可算出第二片基板110的基本倾斜角Ss[2]为Ss[2]＝Sb[2]－Sd[2]＝+10°。关于第三片以后，也可同样地基于检测倾斜角Sd[n]来算出基本倾斜角Ss[n]。
控制器20按照式1、式2依次算出基本倾斜角Ss，确定所述基本倾斜角Ss在基板间的变化倾向，以适于所述变化倾向的顺序来算出修正量C。本例中，将变化倾向分为“偏差小”、“有规则性”、“随机变化”此三种。图6A～图6C为说明此三种变化倾向的图。各图中，横轴表示基板110的样本数n，纵轴表示第n片基板110的基本倾斜角Ss。
如图6A所示，在多个基本倾斜角Ss的偏差小的情况下，可谓芯片100相对于安装面112的倾斜度的产生原因、例如温度变化或基板的品质等大致稳定。因此，此时控制器20算出将就近的检测倾斜角Sd[n]抵消的值作为下一基板110的修正量C[n+1]。即，控制器20进行C[n+1]＝-Sd[n]的运算。此外，关于偏差的评估，例如使用分散或标准偏差。因此，例如控制器20求出多个基本倾斜角Ss的标准偏差，在所述标准偏差为预先规定的容许值以下的情况下，以C[n+1]＝-Sd[n]的形式算出修正量C。
另一方面，如图6B所示，在基本倾斜角Ss具有预定的规则性而变化的情况下，可推测芯片100相对于安装面112的倾斜度的产生原因也具有规则性地变化。因此，此时控制器20按照所述规则性来求出下一基板110的基本倾斜角Ss[n+1]，算出将所述基本倾斜角Ss[n+1]抵消的值作为下一基板110的修正量C。例如，考虑下述情况，即：在以a、b为常数时，基本倾斜角Ss大致按照“Ss[n]＝-a×n+b”的一次函数变化。此时，可推测下一基板110的基本倾斜角Ss[n+1]为Ss[n+1]＝a×(n+1)+b。
而且，下一基板110的检测倾斜角Sd[n+1]是由下述式3表示。另外，下一基板110的修正量C[n+1]为将检测倾斜角Sd[n+1]设为零的值，因而可由式4求出。
Sd[n+1]＝Sb[n]+C[n+1]－Sd[n+1] 式3
C[n+1]＝Sd[n+1]－Sb[n] 式4
此外，是否具有规则性地变化例如也可求出多个基本倾斜角Ss的近似曲线Ac，基于所述近似曲线Ac与多个基本倾斜角Ss的近似程度来判断。此处，近似曲线Ac不限于所述那样的一次函数，也可为二次函数或指数函数、对数函数等。而且，近似程度例如也能以近似曲线Ac与多个基本倾斜角Ss的均方误差表示。即，控制器20也可在多个基本倾斜角Ss相对于近似曲线Ac的均方误差为预先规定的容许值以下的情况下，判断为基本倾斜角Ss规则性地变化。
接下来，如图6C所示，对基本倾斜角Ss无规则性而随机变化的情况进行说明，即，对多个基本倾斜角Ss相对于近似曲线Ac的均方误差超过容许值的情况进行说明。此时，可推测芯片100相对于安装面112的倾斜度的产生原因也随机变化。此时，控制器20推定多个基本倾斜角Ss的代表值作为下一基板110的基本倾斜角Ss[n+1]，算出将其抵消的值作为下一基板110的修正量C[n+1]。此处，所谓代表值，例如为平均值、中央值或最频值。控制器20在将多个基本倾斜角Ss的代表值推定为下一基板110的基本倾斜角Ss[n+1]后，将其代入至式4，算出下一修正量C[n+1]。
图7为表示修正量计算步骤(图4的步骤S20)的详细流程的流程图。在算出修正量C的情况下，如上文所述，首先算出以往N片基板110的基本倾斜角Ss(S30)。若可算出以往N片的基本倾斜角Ss，则接下来算出所述以往N片的基本倾斜角Ss的偏差、例如分散或标准偏差(S32)。在基本倾斜角Ss的偏差小的情况下，例如在标准偏差为规定的容许值以下的情况下(S34中为是(Yes))，控制器20算出将就近的检测倾斜角Sd[n]抵消的值作为下一基板110的修正量C[n+1](S36)。
另一方面，在N片的基本倾斜角Ss的偏差大的情况下(S34中为否(No))，控制器20求出所述N片的基本倾斜角Ss的近似曲线Ac(S38)。此处求出的近似曲线Ac可为一次函数、二次函数、指数函数、对数函数的任一种。而且，此处求出的近似曲线Ac不限于一种，也可为多种。
算出近似曲线Ac后，接下来控制器20将所述近似曲线Ac与N片的基本倾斜角Ss进行比较(S40)。在比较结果为近似曲线Ac与基本倾斜角Ss的近似程度大的情况下(S40中为是(Yes))，例如在近似曲线Ac与基本倾斜角Ss的均方误差为容许值以下的情况下，控制器20基于近似曲线Ac求出下一基本倾斜角Ss[n+1](S42)。此外，在步骤S38中求出多种近似曲线Ac的情况下，只要基于多个近似曲线Ac中近似程度达到最大的近似曲线Ac来求出Ss[n+1]即可。另一方面，在近似曲线Ac与基本倾斜角Ss的近似程度小的情况下(S40中为否(No))，则控制器20将以往N片的基本倾斜角Ss的代表值、例如平均值等设定为下一基板110的基本倾斜角Ss[n+1](S44)。接下来，求出下一基板110的基本倾斜角Ss[n+1]后，将其代入至式4，算出下一基板110的修正量C[n+1](S46)。
如以上的说明所表明，本例中，根据基本倾斜角Ss的变化倾向来变更修正量C的计算策略。由此，可算出更适当的修正量C，可进一步提高芯片100相对于安装面112的平行度。
此外，到此为止说明的结构为一例，只要至少在必要时机基于检测倾斜角Sd算出保持面倾斜角Sb的修正量C，并根据所算出的修正量C来变更保持面倾斜角Sb，则其他结构也可适当变更。例如，到此为止的说明中，根据基本倾斜角Ss的变化倾向来变更修正量C的计算策略。但是，修正量C的计算顺序也可适当变更。因此，例如也可与基本倾斜角Ss的变化倾向无关，一直算出将就近的检测倾斜角Sd[n]抵消的值作为下一基板110的修正量C[n+1]。
而且，图4的流程图中，针对每一片基板110进行检测倾斜角Sd的测定(S14)及保持面倾斜角Sb的修正(S20、S22)。但是，此种检测倾斜角Sd的测定及保持面倾斜角Sb的实施间隔也可适当变更。因此，检测倾斜角Sd的测定及保持面倾斜角Sb的修正也能以多片间隔或一定时间间隔实施。而且，检测倾斜角Sd的测定的实施间隔、与保持面倾斜角Sb的修正的实施间隔无需相同，也可互不相同。例如，也可如图8所示，检测倾斜角Sd的测定(S14)是针对每一片基板110实施，保持面倾斜角Sb的修正(S20、S22)是以Imax片为单位实施。通过设为所述结构，从而可减少保持面倾斜角Sb的修正的实施次数，而且可减少半导体装置的制造的节拍时间(tack time)。
而且，到此为止的说明中，以基板110单位来进行保持面倾斜角Sb的修正，但也可针对基板110内的每个位置进行保持面倾斜角Sb的修正。例如，如图9所示，在由基板110内的位置Pa～Pc导致检测倾斜角Sd_a～Sd_c不同的情况下，控制器20生成将所述基板110内的位置Pa～Pc与其检测倾斜角Sd_a～Sd_c对应地记录的映射。接着，也可基于所述映射算出各位置Pa～Pc的修正量C_a～C_c，针对各位置Pa～Pc修正保持面倾斜角Sb。通过设为所述结构，从而可进一步提高芯片100相对于安装面112的平行度。
而且，本例中，通过使安装工具22摇动，从而变更保持面倾斜角Sb。但是，也可通过代替安装工具22使平台12摇动，从而变更保持面倾斜角Sb。例如，也可利用可进退的多个支撑柱来支撑平台12，并调整所述支撑柱的进退量，由此可变更平台12的倾斜度、以及芯片保持面26相对于载置面21的倾斜角(即保持面倾斜角Sb)。
符号的说明
10：制造装置
12：平台
14：安装头
16：测定机构
18：保持面调整机构
20：控制器
21：载置面
22：安装工具
23：本体
26：芯片保持面
28：球面空气轴承
30：激光测定器
34：倾斜板
36：支撑柱
38：处理器
40：存储器
100：芯片
102：凸块
110：基板
112：安装面
114：电极

Claims (9)

1.一种半导体装置的制造装置，其特征在于包括：
平台，具有载置基板的载置面；
安装头，具有保持芯片的芯片保持面，将所述芯片配置于在所述平台上载置的所述基板；
测定机构，测定由所述安装头载置于所述基板的安装面的芯片相对于所述安装面的倾斜角作为检测倾斜角；
保持面调整机构，变更保持面倾斜角，所述保持面倾斜角为所述芯片保持面相对于所述载置面的倾斜角；以及
控制器，基于所述检测倾斜角来算出所述保持面倾斜角的修正量，根据所算出的所述修正量利用所述保持面调整机构使所述保持面倾斜角变更。
2.根据权利要求1所述的半导体装置的制造装置，其特征在于，
所述控制器存储以往测定的多个所述检测倾斜角，
所述控制器求出从多个检测倾斜角分别去掉所述保持面倾斜角的修正的影响的、基本倾斜角，根据所述基本倾斜角在基板间的变化倾向，变更所述修正量的计算策略。
3.根据权利要求2所述的半导体装置的制造装置，其特征在于，
所述控制器在所述基本倾斜角在基板间的偏差为规定的容许值以下的情况下，算出将针对就近的基板所得的所述检测倾斜角抵消的值作为所述修正量。
4.根据权利要求2或3所述的半导体装置的制造装置，其特征在于，
所述控制器在所述基本倾斜角在基板间具有预定的规则性而变化的情况下，按照所述规则性推定下一基板的基本倾斜角，算出将所述基本倾斜角抵消的值作为所述修正量。
5.根据权利要求2至4中任一项所述的半导体装置的制造装置，其特征在于，
所述控制器在所述基本倾斜角在基板间随机变化的情况下，将针对多个所述基板所得的多个所述基本倾斜角的代表值推定为下一基板的基本倾斜角，算出将所述基本倾斜角抵消的值作为所述修正量。
6.根据权利要求1至5中任一项所述的半导体装置的制造装置，其特征在于，
所述控制器在针对载置于一个基板的多个芯片分别获得了所述检测倾斜角的情况下，将针对多个芯片所得的多个检测倾斜角的代表值看作所述一个基板的所述检测倾斜角。
7.根据权利要求1至6中任一项所述的半导体装置的制造装置，其特征在于，
所述控制器在针对载置于一个基板的多个芯片分别获得了所述检测倾斜角的情况下，生成记录各芯片在所述基板内的位置、与各芯片的所述检测倾斜角的对应关系的映射，基于所述映射针对各芯片位置分别算出所述修正量。
8.根据权利要求1至7中任一项所述的半导体装置的制造装置，其特征在于，
所述安装头具有：安装工具，包含所述芯片保持面；以及球面空气轴承，保持所述安装工具，
所述球面空气轴承能够切换为将所述安装工具以容许其摇动的状态保持的自由状态、与将所述安装工具以阻碍其摇动的状态保持的锁定状态，
所述保持面调整机构具有：
倾斜板，供所述芯片保持面抵接；以及
多个支撑柱，支撑所述倾斜板，且通过相互独立地进退从而任意变更所述倾斜板的角度。
9.一种半导体装置的制造方法，其特征在于包括：
键合步骤，以安装工具的芯片保持面来保持芯片，使所述安装工具移动，将所述芯片载置于基板的安装面，所述基板已载置于平台的载置面；
测定步骤，测定载置于所述安装面的芯片的上表面与所述安装面的倾斜角作为检测倾斜角；
修正量计算步骤，基于所述检测倾斜角来算出保持面倾斜角的修正量，所述保持面倾斜角为所述芯片保持面相对于所述平台的倾斜角；以及
修正步骤，利用变更所述保持面倾斜角的保持面调整机构，根据所述修正量来变更所述保持面倾斜角。
CN202080045533.5A 2020-12-14 2020-12-14 半导体装置的制造装置及制造方法 Pending CN114981938A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/046618 WO2022130472A1 (ja) 2020-12-14 2020-12-14 半導体装置の製造装置および製造方法

Publications (1)

Publication Number Publication Date
CN114981938A true CN114981938A (zh) 2022-08-30

Family

ID=82057428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080045533.5A Pending CN114981938A (zh) 2020-12-14 2020-12-14 半导体装置的制造装置及制造方法

Country Status (5)

Country Link
US (1) US20230154775A1 (zh)
JP (1) JP7219991B2 (zh)
CN (1) CN114981938A (zh)
TW (1) TWI810742B (zh)
WO (1) WO2022130472A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308597A (ja) * 2000-04-25 2001-11-02 Toray Eng Co Ltd チップ実装装置およびチップ実装装置における平行度調整方法
JP2007157970A (ja) * 2005-12-05 2007-06-21 Sony Corp ボンディング方法及びボンディング装置
JP5999809B2 (ja) * 2012-07-20 2016-09-28 富士機械製造株式会社 部品実装機
JP5701465B2 (ja) * 2012-12-21 2015-04-15 株式会社新川 フリップチップボンダ及びボンディングステージの平坦度並びに変形量補正方法
CN107079619B (zh) * 2014-08-13 2020-07-17 株式会社新川 安装装置与测量方法

Also Published As

Publication number Publication date
TW202240733A (zh) 2022-10-16
JPWO2022130472A1 (zh) 2022-06-23
TWI810742B (zh) 2023-08-01
US20230154775A1 (en) 2023-05-18
JP7219991B2 (ja) 2023-02-09
KR20220088636A (ko) 2022-06-28
WO2022130472A1 (ja) 2022-06-23

Similar Documents

Publication Publication Date Title
TWI284737B (en) Probe apparatus and probing method for using the same
JP5445509B2 (ja) 画像形成装置および画像形成方法ならびに部品実装装置
JP4339631B2 (ja) 検査方法及び検査装置
US8810270B2 (en) Wafer probe station capable of actively controlling tilt of chuck and controlling method thereof
US8136219B2 (en) Electronic component mounter and mounting method
KR101096927B1 (ko) 다이본더의 본드헤드를 정렬시키는 방법
JP7153848B2 (ja) プローバ
JP2002176292A (ja) 電子部品装着装置
US7355386B2 (en) Method of automatically carrying IC-chips, on a planar array of vacuum nozzles, to a variable target in a chip tester
CN114981938A (zh) 半导体装置的制造装置及制造方法
US7843573B2 (en) Component shape profiling method and component mounting method
KR101089225B1 (ko) 상판 압력 측정 및 보정이 가능한 웨이퍼 프로버 스테이션
JP2003234598A (ja) 部品実装方法及び部品実装装置
EP4015988B1 (en) Printing machine with system for determining component height deviations and method for determining component height deviations within a printing machine
KR102695597B1 (ko) 반도체 장치의 제조 장치 및 제조 방법
CN108702866B (zh) 元件判定装置及元件判定方法
KR102401710B1 (ko) 실장 장치
JP2019110259A (ja) プローバ
JP2000340620A (ja) プローブ装置
JP4357985B2 (ja) 平行測定方法と調整方法及び平行測定装置並びに部品実装装置
JP2011171330A (ja) 部品実装装置および部品実装方法
JP3469991B2 (ja) ペースト塗布機
KR20040005089A (ko) 웨이퍼 척 레벨링 장치 및 이를 이용한 웨이퍼 척 레벨링방법
CN115808356B (zh) 芯片测试方法及芯片测试设备
JPH1158154A (ja) 微細ボール搭載装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination