CN114879423B - 一种显示面板和显示装置 - Google Patents

一种显示面板和显示装置 Download PDF

Info

Publication number
CN114879423B
CN114879423B CN202210638098.8A CN202210638098A CN114879423B CN 114879423 B CN114879423 B CN 114879423B CN 202210638098 A CN202210638098 A CN 202210638098A CN 114879423 B CN114879423 B CN 114879423B
Authority
CN
China
Prior art keywords
line
transistor
display panel
pixel
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210638098.8A
Other languages
English (en)
Other versions
CN114879423A (zh
Inventor
孙凯铭
陈小明
陈榕
赖国昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202210638098.8A priority Critical patent/CN114879423B/zh
Publication of CN114879423A publication Critical patent/CN114879423A/zh
Application granted granted Critical
Publication of CN114879423B publication Critical patent/CN114879423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例提供一种显示面板和显示装置。显示面板中数据线包括第一数据线，栅极线包括第一栅极线；第一子像素和第二子像素均与第一数据线相邻、且分别位于第一数据线的两侧；第一子像素和第二子像素均与第一栅极线耦接。第一子像素包括第一晶体管，第二子像素包括第二晶体管；第一晶体管的源极与第一数据线耦接；第一晶体管的漏极和第二晶体管的漏极分别位于第一栅极线的两侧；第一数据线中第一连接线两端分别连接第一线段和第二线段；第一方向上，第一线段与第一晶体管的漏极相邻，第二线段与第二晶体管的漏极相邻；利用第一连接线使得第一线段和第二线段在第二方向上存在错位。本发明能够保证晶体管的漏极和数据线不短路的同时提升PPI。

Description

一种显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
PPI(Pixels Per Inch)，即像素的密度单位，所表示的是每英寸所拥有的像素数量。显示设备的PPI越高，则显示画面细节越丰富、画面越清晰。目前显示面板制造工艺能力有限，在显示面板尺寸固定的情况下，PPI的提高受到了工艺能力的约束。如何在目前工艺能力下提升PPI是目前亟待解决的技术问题。
发明内容
本发明实施例提供一种显示面板和显示装置，以解决在目前工艺能力下提高PPI的技术问题。
第一方面，本发明实施例提供一种显示面板，显示面板包括多条数据线、多条栅极线和多个子像素；子像素包括晶体管和像素电极，晶体管的栅极与栅极线耦接，晶体管的源极与数据线耦接，晶体管的漏极与像素电极耦接；
数据线包括第一数据线，栅极线包括第一栅极线；
显示面板包括像素组，像素组包括两个子像素，像素组中的两个子像素为第一子像素和第二子像素；在第一方向上，第一子像素和第二子像素均与第一数据线相邻，且第一子像素和第二子像素分别位于第一数据线的两侧；第一子像素包括第一晶体管，第二子像素包括第二晶体管；其中，
第一晶体管的栅极和第二晶体管的栅极均与第一栅极线耦接；第一晶体管的源极与第一数据线耦接；在第二方向上，第一晶体管的漏极和第二晶体管的漏极分别位于第一栅极线的两侧，第一方向与第二方向相互交叉；
第一数据线包括第一线段、第二线段和第一连接线，第一连接线的第一端连接第一线段，第一连接线的第二端连接第二线段；
在第一方向上，第一线段与第一晶体管的漏极相邻，第二线段与第二晶体管的漏极相邻；
由第一连接线的第一端到第一连接线的第二端，第一连接线在第一方向上距第一晶体管的漏极的距离逐渐减小。
第二方面，基于同一发明构思，本发明实施例还提供一种显示装置，包括本发明任意实施例提供的显示面板。
本发明实施例提供的显示面板和显示装置，具有如下有益效果：设置第一子像素和第二子像素均与第一栅极线连接，第一子像素和第二子像素分别位于第一数据线的两侧且均与第一数据线相邻，设置第一子像素中的第一晶体管的漏极和第二子像素中第二晶体管的漏极分别位于第一栅极线的两侧，使得两个晶体管的漏极在第一方向上存在错位。并且对第一数据线的线形进行设计，设置第一连接线连接第一线段和第二线段，使得第一线段和第二线段在第二方向上存在错位，从而能够在保证第一晶体管的漏极和与其相邻的第一线段之间不短路、第二晶体管的漏极和与其相邻的第二线段之间不短路的情况下，减小第一晶体管的漏极和第二晶体管的漏极之间在第一方向上间隔距离，也就能够增加在第一方向上排布的子像素个数，从而提升PPI。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为一种现有技术中显示面板局部示意图；
图2为本发明实施例提供的一种显示面板示意图；
图3为图2中切线A-A'位置处截面示意图；
图4为图2中显示面板的局部放大示意图；
图5为本发明实施例提供的另一种显示面板局部示意图；
图6为本发明实施例提供的另一种显示面板示意图；
图7为图6中显示面板的局部放大示意图；
图8为本发明实施例提供的另一种显示面板示意图；
图9为图8中切线B-B'位置处截面示意图；
图10为本发明实施例提供的另一种显示面板示意图；
图11为图10实施例中黑矩形的俯视示意图；
图12为本发明实施例提供的显示装置示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
图1为一种现有技术中显示面板局部示意图，如图1所示，显示面板栅极线02和数据线03的延伸方向相互交叉限定出多个子像素，子像素包括晶体管011和像素电极(图1中未示出)，晶体管011的栅极与栅极线02耦接，晶体管011的源极与数据线03耦接，晶体管011的漏极d与像素电极耦接。其中，显示面板包括半导体层041、第一金属层042、第二金属层043。晶体管011的有源层位于半导体层041，半导体层041中与栅极线02交叠的部分即为晶体管011的有源层。栅极线02位于第一金属层042，栅极线02中与半导体层041交叠的部分线段为晶体管011的栅极。数据线03位于第二金属层043，数据线03中部分线段复用为晶体管011的源极，晶体管011的漏极d位于第二金属层043。图1中示意出了晶体管011的漏极d与半导体层041连接的过孔V01、以及晶体管011的源极与半导体层041连接的过孔V02。由于晶体管011的漏极d与数据线03位于同一层，则漏极d和与其相邻的数据线03之间的间隔距离D需要不小于最小工艺间距才能防止短路。由此在目前工艺能力下，漏极d与数据线03之间的横向距离缩小受限，限制了PPI的提高。
为了解决现有技术存在的问题，本发明实施例提供一种显示面板，对与同一条栅极线耦接的至少部分子像素中晶体管的位置进行设计，设置耦接同一条栅极线且相邻的两个子像素中晶体管的漏极分别位于栅极线的两侧，使得这两个晶体管的漏极在栅极线延伸方向上存在一定的错位。再对这相邻两个子像素之间的数据线的线形进行设计，在缩小两个晶体管的漏极在栅极线延伸方向上距离的同时还能够保证数据线与晶体管的漏极不短路，由此能够在满足工艺能力情况下，提升显示面板的PPI。
图2为本发明实施例提供的一种显示面板示意图，图3为图2中切线A-A'位置处截面示意图。
结合图2和图3来看，显示面板包括多条数据线10、多条栅极线20和多个子像素30；子像素30包括晶体管31和像素电极32，晶体管31的栅极g与栅极线20耦接，晶体管31的源极s与数据线10耦接，晶体管31的漏极d与像素电极32耦接；栅极线20的延伸方向为第一方向x，数据线10的延伸方向为第二方向y，第一方向x与第二方向y相互交叉；其中，延伸方向指线的走线方向，并不限定线的线型为直线。
显示面板包括衬底101、半导体层102、第一金属层103和第二金属层104、以及透明导电层105。晶体管31的有源层w位于半导体层102；栅极线20和晶体管31的栅极g位于第一金属层103，栅极线20中与半导体层102交叠的部分线段为晶体管31的栅极g；数据线10、晶体管31的源极s和漏极d位于第二金属层104，数据线10中的部分线段复用为晶体管31的源极s；像素电极32位于透明导电层105。如图3中示意的，晶体管31的源极s通过贯穿绝缘层的第一过孔V1连接到半导体层102，晶体管31的漏极d通过贯穿绝缘层的第二过孔V2连接到半导体层102，像素电极32通过贯穿绝缘层的第三过孔V3连接到漏极d。
数据线10包括第一数据线11，栅极线20包括第一栅极线21。
显示面板包括像素组Z，像素组Z包括两个子像素30，像素组Z中的两个子像素30为第一子像素30-1和第二子像素30-2；在第一方向x上，第一子像素30-1和第二子像素30-2均与第一数据线11相邻，且第一子像素30-1和第二子像素30-2分别位于第一数据线11的两侧。
图4为图2中显示面板的局部放大示意图。图4中仅示意出了第一子像素30-1和第二子像素30-2所在位置，如图4所示，第一子像素30-1包括第一晶体管31-1，第二子像素30-2包括第二晶体管31-2。第一晶体管31-1的栅极g和第二晶体管31-2的栅极g均与第一栅极线21耦接，结合图3中的说明可以理解，第一栅极线21中的部分线段复用为第一晶体管31-1的栅极g、并且第一栅极线21中的部分线段复用为第二晶体管31-2的栅极g。第一晶体管31-1的源极s与第一数据线11耦接；在第二方向y上，第一晶体管31-1的漏极d和第二晶体管31-2的漏极d分别位于第一栅极线21的两侧。
其中，第一数据线11包括第一线段11a、第二线段11b和第一连接线11c，第一连接线11c的第一端连接第一线段11a，第一连接线11c的第二端连接第二线段11b。在第一方向x上，第一线段11a与第一晶体管31-1的漏极d相邻，第二线段11b与第二晶体管31-2的漏极d相邻；由第一连接线11c的第一端到第一连接线11c的第二端，第一连接线11c在第一方向x上距第一晶体管31-1的漏极d的距离逐渐减小。
第一栅极线21的走线方向为第一方向x，第一数据线11的走线方向为第二方向y，典型的，第一方向x和第二方向y相互垂直。在第一方向x上第一连接线11c距第一晶体管31-1的漏极d的距离逐渐减小，则通过第一连接线11c连接第一线段11a和第二线段11b，使得第一线段11a和第二线段11b在第二方向y上存在错位，换句话说，第一线段11a和第二线段11b不位于沿第二方向y延伸的同一条直线上。如此设置能够减小第一晶体管31-1的漏极d和第二晶体管31-2的漏极d之间在第一方向x上间隔距离D1。
如图1所示的，在现有技术中，假设漏极d和与其相邻的数据线03之间的间隔距离D为最小工艺间距D0，则与同一条栅极线02电连接、位于数据线03两侧且均与该数据线03相邻的两个子像素中晶体管011的漏极d之间的间隔距离为D'，D'＝2*D0+数据线03的线宽。
而本发明实施例中，当第一晶体管31-1的漏极d和第一数据线11之间在第一方向x上的间隔距离(也即第一晶体管31-1的漏极d与第一线段11a之间在第一方向x上的间隔距离)为最小工艺间距D0，且第二晶体管31-2的漏极d和第一数据线11之间在第一方向x上的间隔距离(也即第二晶体管31-2的漏极d与第二线段11b之间在第一方向x上的间隔距离)为最小工艺间距D0时，第一晶体管31-1的漏极d和第二晶体管31-2的漏极d之间的第一方向x上的间隔距离D1明显小于D'。可见本发明实施例的设计能够在避免晶体管的漏极d和数据线10之间短路的同时减小第一晶体管31-1的漏极d和第二晶体管31-2的漏极d之间的第一方向x上的间隔距离，从而能够增加在第一方向x上排布的子像素个数，也就能够提升PPI。
本发明实施例提供的显示面板中，第一子像素30-1和第二子像素30-2均与第一栅极线21连接，第一子像素30-1和第二子像素30-2分别位于第一数据线11的两侧且均与第一数据线11相邻，设置第一子像素30-1中的第一晶体管31-1的漏极d和第二子像素30-2中第二晶体管31-2的漏极d分别位于第一栅极线21的两侧，使得两个晶体管的漏极在第一方向x上存在错位。并且对第一数据线11的线形进行设计，设置第一连接线11c连接第一线段11a和第二线段11b，使得第一线段11a和第二线段11b在第二方向y上存在错位，从而能够在保证第一晶体管31-1的漏极d和与其相邻的第一线段11a之间不短路、第二晶体管31-2的漏极d和与其相邻的第二线段11b之间不短路的情况下，减小第一晶体管31-1的漏极d和第二晶体管31-2的漏极d之间在第一方向x上间隔距离，也就能够增加在第一方向x上排布的子像素30个数，从而提升PPI。
在一些实施例中，如图4所示的，在垂直于衬底101所在平面方向上，第一连接线11c和第一栅极线21交叠，也就是说，利用第一连接线11c连接位于第一栅极线21两侧的第一线段11a和第二线段11b。该实施例中第一连接线11c沿第三方向z延伸，第三方向z与第一方向x、第二方向y均交叉。第一连接线11c为斜线线段，如此设置能够使得第一线段11a和第二线段11b在第二方向y上存在错位，同时减小第一线段11a和第二线段11b之间的错位距离，也就能够进一步减小第一晶体管31-1的漏极d和第二晶体管31-2的漏极d之间在第一方向x上间隔距离，有利于进一步提升PPI。
在本发明实施例中，一条栅极线20与多个子像素30中的晶体管31耦接；其中，与一条第一栅极线21耦接的多个子像素30中包括至少两个像素组Z。该实施方式中，对像素组Z中第一子像素30-1和第二子像素30-2之间的第一数据线11的线形做特殊设计，能够减小第一晶体管31-1的漏极d和第二晶体管31-2的漏极d之间在第一方向x上间隔距离，也就能够增加在第一方向x上排布的子像素30个数，从而提升PPI。其中，与一条第一栅极线21耦接的多个子像素30中所包括的像素组Z数目越多，对提升PPI越有利。
在一种实施例中，图5为本发明实施例提供的另一种显示面板局部示意图，如图5所示，与一条第一栅极线21耦接的多个子像素30中包括至少两个像素组Z。数据线10包括第一类数据线10a和第二类数据线10b，其中，第一数据线11即为第一类数据线10a，而第二类数据线10b基本为直线，也就是说，不对第二类数据线10b的线形做特殊设计。相比于子像素30在第一方向x上的两侧均为第一数据线11的子像素30来说，第二类数据线10b的设置使得与其相邻的子像素30(如图5中区域Q1内圈出的子像素30)的开口率较大，可以实现对显示区内子像素30的开口率的差异化设计，满足对显示面板的特殊需要。
在一些实施例中，如图5所示的，在第一方向x上，第一数据线11和第二类数据线10b交替排列，也就是说，仅通过对与同一条栅极线耦接的部分子像素中晶体管的位置、以及对部分数据线的线形进行设计，来提升整体的PPI。
在另一些实施例中，可根据设计需求对显示面板进行分区，设置第一区域内的数据线10均为第一数据线11，设置第二区域内的数据线10均为第二类数据线10b，也就是说，将第一数据线11集中设置在某一区域内。根据图5实施例中相关说明可以知道，可以实现设置第二区域内子像素30的开口率大于第一区域内子像素30的开口率，在提升PPI的同时还能够实现对不同区域内子像素30的开口率的差异化设置，满足对显示面板的特殊需要。
在一些实施方式中，如图2所示的，与同一条第一栅极线21耦接的至少两个像素组Z在第一方向x上依次排列。其中，每个像素组Z中第一子像素30-1和第二子像素30-2之间的数据线10均为第一数据线11，对第一数据线11的线形做特殊设计，能够减小第一晶体管31-1的漏极d和第二晶体管31-2的漏极d之间在第一方向x上间隔距离，也就能够增加在第一方向x上排布的子像素30个数，从而提升PPI。该实施方式可以将像素组Z集中设置，能够提升像素组Z所在区域的子像素30的开口率的均一性。
另外，如图2所示的，在第一方向x上相邻的两个像素组Z共用一个子像素30。图2中示意出第一像素组Z1和第二像素组Z2，其中，第一像素组Z1中的第一子像素30-1即为第二像素组Z2中的第二子像素30-2。如此设置能够将像素组Z所在区域内在第一方向x上依次排列的多条数据线10均设置为第一数据线11，利用对第一数据线11的线形的特殊设计、以及对第一数据线11两侧与其相邻的子像素30中晶体管31的位置的特殊设计，来节省第一方向x上的空间，从而能够增加在第一方向x上排布的子像素30个数，提升PPI。
在一些实施例中，如图4所示的，数据线10包括第二数据线12；在第一方向x上，第二数据线12位于第二晶体管31-2的远离第一数据线11的一侧；第二晶体管31-2的源极s与第二数据线12耦接。在第二线段11b和第二数据线12之间还设置有与它们位于同一层的漏极d，而在第一线段11a和第二数据线12之间不设置与它们位于同一层的结构；通过设置在第一方向x上，第二线段11b距第二数据线12的距离大于第一线段11a距第二数据线12的距离，相比于第一线段11a来说，第二线段11b相对于第二数据线12进行外扩，以保证第二线段11b与第二晶体管31-2的漏极d不短路。而相比于第二线段11b来说，第一线段11a相对于第二数据线12进行内缩，以保证第一线段11a与第一晶体管31-1的漏极d不短路。
其中，第二数据线12包括第三线段12a、第四线段12b和第二连接线12c，第二连接线12c的第一端连接第三线段12a，第二连接线12c的第二端连接第四线段12b；在第一方向x上，第三线段12a与第二晶体管31-2的漏极d相邻，第四线段12b与第一数据线11的第一线段11a相邻；由第二连接线12c的第一端到第二连接线12c的第二端，第二连接线12c在第一方向x上距第二晶体管31-2的漏极d的距离逐渐减小。该实施方式中第二数据线12具有与第一数据线11类似的线形设计，则图4中第二子像素30-2可以与位于其左侧且与第一栅极线21连接的一个子像素(图4中未示出)共同组成另外一个像素组Z，同样能够利用第二数据线12来减小两个子像素中晶体管的漏极之间在第一方向x上的间距，这样的话第二数据线12的功能就与第一数据线11的功能相同，如此能够实现像素组Z在第一方向x上连续排列。而此时第二数据线12和第一数据线11的命名仅根据像素组Z划分的位置、以及数据线10与像素组Z中子像素30的相对位置进行区分，实际上第二数据线12的线形和第一数据线11的线形并无差异，两者可以归为一类数据线。
图4中示意的数据线10均为第一数据线11，其中，第一数据线11还包括第三连接线11d，第三连接线11d位于相邻的两条栅极线20之间；第三连接线11d沿第四方向e延伸，第四方向e与第一方向x、第二方向y均交叉；第三连接线11d的一端连接第一线段11a、另一端连接第二线段11b。结合图2来理解，在第一数据线11中：在第二方向y上，第一线段11a、第一连接线11c、第二线段11b、第三连接线11d交替排列。第三连接线11d用于连接位于相邻两条栅极线20之间的第一线段11a和第二线段11b。如此能够实现对沿第二方向y延伸的第一数据线11的线形进行规律性设计，使得利用第一数据线11的特殊线形、并配合像素组Z中两个晶体管的两个漏极d位置的特殊设计来节省第一方向x上的排布空间，则能够增加每个像素行(可以认为多个子像素30在第一方向x上排布成像素行)中排布的子像素个数，从而提升PPI。
在一些实施例中，如图2所示的，第一子像素30-1的像素电极32和第一晶体管31-1的漏极d位于第一栅极线21的在第二方向y上的同侧；第二子像素30-2的像素电极32和第二晶体管31-2的漏极d位于第一栅极线21的在第二方向y上的同侧。多个子像素30在第一方向x上排列成像素行，以位于第一栅极线21同一侧的子像素30属于同一个像素行来划分，该实施例中，第一栅极线21驱动与其相邻的两个像素行中的部分子像素30。换句话说，一个像素行中排列的多个子像素30由与该像素行相邻的两条第一栅极线21共同驱动。结合图2示意可以理解，第一栅极线21交替连接位于其上方像素行的子像素30和位于其下方像素行中的子像素30，通过设计驱动时序与面板结构进行匹配，能够实现显示面板的显示。在本发明实施例能够实现每个子像素30中晶体管31的漏极d与像素电极32位于第一栅极线21的同一侧，则每个子像素30的开口情况基本一致，如此能够保证每个子像素30中液晶效率基本一致，显示时不会出现由于液晶效率不一致导致的纵向暗纹现象，提升了显示均一性。
在另一种实施例中，图6为本发明实施例提供的另一种显示面板示意图，图7为图6中显示面板的局部放大示意图。结合图6和图7来看，第一栅极线21的在第二方向y上的两侧为第一侧和第二侧；第一子像素30-1的像素电极32由第一侧延伸到第二侧；第二子像素30-2的像素电极32和第二晶体管31-2的漏极d位于第二侧。也就是说，第二子像素30-2的像素电极32和第二晶体管31-2的漏极d位于第一栅极线21的同一侧，而第一子像素30-1的像素电路32需要横跨第一栅极线21后延伸到与第二子像素30-2的像素电路32位于第一栅极线21的同一侧。该实施方式中，第一子像素30-1和第二子像素30-2位于同一像素行、且第一子像素30-1和第二子像素30-2连接到同一条第一栅极线21，则第一栅极线21驱动位于同一像素行的多个子像素30，也就是说一个像素行中的多个子像素30由同一条栅极线20来驱动。该实施方式能够提升PPI，并且不需要对显示面板的驱动时序做特殊设计。
在一种实施例中，图8为本发明实施例提供的另一种显示面板示意图，图9为图8中切线B-B'位置处截面示意图。如图8所示，显示面板包括黑矩阵40，黑矩阵40包括多个开口K，一个子像素30包括一个开口K；黑矩阵40包括沿第一方向x延伸的第一遮光部41和沿第二方向y延伸的第二遮光部42。
如图9所示，显示面板包括阵列基板110和对置基板120、以及位于阵列基板110和对置基板120之间的液晶层130。其中，数据线10、栅极线20、像素电极32、晶体管31位于阵列基板110，黑矩阵40位于对置基板120。在阵列基板110中还包括公共电极111。图9中示意公共电极111位于像素电极32的远离衬底101的一侧。在另一种实施例中，公共电极111位于像素电极32的靠近衬底101的一侧，在此不再附图示意。对置基板120还包括色阻单元50，色阻单元50与黑矩阵40的开口K交叠，一个子像素30包括一个色阻单元50。
结合图8和图9可以看出，第一遮光部41在阵列基板110所在平面的正投影至少覆盖栅极线20和晶体管31的漏极d，以防止栅极线20和晶体管31的漏极d对环境光进行反射，而影响显示效果。第二遮光部42在阵列基板110所在平面的正投影覆盖数据线10，可选的，第二遮光部42的形状与数据线10的形状相同，适应第一数据线11的线形对第二遮光部42的形状进行设计，能够保证第二遮光部42对第一数据线11进行遮挡，防止第一数据线11对环境光的反射，同时还能够避免第二遮光部42进行不必要的遮光而影响子像素30的开口率。
在另一种实施例中，图10为本发明实施例提供的另一种显示面板示意图，图11为图10实施例中黑矩形的俯视示意图。为了清楚示意黑矩阵40的形状，图11中仅示意出了黑矩阵40和栅极线20。结合图10和图11来理解，第一遮光部41包括第一分部41a和第二分部41b。
如图10中区域Q2圈出的位置，第一分部41a在阵列基板110所在平面的正投影覆盖部分栅极线20和第一晶体管31-1的漏极d；如图10中区域Q3圈出的位置，第二分部41b在阵列基板110所在平面的正投影覆盖部分栅极线20和第二晶体管31-2的漏极d。
如图11所示的，第一分部41a具有在第二方向y上相对的第一边B1和第二边B2，第二分部41b具有在第二方向y上相对的第三边B3和第四边B4；在第二方向y上，第一边B1和第三边B3位于栅极线20的同侧，第二边B2和第四边B4位于栅极线20的同侧；在第一方向x上，第一边B1和第三边B3存在错位，第二边B2和第四边B4存在错位。如此设置能够适应栅极线20的位置、以及晶体管的漏极d的位置对第一遮光部41的形状进行设计，能够增大黑矩阵40的开口K的面积，有利于提升子像素30的开口率。
另外，图8和图10中以上述图2实施例中示意的子像素30的排布方式进行示意，对于黑矩阵40的设置方式同样适用于上述图6实施例，在此不再附图示意。
基于同一发明构思，本发明实施例还提供一种显示装置，图12为本发明实施例提供的显示装置示意图，如图12所示，显示装置包括本发明任意实施例提供的显示面板100。对于显示面板100的结构在上述实施例中已经说明，在此不再赘述。显示装置可以为智能穿戴设备、手机、平板、笔记本电脑、电视等任意具有显示功能的电子设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种显示面板，其特征在于，所述显示面板包括多条数据线、多条栅极线和多个子像素；所述子像素包括晶体管和像素电极，所述晶体管的栅极与所述栅极线耦接，所述晶体管的源极与所述数据线耦接，所述晶体管的漏极与所述像素电极耦接；
所述数据线包括第一数据线，所述栅极线包括第一栅极线；
所述显示面板包括像素组，所述像素组包括两个所述子像素，所述像素组中的两个所述子像素为第一子像素和第二子像素；在第一方向上，所述第一子像素和所述第二子像素均与所述第一数据线相邻，且所述第一子像素和所述第二子像素分别位于所述第一数据线的两侧；所述第一子像素包括第一晶体管，所述第二子像素包括第二晶体管；其中，
所述第一晶体管的所述栅极和所述第二晶体管的所述栅极均与所述第一栅极线耦接；所述第一晶体管的所述源极与所述第一数据线耦接；在第二方向上，所述第一晶体管的所述漏极和所述第二晶体管的所述漏极分别位于所述第一栅极线的两侧，所述第一方向与所述第二方向相互交叉；
所述第一数据线包括第一线段、第二线段和第一连接线，所述第一连接线的第一端连接所述第一线段，所述第一连接线的第二端连接所述第二线段；
在所述第一方向上，所述第一线段与所述第一晶体管的所述漏极相邻，所述第二线段与所述第二晶体管的所述漏极相邻；
由所述第一连接线的第一端到所述第一连接线的第二端，所述第一连接线在所述第一方向上距所述第一晶体管的所述漏极的距离逐渐减小。
2.根据权利要求1所述的显示面板，其特征在于，
所述第一连接线沿第三方向延伸，所述第三方向与所述第一方向、所述第二方向均交叉。
3.根据权利要求1所述的显示面板，其特征在于，
一条所述栅极线与多个所述子像素中的所述晶体管耦接；
与一条所述第一栅极线耦接的多个所述子像素中包括至少两个所述像素组。
4.根据权利要求3所述的显示面板，其特征在于，
与同一条所述第一栅极线耦接的至少两个所述像素组在所述第一方向上依次排列。
5.根据权利要求4所述的显示面板，其特征在于，
在所述第一方向上相邻的两个所述像素组共用一个所述子像素。
6.根据权利要求1所述的显示面板，其特征在于，
所述数据线包括第二数据线；在所述第一方向上，所述第二数据线位于所述第二晶体管的远离所述第一数据线的一侧；所述第二晶体管的所述源极与所述第二数据线耦接；
在所述第一方向上，所述第二线段距所述第二数据线的距离大于所述第一线段距所述第二数据线的距离。
7.根据权利要求6所述的显示面板，其特征在于，
所述第二数据线包括第三线段、第四线段和第二连接线，所述第二连接线的第一端连接所述第三线段，所述第二连接线的第二端连接所述第四线段；
在所述第一方向上，所述第三线段与所述第二晶体管的所述漏极相邻，所述第四线段与所述第一数据线的所述第一线段相邻；
由所述第二连接线的第一端到所述第二连接线的第二端，所述第二连接线在所述第一方向上距所述第二晶体管的所述漏极的距离逐渐减小。
8.根据权利要求1所述的显示面板，其特征在于，
所述第一栅极线的在所述第二方向上的两侧为第一侧和第二侧；
所述第一子像素的所述像素电极由所述第一侧延伸到所述第二侧；所述第二子像素的所述像素电极和所述第二晶体管的所述漏极位于所述第二侧。
9.根据权利要求1所述的显示面板，其特征在于，
所述第一子像素的所述像素电极和所述第一晶体管的所述漏极位于所述第一栅极线的在所述第二方向上的同侧；
所述第二子像素的所述像素电极和所述第二晶体管的所述漏极位于所述第一栅极线的在所述第二方向上的同侧。
10.根据权利要求1所述的显示面板，其特征在于，
所述第一数据线还包括第三连接线，所述第三连接线位于相邻的两条所述栅极线之间；所述第三连接线沿第四方向延伸，所述第四方向与所述第一方向、所述第二方向均交叉；
所述第三连接线的一端连接所述第一线段、另一端连接所述第二线段；
在所述第二方向上，所述第一线段、所述第一连接线、所述第二线段、所述第三连接线交替排列。
11.根据权利要求1所述的显示面板，其特征在于，
所述显示面板包括黑矩阵，所述黑矩阵包括多个开口，一个所述子像素包括一个所述开口；所述黑矩阵包括沿所述第一方向延伸的第一遮光部和沿所述第二方向延伸的第二遮光部；
所述显示面板包括阵列基板和对置基板，所述数据线、所述栅极线、所述像素电极、所述晶体管位于所述阵列基板，所述黑矩阵位于所述对置基板；
所述第一遮光部在所述阵列基板所在平面的正投影至少覆盖所述栅极线和所述晶体管的所述漏极；
所述第二遮光部在所述阵列基板所在平面的正投影覆盖所述数据线。
12.根据权利要求11所述的显示面板，其特征在于，
所述第一遮光部包括第一分部和第二分部，
所述第一分部在所述阵列基板所在平面的正投影覆盖部分所述栅极线和所述第一晶体管的所述漏极；所述第二分部在所述阵列基板所在平面的正投影覆盖部分所述栅极线和所述第二晶体管的所述漏极；其中，
所述第一分部具有在所述第二方向上相对的第一边和第二边，所述第二分部具有在所述第二方向上相对的第三边和第四边；在所述第二方向上，所述第一边和所述第三边位于所述栅极线的同侧，所述第二边和所述第四边位于所述栅极线的同侧；
在所述第一方向上，所述第一边和所述第三边存在错位，所述第二边和所述第四边存在错位。
13.一种显示装置，其特征在于，包括权利要求1至12任一项所述的显示面板。
CN202210638098.8A 2022-06-07 2022-06-07 一种显示面板和显示装置 Active CN114879423B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210638098.8A CN114879423B (zh) 2022-06-07 2022-06-07 一种显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210638098.8A CN114879423B (zh) 2022-06-07 2022-06-07 一种显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN114879423A CN114879423A (zh) 2022-08-09
CN114879423B true CN114879423B (zh) 2023-08-29

Family

ID=82680508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210638098.8A Active CN114879423B (zh) 2022-06-07 2022-06-07 一种显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN114879423B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104656331A (zh) * 2014-11-10 2015-05-27 友达光电股份有限公司 显示面板
KR20150142941A (ko) * 2014-06-12 2015-12-23 엘지디스플레이 주식회사 액정 디스플레이 장치
CN107272292A (zh) * 2017-08-18 2017-10-20 京东方科技集团股份有限公司 一种显示基板、显示面板及显示装置
CN108490705A (zh) * 2018-04-13 2018-09-04 上海中航光电子有限公司 阵列基板、液晶显示面板与显示装置
CN110488548A (zh) * 2019-09-12 2019-11-22 合肥鑫晟光电科技有限公司 一种阵列基板和车载显示装置
CN111863834A (zh) * 2019-04-29 2020-10-30 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板、显示装置
CN114280861A (zh) * 2020-09-27 2022-04-05 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174136B1 (ko) * 2013-09-30 2020-11-05 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 액정표시패널

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150142941A (ko) * 2014-06-12 2015-12-23 엘지디스플레이 주식회사 액정 디스플레이 장치
CN104656331A (zh) * 2014-11-10 2015-05-27 友达光电股份有限公司 显示面板
CN107272292A (zh) * 2017-08-18 2017-10-20 京东方科技集团股份有限公司 一种显示基板、显示面板及显示装置
CN108490705A (zh) * 2018-04-13 2018-09-04 上海中航光电子有限公司 阵列基板、液晶显示面板与显示装置
CN111863834A (zh) * 2019-04-29 2020-10-30 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板、显示装置
WO2020220814A1 (zh) * 2019-04-29 2020-11-05 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN110488548A (zh) * 2019-09-12 2019-11-22 合肥鑫晟光电科技有限公司 一种阵列基板和车载显示装置
CN114280861A (zh) * 2020-09-27 2022-04-05 京东方科技集团股份有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
CN114879423A (zh) 2022-08-09

Similar Documents

Publication Publication Date Title
CN112562518B (zh) 一种显示面板和显示装置
US11227538B2 (en) Display panel and display apparatus having a light-transmitting display area
CN111474758B (zh) 一种显示面板及显示装置
CN106950772B (zh) 阵列基板、显示面板和显示装置
CN101598877B (zh) 主动元件矩阵基板
CN111338144B (zh) 显示面板及显示装置
CN111798755B (zh) 显示面板
US20220181357A1 (en) Array substrate, display panel and display device
CN115662351A (zh) 显示面板及显示装置
US8018399B2 (en) Pixel array
CN114280861B (zh) 阵列基板及显示装置
US10001688B2 (en) Display and pixel structure thereof
CN115917421A (zh) 阵列基板及显示面板
WO2020258242A1 (zh) 显示基板及液晶面板
US20230154427A1 (en) Array substrate and display device
CN111427207B (zh) 一种显示面板和显示装置
CN114879423B (zh) 一种显示面板和显示装置
CN115171621B (zh) 显示面板和显示装置
CN113838401A (zh) 一种显示面板及显示装置
US9887249B2 (en) Display device with self-illumination layer
CN114938678B (zh) 显示面板及电子设备
CN109637370B (zh) 显示面板及显示装置
WO2022183313A1 (zh) 移位寄存器、栅极驱动电路和显示面板
US20230258989A1 (en) Array substrate and display panel
CN216083350U (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant