CN114840048A - 低压差线性稳压电路、芯片以及终端设备 - Google Patents

低压差线性稳压电路、芯片以及终端设备 Download PDF

Info

Publication number
CN114840048A
CN114840048A CN202210552393.1A CN202210552393A CN114840048A CN 114840048 A CN114840048 A CN 114840048A CN 202210552393 A CN202210552393 A CN 202210552393A CN 114840048 A CN114840048 A CN 114840048A
Authority
CN
China
Prior art keywords
voltage
resistor
reference voltage
dropout linear
low dropout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210552393.1A
Other languages
English (en)
Inventor
汪涛
吕佩师
高秋英
陈光胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Eastsoft Microelectronics Co ltd
Qingdao Haier Washing Machine Co Ltd
Original Assignee
Shanghai Eastsoft Microelectronics Co ltd
Qingdao Haier Washing Machine Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Eastsoft Microelectronics Co ltd, Qingdao Haier Washing Machine Co Ltd filed Critical Shanghai Eastsoft Microelectronics Co ltd
Priority to CN202210552393.1A priority Critical patent/CN114840048A/zh
Publication of CN114840048A publication Critical patent/CN114840048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种低压差线性稳压电路、芯片以及终端设备，所述低压差线性稳压电路包括：基准电压生成单元，用于生成基准电压，并输出至电压转换单元；电压转换单元，用于根据所述基准电压生成稳压电压，并选择性地输出所述稳压电压，所述稳压电压大于等于所述基准电压。通过本发明技术方案能够有效地缩小电路面积，降低电路的功耗。

Description

低压差线性稳压电路、芯片以及终端设备
技术领域
本发明涉及电路技术领域，尤其涉及一种低压差线性稳压电路、芯片以及终端设备。
背景技术
低压差线性稳压电路(Low Dropout Regulator,LDO)是一种通用的稳压电路，LDO能够在一定的输入电压变化范围和负载变化范围内提供稳定的输出电压，具有低压工作特性良好、精准度高的特点。
传统的低压差线性稳压电路通常为独立的电路结构，需要与***独立的电路共同实现目标功能。
但是，设置多个独立的电路将占用过多的面积，同时也因为元器件的增多使电路的功耗增大，增加电路的设计难度。
发明内容
本发明解决的技术问题是如何设计低压差线性稳压电路结构，以降低电路的面积占用与功耗。
为解决上述技术问题，本发明实施例提供一种低压差线性稳压电路。所述低压差线性稳压电路包括：基准电压生成单元，用于生成基准电压，并输出至电压转换单元；电压转换单元，用于根据所述基准电压生成稳压电压，并选择性地输出所述稳压电压，所述稳压电压大于等于所述基准电压。
可选地，所述电压转换单元包括：阻抗子单元，所述阻抗子单元的第一端接入所述基准电压；开关子单元，所述开关子单元的第一端耦接所述阻抗子单元的第二端，所述开关子单元的第二端输出所述稳压电压。
可选地，所述阻抗子单元为可变电阻。
可选地，所述开关子单元包括MOS管或单刀单掷开关，所述MOS管的栅极接入低功耗模式控制信号。
可选地，在低功耗模式控制信号的控制下，所述电压转换单元输出所述稳压电压。
可选地，所述基准电压为带隙基准电压。
可选地，所述基准电压生成单元包括第一三极管、第二三极管和第一电阻；所述第一三极管的集电极和所述第二三极管的集电极接地，所述第二三极管的发射极耦接所述第一电阻的第一端，所述第一三极管的发射极电压与所述第一电阻的第二端电压相同，所述第二三极管的集电极面积与所述第一三极管集电极面积的倍数为N，N为正数。
可选地，所述稳压电压计算公式如下：VLDO＝VBG+IR1×(n×R)，
Figure BDA0003655423050000021
其中，VLDO表示所述稳压电压，VBG表示所述基准电压，n表示电流系数，R表示阻抗子单元的电阻值，IR1表示经过所述第一电阻的电流值，VT表示热电压，R1表示所述第一电阻的电阻值。
本发明实施例还公开一种芯片，包括所述低压差线性稳压电路。
本发明实施例还公开一种终端设备，包括所述低压差线性稳压电路。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明提出一种低压差线性稳压电路，通过基准电压生成单元生成基准电压，并输出基准电压。电压转换单元的第一端与基准电压耦接，可以使电压转换单元根据基准电压生成稳压电压，实现对***电路的供电。同时，将基准电压生成单元与电压转换单元集成于一个电路，可以有效地缩小电路面积，降低电路的功耗，使电路的设计难度进一步减小。
进一步地，通过调整阻抗子单元的阻抗大小，可以控制稳压电压的大小，以得到符合预期电压值的稳压电压。并且在低功耗模式控制信号的控制下，开关子单元可以选择性地导通，以输出稳压电压。当开关子单元未导通时，本电路仍能实现输出基准电压的功能。
附图说明
图1是本发明实施例提供的一种低压差线性稳压电路的结构示意图；
图2是本发明实施例提供的一种低压差线性稳压电路具体子单元的结构示意图；
图3是本发明实施例提供的一种低压差线性稳压电路的具体结构示意图；
图4是本发明实施例提供的另一种低压差线性稳压电路的具体结构示意图；
图5是本发明实施例提供的又一种低压差线性稳压电路的具体结构示意图；
图6是本发明实施例提供的再一种低压差线性稳压电路的具体结构示意图。
具体实施方式
如背景技术中所述，传统低压差线性稳压电路需要与***电路共同实现目标功能，但设置多个电路会导致电路占用面积过大，无法降低电路的功耗，增加电路的设计难度。
本发明实施例中，通过基准电压生成单元生成基准电压，并输出基准电压。电压转换单元的第一端与基准电压耦接，可以使电压转换单元根据基准电压生成稳压电压，实现对***电路的供电。同时，将基准电压生成单元与电压转换单元集成于一个电路，可以有效地缩小电路面积，降低电路的功耗，使电路的设计难度进一步减小。
进一步地，通过调整阻抗子单元的阻抗大小，可以控制稳压电压的大小，以得到符合预期电压值的稳压电压。并且在低功耗模式控制信号的控制下，开关子单元可以选择性地导通，以输出稳压电压。当开关子单元未导通时，本电路仍能实现输出基准电压的功能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种低压差线性稳压电路，参照图1，以下对本发明实施例提供的低压差线性稳压电路进行说明。
图1所述的低压差线性稳压电路1包括：基准电压生成单元11，用于生成基准电压，并输出至电压转换单元；电压转换单元12，用于根据所述基准电压生成稳压电压，并选择性地输出所述稳压电压，所述稳压电压大于等于所述基准电压。
具体地，电压转换单元12包括阻抗子单元和开关子单元。现结合图2对低压差线性稳压电路进行详细说明，图2是低压差线性稳压电路的具体结构示意图。
图2所示的低压差线性稳压电路2包括：基准电压生成单元11，用于生成基准电压，并输出至电压转换单元；阻抗子单元121，阻抗子单元的第一端接入基准电压；开关子单元122，开关子单元的第一端耦接阻抗子单元的第二端，开关子单元的第二端输出稳压电压。具体地，开关子单元可以是MOS管或单刀单掷开关，当开关子单元是MOS管时，MOS管的栅极接入低功耗模式控制信号(图中未示出)。
在具体实施中，基准电压生成单元包括第一三极管、第二三极管和第一电阻。其中，第一三极管的集电极和第二三极管的集电极接地，第二三极管的发射极耦接第一电阻的第一端，第一三极管的发射极电压与第一电阻的第二端电压相同，第二三极管的集电极面积与第一三极管集电极面积的倍数为N，N为正数。
在具体实施中，在低功耗模式控制信号的控制下，开关子单元导通，开关子单元的第二端输出稳压电压。稳压电压的计算公式为：VLDO＝VBG+IR1×(n×R)，
Figure BDA0003655423050000041
其中，VLDO表示所述稳压电压。VBG表示所述基准电压，具体地，基准电压可以为带隙基准电压。n表示电流系数，R表示电压转换单元中阻抗子单元的电阻值，IR1表示经过第一电阻的电流值，VT表示热电压，R1表示第一电阻的电阻值。其中，热电压
Figure BDA0003655423050000042
k为玻耳兹曼常数，T为热力学温度，q为电子的电荷量。
在一种具体实施方式中，为了调整稳压电压VLDO的电压值，可通过调整电压转换单元中阻抗子单元的电阻值使VLDO达到预想的电压值，使稳压电压能够以固定的电压值进行输出。
本领域技术人员可以理解的是，阻抗子单元可以是任意可实施的具有阻抗的元器件，例如电阻，本发明实施例对此不做限制。
本发明实施例中，将基准电压生成单元与电压转换单元进行集成，在基准电压输出功能与稳压电压输出功能不受影响的情况下缩小电路的面积，提升芯片利用率，降低研发人员的设计难度。同时，可以在低功耗模式下接收低功耗模式控制信号，以控制稳压电压的输出，稳压电压的大小可通过阻抗子单元来调整，使稳压电压具有可控性。
在一个非限制性的实施例中，基准电压生成单元可以是带隙基准电路，基准电压可以为带隙基准电压。通过在带隙基准电路上集成电压转换单元形成低压差线性稳压电路，能够使输出电压不受温度与电源电压的影响。
图3至图6为低压差线性稳压电路的具体实施例，现结合图3至图6对低压差线性稳压电路进行阐述。在本实施例中，基准电压生成单元为带隙基准电路，带隙基准电路能够输出带隙基准电压。
图3为一种低压差线性稳压电路的具体结构示意图。以下对本发明实施例提供的一种低压差线性稳压电路进行详细说明。
在本发明实施例中，基准电压生成单元11可以包括第一PMOS管M1、运算放大器A1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一三极管Q1、第二三极管Q2，其中：
第一PMOS管M1的源极耦接电源VCC；
第一三极管Q1的基极和集电极接地，第二三极管Q2的基极和集电极接地；
第一电阻R1的第一端耦接第二三极管Q2的发射极，第二电阻R2的第一端耦接第一三极管Q1的发射极，第三电阻R3的第一端耦接第一电阻R1的第二端，第二电阻R2的第二端与第三电阻R3的第二端并联且耦接第四电阻R4的第一端，第四电阻R4的第二端输出带隙基准电压VBG；
运算放大器A1的负相输入端耦接第二电阻R2的第一端与第一三极管Q1的发射极之间，运算放大器A1的正相输入端耦接第三电阻R3的第一端与第一电阻R1的第二端之间，运算放大器A1的输出端耦接第一PMOS管M1的栅极。其中，位于运算放大器A1的负相输入端与第二电阻R2的第一端之间节点A的电压，与位于运算放大器A1的正相输入端与第三电阻R3的第一端节点B的电压相等。
在一个非限制的实施例中，运算放大器A1可以是采用CMOS(Complementary MetalOxide Semiconductor,中文名：互补金属氧化物半导体)工艺制备得到的运算放大器，也可以采用其他常用的运算放大器形式，具体可以根据实际需要选择，此处不再赘述。
本领域技术人员可以理解的是，运算放大器可以是任意可实施的电路，例如箝位运放电路，本发明实施例对此不做限制，后述各运算放大器也可以是任意可实施的电路，后续不再赘述。
本实施例中，电压转换单元12可以包括第五电阻R5和开关SW1，其中：
第五电阻R5的第一端耦接第四电阻R4的第二端，第四电阻R4的第二端输出带隙基准电压VBG，第五电阻R5的第二端耦接第一PMOS管M1的漏极；
开关SW1的第一端耦接第五电阻R5的第二端，开关SW1的第二端输出稳压电压。
在具体实施中，第二电阻R2的电阻值与第三电阻R3的电阻值相等，第四电阻R4与第五电阻R5为可调电阻，第一三极管Q1的集电极面积与第二三极管Q2的集电极面积的比值为1：N。由于运算放大器的正相输入端与负相输入端电压相等，所以经过第一电阻R1的电流值
Figure BDA0003655423050000061
其中，VT表示热电压，
Figure BDA0003655423050000062
其中k为玻耳兹曼常数，T为热力学温度，q为电子的电荷量。
本发明实施例中，电流系数表示流经电阻R5的电流与流经R1的电流的比例，电流在经过并联的第二电阻R2与第三电阻R3之后，经过第四电阻R4，因此电流系数为2。
基准电压的计算公式为：VBG＝VBE1+IR1×(R3+2×R4)；稳压电压的计算公式为：VLDO＝VBG+IR1×(2×R5)＝VBE1+IR1×(R3+2×R4+2×R5)，其中，VBE1为第一三极管Q1的发射极电压，VBE1的电压值由第一三极管Q1的结构决定，可预先计算得到。可通过调整第四电阻R4的电阻值获取特定值的基准电压VBG，并通过调整第五电阻R5的电阻值获取特定值的稳压电压VLDO。在低功耗模式控制信号的控制下，开关SW1闭合，输出稳压电压VLDO。
图4为另一种低压差线性稳压电路的具体结构示意图。以下对本发明实施例提供的另一种低压差线性稳压电路进行详细说明。
在本发明实施例中，基准电压生成单元11可以包括第二PMOS管M2、第三PMOS管M3、运算放大器A2、第一电阻R1、第六电阻R6、第一三极管Q1、第二三极管Q2，第六电阻R6为可调电阻。其中：
第二PMOS管M2的源极耦接电源VCC，第三PMOS管M3的源极耦接电源VCC；
第一三极管Q1的基极和集电极接地，第一三极管Q1的发射极耦接第二PMOS管M2的漏极，第二三极管Q2的基极和集电极接地；
第一电阻R1的第一端耦接第二三极管Q2的发射极，第六电阻R6的第一端耦接第一电阻R1的第二端，第六电阻R6的第二端输出带隙基准电压VBG；
运算放大器A2的负相输入端耦接第一三极管Q1的发射极和第二PMOS管M2的漏极之间，运算放大器A2的正相输入端耦接第二电阻R2的第一端和第一电阻R1的第二端之间，运算放大器A2的输出端耦接第二PMOS管M2的栅极，运算放大器A2的输出端耦接第三PMOS管M3的栅极。其中，位于运算放大器A2的负相输入端的节点A的电压，与位于运算放大器A2的正相输入端与第一电阻R1的第二端节点B的电压相等。
本实施例中，电压转换单元12可以包括第五电阻R5和开关SW1，其中：
第五电阻R5的第一端耦接第六电阻R6，并输出带隙基准电压VBG，第五电阻R5的第二端耦接第三PMOS管M3的漏极；
开关SW1的第一端耦接第五电阻R5的第二端，开关SW1的第二端输出稳压电压。
在具体实施中，第一三极管Q1的集电极面积与第二三极管Q2的集电极面积的比值为1：N。由于运算放大器的正相输入端与负相输入端电压相等，所以经过第一电阻R1的电流值
Figure BDA0003655423050000081
其中，VT表示热电压，
Figure BDA0003655423050000082
其中k为玻耳兹曼常数，T为热力学温度，q为电子的电荷量。
本实施例中，电流系数为1。基准电压的计算公式为：VBG＝VBE1+IR1×R6；稳压电压的计算公式为：VLDO＝VBG+IR1×R5＝VBE1+IR1×(R5+R6)，其中，VBE1为第一三极管Q1的发射极电压，VBE1的电压值由第一三极管Q1的结构决定，可预先计算得到。可通过调整第六电阻R6的电阻值获取特定值的基准电压VBG，并可通过调整第五电阻R5的电阻值获取特定值的稳压电压VLDO。在低功耗模式控制信号的控制下，开关SW1闭合，输出稳压电压VLDO。
图5为又一种低压差线性稳压电路的具体结构示意图。以下对本发明实施例提供的又一种低压差线性稳压电路进行详细说明。
在本发明实施例中，基准电压生成单元11可以包括第四PMOS管M4、第五PMOS管M5、第六PMOS管M6、运算放大器A3、第一电阻R1、第七电阻R7、第一三极管Q1、第二三极管Q2，第七电阻R7为可调电阻，其中：
第四PMOS管M4的源极耦接电源VCC，第五PMOS管M5的源极耦接电源VCC，第六PMOS管M6的源极耦接电源VCC；
第一三极管Q1的基极和集电极接地，第一三极管Q1的发射极耦接第四PMOS管M4的漏极，第二三极管Q2的基极和集电极接地；
第一电阻R1的第一端耦接第二三极管Q2的发射极，第一电阻R1的第二端耦接第五PMOS管M5的漏极，第七电阻R7的第二端输出带隙基准电压VBG；
运算放大器A3的负相输入端耦接第一三极管Q1的发射极和第四PMOS管M4的漏极之间，运算放大器A3的正相输入端耦接第一电阻R1的第二端和第五PMOS管M5的漏极之间，运算放大器A3的输出端耦接第四PMOS管M4的栅极，运算放大器A3的输出端耦接第五PMOS管M5的栅极，运算放大器A3的输出端耦接第六PMOS管M6的栅极，运算放大器的负相输入端A耦接第七电阻R7的第一端。其中，位于运算放大器A3的负相输入端与第七电阻R7的第一端之间节点A的电压，与位于运算放大器A3的正相输入端与第一电阻R1的第二端节点B的电压相等。
本实施例中，电压转换单元12可以包括第五电阻R5和开关SW1，其中：
第五电阻R5的第一端耦接第七电阻R7，并输出带隙基准电压VBG，第五电阻R5的第二端耦接第六PMOS管M6的漏极；
开关SW1的第一端耦接第五电阻R5的第二端，开关SW1的第二端输出稳压电压。
在具体实施中，第一三极管Q1的集电极面积与第二三极管Q2的集电极面积的比值为1：N。由于运算放大器的正相输入端与负相输入端电压相等，所以经过第一电阻R1的电流值
Figure BDA0003655423050000091
其中，VT表示热电压，
Figure BDA0003655423050000092
其中k为玻耳兹曼常数，T为热力学温度，q为电子的电荷量。
本实施例中，电流系数为m，m为镜像电路设置的镜像比例。经过第六PMOS管M6的漏极的电流为IM6。由于第六PMOS管M6与第五PMOS管M5为镜像电路，因此IM6为IR1的镜像电流，IR1与IM6的电流值的比值为1：m。
基准电压的计算公式为：VBG＝VBE1+m×IR1×R7；稳压电压的计算公式为：VLDO＝VBG+m×IR1×R5＝VBE1+m×IR1×(R5+R7)，其中，VBE1为第一三极管Q1的发射极电压，VBE1的电压值由第一三极管Q1的结构决定，可预先计算得到。可通过调整第七电阻R7的电阻值获取特定值的基准电压VBG，并可通过调整第五电阻R5的电阻值获取特定值的稳压电压VLDO。在低功耗模式控制信号的控制下，开关SW1闭合，输出稳压电压VLDO。
图6为再一种低压差线性稳压电路的具体结构示意图。以下对本发明实施例提供的再一种低压差线性稳压电路进行详细说明。
在本发明实施例中，基准电压生成单元11可以包括第七PMOS管M7、第八PMOS管M8、第九PMOS管M9、运算放大器A4、第一电阻R1、第八电阻R8、第一三极管Q1、第二三极管Q2、第三三极管Q3，第八电阻R8为可调电阻，其中：
第七PMOS管M7的源极耦接电源VCC，第八PMOS管M8的源极耦接电源VCC，第九PMOS管M9的源极耦接电源VCC；
第一三极管Q1的基极和集电极接地，第一三极管Q1的发射极耦接第一第一PMOS管M1的漏极，第二三极管Q2的基极和集电极接地，第三三极管Q3的基极和集电极接地；
第一电阻R1的第一端耦接第二三极管Q2的发射极，第一电阻R1的第二端耦接第八PMOS管M8的漏极，第八电阻R8的第一端耦接第三三极管Q3的发射极，第八电阻R8的第二端输出带隙基准电压VBG；
运算放大器A4的负相输入端耦接第一三极管Q1的发射极和第七PMOS管M7的漏极之间，运算放大器A4的正相输入端耦接第一电阻R1的第二端和第八PMOS管M8的漏极之间，运算放大器A4的输出端耦接第七PMOS管M7的栅极，运算放大器A4的输出端耦接第八PMOS管M8的栅极，运算放大器A4的输出端耦接第九PMOS管M9的栅极。其中，位于运算放大器A4的负相输入端的节点A的电压，与位于运算放大器A4的正相输入端与第一电阻R1的第二端节点B的电压相等。
本实施例中，电压转换单元12可以包括第五电阻R5和开关SW1，其中：
第五电阻R5的第一端耦接第八电阻R8，并输出带隙基准电压VBG，第五电阻R5的第二端耦接第三PMOS管M3的漏极；
开关SW1的第一端耦接第五电阻R5的第二端，开关SW1的第二端输出稳压电压。
在具体实施中，第一三极管Q1的集电极面积与第二三极管Q2的集电极面积的比值为1：N。由于运算放大器的正相输入端与负相输入端电压相等，所以经过第一电阻R1的电流值
Figure BDA0003655423050000111
其中，VT表示热电压，
Figure BDA0003655423050000112
其中k为玻耳兹曼常数，T为热力学温度，q为电子的电荷量。
本实施例中，电流系数为m，m为镜像电路设置的镜像比例。经过第九PMOS管M9的漏极的电流为IM9。由于第七PMOS管M7与第九PMOS管M9为镜像电路，因此IM9为IR1的镜像电流，IR1与IM9的电流值的比值为1：m。
基准电压的计算公式为：VBG＝VBE3+m×IR1×R8；稳压电压的计算公式为：VLDO＝VBG+m×IR1×R5＝VBE1+m×IR1×(R5+R8)，其中，VBE3为第三三极管Q3的发射极电压，VBE3的电压值由第三三极管Q3的结构决定，可预先计算得到。可通过调整第八电阻R8的电阻值获取特定值的基准电压VBG，并可通过调整第五电阻R5的电阻值获取特定值的稳压电压VLDO。在低功耗模式控制信号的控制下，开关SW1闭合，输出稳压电压VLDO。
本发明实施例还公开了一种芯片，所述芯片包括低压差线性稳压电路。具体地，该芯片可以是微控制单元(Micro Controller Unit,MCU)芯片。
在一个具体实施例中，在MCU芯片中，基准电压生成单元可以是带隙基准电路，基准电压可以是带隙基准电压。也就是说，本申请在MCU芯片的带隙基准电路的基础上，集成电压转换单元，以形成能够输出稳压电压的低压差线性稳压电路。低功耗模式控制信号能够控制MCU芯片的工作模式，当MCU芯片进入低功耗模式时，低压差线性稳压电路输出基准电压以及稳压电压；当MCU芯片进入非低功耗模式时，低压差线性稳压电路输出基准电压。
本发明实施例还公开了一种终端设备，所述终端设备包括低压差线性稳压电路。该终端设备可以是手机、计算机、平板电脑等设备，也可以是家电设备，还可以是车载设备。
本申请实施例中出现的“多个”是指两个或两个以上。
本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的部分步骤。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种低压差线性稳压电路，其特征在于，包括：
基准电压生成单元，用于生成基准电压，并输出至电压转换单元；
电压转换单元，用于根据所述基准电压生成稳压电压，并选择性地输出所述稳压电压，所述稳压电压大于等于所述基准电压。
2.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述电压转换单元包括：
阻抗子单元，所述阻抗子单元的第一端接入所述基准电压；
开关子单元，所述开关子单元的第一端耦接所述阻抗子单元的第二端，所述开关子单元的第二端输出所述稳压电压。
3.根据权利要求2所述的低压差线性稳压电路，其特征在于，所述阻抗子单元为可变电阻。
4.根据权利要求2所述的低压差线性稳压电路，其特征在于，所述开关子单元包括MOS管或单刀单掷开关，所述MOS管的栅极接入低功耗模式控制信号。
5.根据权利要求1所述的低压差线性稳压电路，其特征在于，在低功耗模式控制信号的控制下，所述电压转换单元输出所述稳压电压。
6.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述基准电压为带隙基准电压。
7.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述基准电压生成单元包括第一三极管、第二三极管和第一电阻；
所述第一三极管的集电极和所述第二三极管的集电极接地，所述第二三极管的发射极耦接所述第一电阻的第一端，所述第一三极管的发射极电压与所述第一电阻的第二端电压相同，所述第二三极管的集电极面积与所述第一三极管集电极面积的倍数为N，N为正数。
8.根据权利要求7所述的低压差线性稳压电路，其特征在于，所述稳压电压计算公式如下：
VLDO＝VBG+IR1×(n×R)，
Figure FDA0003655423040000021
其中，VLDO表示所述稳压电压，VBG表示所述基准电压，n表示电流系数，R表示阻抗子单元的电阻值，IR1表示经过所述第一电阻的电流值，VT表示热电压，R1表示所述第一电阻的电阻值。
9.一种芯片，其特征在于，包括权利要求1至8任一项所述的低压差线性稳压电路。
10.一种终端设备，其特征在于，包括权利要求1至8任一项所述的低压差线性稳压电路。
CN202210552393.1A 2022-05-20 2022-05-20 低压差线性稳压电路、芯片以及终端设备 Pending CN114840048A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210552393.1A CN114840048A (zh) 2022-05-20 2022-05-20 低压差线性稳压电路、芯片以及终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210552393.1A CN114840048A (zh) 2022-05-20 2022-05-20 低压差线性稳压电路、芯片以及终端设备

Publications (1)

Publication Number Publication Date
CN114840048A true CN114840048A (zh) 2022-08-02

Family

ID=82569187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210552393.1A Pending CN114840048A (zh) 2022-05-20 2022-05-20 低压差线性稳压电路、芯片以及终端设备

Country Status (1)

Country Link
CN (1) CN114840048A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026374A (zh) * 2007-03-23 2007-08-29 鼎芯通讯（上海）有限公司 一种控制芯片数字模块工作的电路
CN203982247U (zh) * 2014-07-14 2014-12-03 衢州市沃思电子技术有限公司 高性能基准源
CN104699162A (zh) * 2015-03-27 2015-06-10 西安华芯半导体有限公司 一种快速响应的低压差线性稳压器
CN114356017A (zh) * 2021-12-27 2022-04-15 上海贝岭股份有限公司 Ldo模块及其电压产生电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026374A (zh) * 2007-03-23 2007-08-29 鼎芯通讯（上海）有限公司 一种控制芯片数字模块工作的电路
CN203982247U (zh) * 2014-07-14 2014-12-03 衢州市沃思电子技术有限公司 高性能基准源
CN104699162A (zh) * 2015-03-27 2015-06-10 西安华芯半导体有限公司 一种快速响应的低压差线性稳压器
CN114356017A (zh) * 2021-12-27 2022-04-15 上海贝岭股份有限公司 Ldo模块及其电压产生电路

Similar Documents

Publication Publication Date Title
CN110100219B (zh) 稳压器以及电源
US10234889B2 (en) Low voltage current mode bandgap circuit and method
CN107861562B (zh) 一种电流产生电路及其实现方法
CN108334144B (zh) 一种高性能基准电压源及其实现方法
CN114200994B (zh) 一种低压差线性稳压器和激光测距电路
CN114237339A (zh) 带隙基准电压电路及带隙基准电压的补偿方法
CN108055014B (zh) 差动运算放大器以及带隙参考电压产生电路
US11029718B2 (en) Low noise bandgap reference apparatus
CN115357086A (zh) 带隙基准电路及其操作方法、电子装置
CN116820177A (zh) 一种低温度系数cmos基准电压源及芯片
JP2009251877A (ja) 基準電圧回路
CN114840048A (zh) 低压差线性稳压电路、芯片以及终端设备
CN113970947A (zh) 一种低压差线性稳压器以及电子设备
CN115528787B (zh) 一种控制环路加速电路
CN107066006A (zh) 一种新型带隙基准电路结构
WO2009149650A1 (zh) 带隙基准电压发生器
CN114421897B (zh) 降低集成电路放大器噪声的电路及其降噪方法
CN112585558A (zh) 基准电压电路和电子设备
CN211044054U (zh) 一种电压和温度系数独立可调的基准电路
KR20180094390A (ko) 밴드갭 전압 기준 회로
CN104977972A (zh) 一种低压低功耗的带隙基准电路
CN108664073B (zh) 一种探测电路
Yan et al. Low-voltage bandgap reference circuit in 28nm CMOS
CN204808101U (zh) 一种低压低功耗的带隙基准电路
CN215679168U (zh) 一种基准源电路及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination