CN114356017A - Ldo模块及其电压产生电路 - Google Patents
Ldo模块及其电压产生电路 Download PDFInfo
- Publication number
- CN114356017A CN114356017A CN202111619520.7A CN202111619520A CN114356017A CN 114356017 A CN114356017 A CN 114356017A CN 202111619520 A CN202111619520 A CN 202111619520A CN 114356017 A CN114356017 A CN 114356017A
- Authority
- CN
- China
- Prior art keywords
- switch
- bias
- mos tube
- mos
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 16
- 230000003321 amplification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明公开了一种LDO模块及其电压产生电路,该电压产生电路包括第一偏置单元及第二偏置单元;第一偏置单元包括至少四个MOS管及第一电阻;第二偏置单元包括至少两个MOS管及至少两个开关;第一偏置单元与第二偏置单元相连接;第一偏置单元通过第一偏置单元的至少四个MOS管和第一电阻基于自偏置生成偏置电流,并将偏置电流输出至第二偏置单元;第二偏置单元通过第二偏置单元的至少两个MOS管和至少两个开关基于偏置电流生成偏置电压,并将偏置电压输出至LDO模块的LDO电路,以为LDO电路提供基准电压。本发明减小了为LDO电路提供基准电压的电压产生电路的芯片面积、降低了成本,保证了基准电压的温度稳定性。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种LDO模块及其电压产生电路。
背景技术
在各类由电池供电的电子设备中(如各类玩具,电瓶车,便携电风扇等等),MCU(Microcontroller Unit,微控制单元)芯片睡眠模式下的功耗关系到设备的待机时间长短,是一个非常关键的设计指标。在睡眠模式下,通常工作的电路有Bandgap(Bandgapvoltage reference,带隙基准)电路,LDO(low dropout regulator,低压差线性稳压器),POR(Power-On Reset,上电复位)电路和部分数字逻辑和存储电路。
现有的为LDO电路提供基准电压(工作电压)的LDO供电电路由于电流限制,需要更大的电阻来降低功耗,通常性能较差,低功耗的LDO供电电路面积也远大于正常功耗的LDO供电电路,若需降低LDO供电电路的功耗,则需增大芯片面积,导致成本提高,降低了芯片市场竞争能力;且LDO供电电路输出的电压会随着工作温度发生变化,造成后级LDO电路的基准电压发生波动。
发明内容
本发明要解决的技术问题是为了克服现有技术中为LDO电路提供基准电压的LDO供电电路功耗较高、电路面积较大、成本较高,且LDO供电电路输出的电压会随着工作温度发生变化,造成LDO电路的基准电压发生波动的缺陷,提供一种LDO模块及其电压产生电路。
本发明是通过下述技术方案来解决上述技术问题:
第一方面,提供一种LDO模块的电压产生电路,所述电压产生电路包括第一偏置单元及第二偏置单元;
所述第一偏置单元包括至少四个MOS管(Metal-Oxide-Semiconductor Field-Effect Transistor,绝缘栅型场效应晶体管)及第一电阻;所述第二偏置单元包括至少两个MOS管及至少两个开关;
所述第一偏置单元与所述第二偏置单元相连接;
所述第一偏置单元用于通过所述第一偏置单元的至少四个MOS管和第一电阻基于自偏置生成偏置电流,并将所述偏置电流输出至所述第二偏置单元;
所述第二偏置单元用于通过所述第二偏置单元的至少两个MOS管和至少两个开关基于所述偏置电流生成偏置电压,并将所述偏置电压输出至所述LDO模块的LDO电路,以为所述LDO电路提供基准电压;
通过所述第一电阻及所述至少两个开关,以实现所述偏置电流的温度系数与所述偏置电压的温度系数相互正负抵消。
本发明的LDO模块的电压产生电路,第一偏置单元用于通过第一偏置单元的至少四个MOS管和第一电阻基于自偏置生成偏置电流,并将偏置电流输出至第二偏置单元;第二偏置单元用于通过第二偏置单元的至少两个MOS管和至少两个开关基于偏置电流生成偏置电压,并将偏置电压输出至所述LDO模块的LDO电路,以为LDO电路提供基准电压;通过第一电阻及至少两个开关,调整偏置电压的数值和偏置电压的温度系数,实现偏置电流的温度系数与偏置电压的温度系数相互正负抵消,减小了为LDO电路提供基准电压的电压产生电路的芯片面积、降低了成本,保证了LDO电路基准电压不随工作温度发生变化,保证了基准电压的温度稳定性。
较佳地,所述第一偏置单元的所述至少四个MOS管包括第一MOS管、第二MOS管、第三MOS管及第四MOS管;
所述第一MOS管的栅极与所述第二MOS管的栅极相连;所述第二MOS管的栅极与漏极相连;
所述第三MOS管的栅极与所述第四MOS管的栅极相连;所述第三MOS管的栅极与漏极相连;
所述第一MOS管的漏极与所述第三MOS管的漏极相连;
所述第二MOS管的漏极与所述第四MOS管的漏极相连;
所述第一MOS管的源极与所述第一电阻相连。
较佳地,所述第二偏置单元的所述至少两个MOS管包括第五MOS管及第八MOS管;所述至少两个开关包括第一开关及第二开关;
所述第五MOS管的漏极与所述第八MOS管的漏极相连;所述第五MOS管的源极与所述第四MOS管的源极相连;
所述第五MOS管的栅极通过所述第一开关与所述第四MOS管的源极相连;所述第五MOS管的栅极通过所述第二开关与所述第四MOS管的栅极相连;
所述第八MOS管的栅极与漏极相连,所述第八MOS管的源极与所述第二MOS管的源极相连;
所述第二偏置单元还用于接收第一开关控制信号,以基于所述第一开关控制信号控制所述第一开关的断开或闭合;
所述第二偏置单元还用于接收第二开关控制信号,以基于所述第二开关控制信号控制所述第二开关的断开或闭合。
本发明的电压产生电路,通过第一开关与第二开关调整偏置电压的数值大小和偏置电压的温度系数,以保证偏置电流的温度系数与偏置电压的温度系数正反抵消,保证了偏置电压的温度稳定性,进而保证了LDO电路基准电压的温度稳定性。
较佳地,所述第二偏置单元的所述至少两个MOS管还包括第六MOS管;所述至少两个开关还包括第三开关及第四开关;
所述第六MOS管的漏极与所述第八MOS管的漏极相连;所述第六MOS管的源极与所述第四MOS管的源极相连;
所述第六MOS管的栅极通过所述第三开关与所述第四MOS管的源极相连;所述第六MOS管的栅极通过所述第四开关与所述第四MOS管的栅极相连;
所述第二偏置单元还用于接收第三开关控制信号,以基于所述第三开关控制信号控制所述第三开关的断开或闭合;
所述第二偏置单元还用于接收第四开关控制信号,以基于所述第四开关控制信号控制所述第四开关的断开或闭合。
本发明的电压产生电路,通过第一开关、第二开关、第三开关及第四开关的闭合或断开以调整偏置电压的数值大小和偏置电压的温度系数,在通过第一开关与第二开关无法将偏置电流的温度系数与偏置电压的温度系数正负抵消时,进一步地通过第三开关与第四开关将偏置电流的温度系数与偏置电压的温度系数正负抵消,进一步保证了偏置电压的温度稳定性,进一步保证了LDO电路基准电压的温度稳定性。
较佳地,所述第二偏置单元的所述至少两个MOS管还包括第七MOS管;所述至少两个开关还包括第五开关及第六开关;
所述第七MOS管的漏极与所述第八MOS管的漏极相连;所述第七MOS管的源极与所述第四MOS管的源极相连;
所述第七MOS管的栅极通过所述第五开关与所述第四MOS管的源极相连;所述第七MOS管的栅极通过所述第六开关与所述第四MOS管的栅极相连;
所述第二偏置单元还用于接收第五开关控制信号,以基于所述第五开关控制信号控制所述第五开关的断开或闭合;
所述第二偏置单元还用于接收第六开关控制信号,以基于所述第六开关控制信号控制所述第六开关的断开或闭合。
本发明的电压产生电路,通过第一开关、第二开关、第三开关、第四开关、第五开关及第六开关的闭合或断开以调整偏置电压的数值大小和偏置电压的温度系数,通过控制不同的开关闭合或断开,更进一步地调整偏置电压的温度系数,更进一步保证了偏置电压的温度稳定性,更进一步保证了LDO电路基准电压的温度稳定性。
较佳地,所述第一MOS管的源极通过所述第一电阻与地电位相连;所述第二MOS管的源极与地电位相连;
所述第三MOS管的源极和所述第四MOS管的源极均与电源电压相连。
较佳地,所述第一电阻为可调电阻,所述可调电阻用于调整所述偏置电流。
本发明的电压产生电路,通过调整可调电阻的数值和开关的打开或闭合状态,调整偏置电流的温度系数和偏置电压的温度系数,以保证偏置电流的温度系数和偏置电压的温度系数正负抵消,更进一步保证了偏置电压的温度稳定性,更进一步保证了LDO电路基准电压的温度稳定性。
第二方面,提供一种LDO模块,所述LDO模块包括LDO电路和上述任一所述的电压产生电路。
在发明的LDO模块,通过比较器逻辑电路对偏置电压进行校准,以保证保偏置电压的数值与Bandgap电路的电压相同,提高了偏置电压的精确度,提高了LDO电路的基准电压的精确度。
较佳地,所述LDO模块包括比较器逻辑电路和Bandgap电路;
所述比较器逻辑电路用于接收所述偏置电压和所述Bandgap电路的电压,基于所述偏置电压和所述Bandgap电路的电压生成开关控制信号,并将所述开关控制信号发送至所述第二偏置单元以调整所述偏置电压。
在发明的LDO模块,通过比较器逻辑电路对偏置电压进行校准,以保证保偏置电压的数值与Bandgap电路的电压相同,提高了偏置电压的精确度,提高了LDO电路的基准电压的精确度。
本发明的积极进步效果在于:
本发明的LDO模块的电压产生电路,第一偏置单元用于通过第一偏置单元的至少四个MOS管和第一电阻基于自偏置生成偏置电流,并将偏置电流输出至第二偏置单元;第二偏置单元用于通过第二偏置单元的至少两个MOS管和至少两个开关基于偏置电流生成偏置电压,并将偏置电压输出至所述LDO模块的LDO电路,以为LDO电路提供基准电压;通过第一电阻及至少两个开关,调整偏置电压的数值和偏置电压的温度系数,实现偏置电流的温度系数与偏置电压的温度系数相互正负抵消,减小了为LDO电路提供基准电压的电压产生电路的芯片面积、降低了成本,保证了LDO电路的基准电压不随工作温度发生变化,保证了基准电压的温度稳定性。
附图说明
图1为本发明实施例1提供的一种LDO模块的电压产生电路的示意图;
图2为本发明实施例1提供的一种LDO模块的电压产生电路的示意图;
图3为本发明实施例1提供的一种LDO模块的电压产生电路的示意图;
图4为本发明实施例1提供的一种LDO模块的电压产生电路的示意图;
图5为本发明实施例1提供的一种LDO模块的电压产生电路的示意图;
图6为本发明实施例1提供的一种LDO模块示意图;
图7为本发明实施例1提供的一种LDO模块电路示意图;
图8为本发明实施例2提供的一种LDO模块示意图。
附图标记说明
第一MOS管M1; 第二MOS管M2;
第三MOS管M3; 第四MOS管M4;
第五MOS管M5; 第六MOS管M6;
第七MOS管M7; 第八MOS管M8;
第九MOS管M9; 第一电阻R1;
第二电阻R2; 第三电阻R3。
具体实施方式
下面通过实施例的方式进一步说明本发明,但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种LDO模块的电压产生电路,图1为本实施例提供的一种LDO模块的电压产生电路的示意图;如图1所示,该LDO模块的电压产生电路1包括第一偏置单元11及第二偏置单元12;第一偏置单元11包括至少四个MOS管及第一电阻;第二偏置单元12包括至少两个MOS管及至少两个开关;第一偏置单元11与第二偏置单元12相连接;第一偏置单元11用于通过第一偏置单元11的至少四个MOS管和第一电阻基于自偏置生成偏置电流,并将偏置电流输出至第二偏置单元12;第二偏置单元12用于通过第二偏置单元12的至少两个MOS管和至少两个开关基于偏置电流生成偏置电压,并将偏置电压输出至LDO模块的LDO电路2,以为LDO电路2提供基准电压;通过第一电阻及至少两个开关,以实现偏置电流的温度系数与偏置电压的温度系数相互正负抵消。
在本实施例中,第一偏置单元包括至少四个MOS管和第一电阻,通过第一偏置单元的至少四个MOS管和第一电阻基于自偏置方式生成偏置电流,无需额外为第一偏置单元提供工作电压或工作电流,通过第一偏置单元自身的电路设计即可产生偏置电流,实现第一偏置单元的工作。
第二偏置单元与第一偏置单元相连接,第二偏置单元包括至少两个MOS管和至少两个开关,在第一偏置单元正常工作后,第二偏置单元通过第二偏置单元的至少两个MOS管和至少两个开关基于偏置电流对应的电压实现第二偏置单元的工作,并输出偏置电压,为后级的LDO电路提供基准电压,偏置电压即基准电压,偏置电压是相对于第二偏置单元而言的,基准电压是相对于LDO电路而言的。
温度系数是指电压或电流受温度发生变化影响的系数,温度系数一般包括正温度系数和负温度系数,正温度系数指电压或电流随温度升高而升高,负温度系数指电压或电流随温度升高而降低;本实施例中,通过第一电阻及至少两个开关,实现偏置电流的温度系数与偏置电压的温度系数相互正负抵消,例如偏置电流的温度系数是正温度系数,偏置电压的温度系数是负温度系数,或偏置电流的温度系数是正温度系数,偏置电压的温度系数是负温度系数,当正温度系数与负温度系数相同时,温度系数即可相关抵消,保证电压或电流不受工作温度变化的影响,以输出稳定的电压,保证后级LDO电路的基准电压的稳定性。
本实施例的LDO模块的电压产生电路,第一偏置单元用于通过第一偏置单元的至少四个MOS管和第一电阻基于自偏置生成偏置电流,并将偏置电流输出至第二偏置单元;第二偏置单元用于通过第二偏置单元的至少两个MOS管和至少两个开关基于偏置电流生成偏置电压,并将偏置电压输出至所述LDO模块的LDO电路,以为LDO电路提供基准电压;通过第一电阻及至少两个开关,调整偏置电压的数值和偏置电压的温度系数,实现偏置电流的温度系数与偏置电压的温度系数相互正负抵消,减小了为LDO电路提供基准电压的电压产生电路的芯片面积、降低了成本,保证了LDO电路基准电压不随工作温度发生变化,保证了基准电压的温度稳定性。
在一可选的实施方式中,如图1所示,第一偏置单元11的至少四个MOS管包括第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4;第一MOS管M1的栅极与第二MOS管M2的栅极相连;第二MOS管M2的栅极与漏极相连;第三MOS管M3的栅极与第四MOS管M4的栅极相连;第三MOS管M3的栅极与漏极相连;第一MOS管M1的漏极与第三MOS管M3的漏极相连;第二MOS管M2的漏极与第四MOS管M4的漏极相连;第一MOS管M1的源极与第一电阻R1相连。
在本实施方式中,第一偏置单元基于自偏置生成偏置电流,以保证第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4的工作。
在一可选的实施方式中,如图1所示,第二偏置单元12的至少两个MOS管包括第五MOS管M5及第八MOS管M8;至少两个开关包括第一开关S1及第二开关S2;第五MOS管M5的漏极与第八MOS管M8的漏极相连;第五MOS管M5的源极与第四MOS管M4的源极相连;第五MOS管M5的栅极通过第一开关S1与第四MOS管M4的源极相连;第五MOS管M5的栅极通过第二开关S2与第四MOS管M4的栅极相连;第八MOS管M8的栅极与漏极相连,第八MOS管M8的源极与第二MOS管M2的源极相连;第二偏置单元12还用于接收第一开关控制信号,以基于第一开关控制信号控制第一开关S1的断开或闭合;第二偏置单元12还用于接收第二开关控制信号,以基于第二开关控制信号控制第二开关S2的断开或闭合。
在本实施方式中,开关包括第一开关S1与第二开关S2,在同一时刻,第一开关S1与第二开关S2只能有其中一个开关闭合或断开,当第一开关S1闭合且当第二开关S2断开时,第五MOS管M5的栅极与源极相连,此时第五MOS管M5处于截至区;当第一开关S1断开且当第二开关S2闭合时,此时第五MOS管M5的栅极与第四MOS管M4的栅极相连(或第三MOS管M3的栅极)相连,第五MOS管M5的栅极电压V2与第四MOS管M4的栅极电压V1相同,第五MOS管M5处于饱和区;第二偏置单元通过第八MOS管M8的漏极输出偏置电压Vref,并将偏置电压Vref输出至LDO电路的输入端,以为LDO电路提供基准电压。
本实施方式中的电压产生电路,通过第一开关S1与第二开关S2的闭合或断开以调整偏置电压的数值大小和偏置电压的温度系数,以保证偏置电流的温度系数与偏置电压的温度系数相互正负抵消,保证了偏置电压的温度稳定性,进而保证了LDO电路基准电压的温度稳定性。
在一可选的实施方式中,图2为本实施方式提供的一种LDO模块的电压产生电路的示意图;如图2所示,第二偏置单元12的至少两个MOS管还包括第六MOS管M6;至少两个开关还包括第三开关S3及第四开关S4;第六MOS管M6的漏极与第八MOS管M8的漏极相连;第六MOS管M6的源极与第四MOS管M4的源极相连;第六MOS管M6的栅极通过第三开关S3与第四MOS管M4的源极相连;第六MOS管M6的栅极通过第四开关S4与第四MOS管M4的栅极相连;第二偏置单元12还用于接收第三开关控制信号,以基于第三开关控制信号控制第三开关S3的断开或闭合;第二偏置单元12还用于接收第四开关控制信号,以基于第四开关控制信号控制第四开关S4的断开或闭合。
在本实施方式中,开关还包括第三开关S3与第四开关S4,在同一时刻,第三开关S3与第四开关S4只能有其中一个开关闭合或断开,当第三开关S3闭合且当第四开关S4断开时,第六MOS管M6的栅极与源极相连,此时第六MOS管M6处于截至区;当第三开关S3断开且当第四开关S4闭合时,此时第六MOS管M6的栅极与第四MOS管M4的栅极相连,第六MOS管M6的栅极电压V3与第四MOS管M4的栅极电压V1相同,并且与第五MOS管M5的栅极电压V2相同,即V1=V2=V3,第六MOS管M6处于饱和区;第二偏置单元12通过第八MOS管M8的漏极输出偏置电压Vref,并将偏置电压Vref输出至LDO电路的输入端,以为LDO电路提供基准电压。
本实施方式中的电压产生电路,通过第一开关S1、第二开关S2、第三开关S3及第四开关S4的闭合或断开以调整偏置电压的数值大小和偏置电压的温度系数,在通过第一开关S1与第二开关S2无法将偏置电流的温度系数与偏置电压的温度系数相互正负抵消时,进一步地通过三开关S3与第四开关S4将偏置电流的温度系数与偏置电压的温度系数相互正负抵消,进一步保证了偏置电压的温度稳定性,进一步保证了LDO电路基准电压的温度稳定性。
在一可选的实施方式中,图3为本实施方式提供的一种LDO模块的电压产生电路的示意图;如图3所示,第二偏置单元12的至少两个MOS管还包括第七MOS管M7;至少两个开关还包括第五开关S5及第六开关S6;第七MOS管M7的漏极与第八MOS管M8的漏极相连;第七MOS管M7的源极与第四MOS管M4的源极相连;第七MOS管M7的栅极通过第五开关S5与第四MOS管M4的源极相连;第七MOS管M7的栅极通过第六开关S6与第四MOS管M4的栅极相连;第二偏置单元12还用于接收第五开关控制信号,以基于第五开关控制信号控制第五开关S5的断开或闭合;第二偏置单元12还用于接收第六开关控制信号,以基于第六开关控制信号控制第六开关S6的断开或闭合。
在本实施方式中,开关还包括第五开关S5与第六开关S6,在同一时刻,第五开关S5与第六开关S6只能有其中一个开关闭合或断开,当第五开关S5闭合且当第六开关S6断开时,第七MOS管M7的栅极与源极相连,此时第七MOS管M7处于截至区;当第五开关S5断开且当第六开关S6闭合时,此时第七MOS管M7的栅极与第四MOS管M4的栅极相连,第七MOS管M7的栅极电压V4与第四MOS管M4的栅极电压V1相同,并且与第五MOS管M5的栅极电压V2相同及与第六MOS管M6的栅极电压V3相同,即V1=V2=V3=V4,第七MOS管M7处于饱和区;第二偏置单元12通过第八MOS管M8的漏极输出偏置电压Vref,并将偏置电压Vref输出至LDO电路的输入端,以为LDO电路提供基准电压。
在本实施方式中,要保证第三MOS管M3及第四MOS管M4工作在饱和区,且第二开关S2、第四开关S4及第六开关S6闭合时,第五MOS管M5、第六MOS管M6及第七MOS管M7均工作在饱和区,饱和区MOS管具有最佳的输出电阻及跨导,能够保证电压差生电路具有最好的性能。
在本实施方式中,在同一时刻,第一开关S1与第二开关S2只能有其中一个开关闭合或断开,且第三开关S3及第四开关S4只能有其中一个开关闭合或断开,且第五开关S5与第六开关S6只能有其中一个开关闭合或断开,不同的开关闭合状态,对应不同的偏置电压温度调节系数,以保证第二偏置单元通过第八MOS管M8的漏极输出不同数值偏置电压Vref,即不同温度系数的偏置电压。
本实施方式中,开关也可以是MOS管,MOS管的工作特性包括饱和区、放大区和截至区,工作在放大区(线性区)的MOS管相当于一个闭合的开关,工作在截至区的MOS管相当于一个断开的开关。
本实施方式中的电压产生电路,通过第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5及第六开关S6的闭合或断开以调整偏置电压的数值大小和偏置电压的温度系数,通过控制不同的开关闭合或断开,更进一步地调整偏置电压的温度系数,更进一步保证了偏置电压的温度稳定性,更进一步保证了LDO电路基准电压的温度稳定性。
在一可选的实施方式中,如图3所示,第一MOS管M1的源极通过第一电阻R1与地电位相连;第二MOS管M2的源极与地电位相连;第三MOS管M3的源极和第四MOS管M4的源极均与电源电压VDD相连,通过第一偏置单元自身的电路设计即可产生偏置电流,实现第一偏置单元的工作。
在本实施方式中,第一MOS管M1、第二MOS管M2、第八MOS管M8为NMOSN沟道型MOS管,第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6及第七MOS管M7为PMOSP沟道型MOS管。
在本实施方式中,第五MOS管M5的源极与电源电压VDD相连,第五MOS管M5的栅极通过第一开关S1与第四MOS管M4的源极相连;第五MOS管M5的栅极通过第二开关S2与第四MOS管M4的栅极相连;第八MOS管M8的源极与地电位相连。
第六MOS管M6的源极与电源电压VDD相连,第六MOS管M6的栅极通过第三开关S3与第四MOS管M4的源极相连;第六MOS管M6的栅极通过第四开关S4与第四MOS管M4的栅极相连。
第七MOS管M7的源极与电源电压VDD相连,第七MOS管M7的栅极通过第五开关S5与第四MOS管M4的源极相连;第七MOS管M7的栅极通过第六开关S6与第四MOS管M4的栅极相连。
在一可选的实施方式中,图4为本实施方式提供的一种LDO模块的电压产生电路的示意图,如图4所示,第一MOS管M1的源极与第二MOS管M2的源极均与电源电压VDD相连;第一MOS管M1的栅极与漏极相连;第一MOS管M1的源极通过第一电阻R1与电源电压VDD相连,第三MOS管M3的源极与第四MOS管M4的源极均与地电位相连;第四MOS管M4的栅极与漏极相连。
第五MOS管M5的漏极与第八MOS管M8的漏极相连;第五MOS管M5的源极与第二MOS管M2的源极相连;第五MOS管M5的栅极通过第一开关S1与第二MOS管M2的源极相连;第五MOS管M5的栅极通过第二开关S2与第二MOS管M2的栅极相连;第八MOS管M8的栅极与漏极相连,第八MOS管M8的源极与第四MOS管M4的源极相连。
第六MOS管M6的漏极与第八MOS管M8的漏极相连;第六MOS管M6的源极与第二MOS管M2的源极相连;第六MOS管M6的栅极通过第三开关S3与第二MOS管M2的源极相连;第六MOS管M6的栅极通过第四开关S4与第二MOS管M2的栅极相连。
第七MOS管M7的漏极与第八MOS管M8的漏极相连;第七MOS管M7的源极与第二MOS管M2的源极相连;第七MOS管M7的栅极通过第五开关S5与第二MOS管M2的源极相连;第七MOS管M7的栅极通过第六开关S6与第二MOS管M2的栅极相连。
在本实施方式中,第三MOS管M3、第四MOS管M4、第八MOS管M8为PMOS管,第一MOS管M1、第二MOS管M2、第五MOS管M5、第六MOS管M6及第七MOS管M7为NMOS管。
在一可选的实施方式中,图5为本实施方式提供的一种LDO模块的电压产生电路的示意图;如图5所示,第一电阻R1为可调电阻,可调电阻用于调整偏置电流。在第一偏置单元中,若第一电阻R1的数值不同,会产生不同数值的偏置电流,即不同温度系数的偏置电流,通过调整可调电阻的数值和开关的打开或闭合状态,调整偏置电流的温度系数和偏置电压的温度系数,以保证偏置电流的温度系数和偏置电压的温度系数正负抵消,更进一步保证了偏置电压的温度稳定性,更进一步保证了LDO电路基准电压的温度稳定性。
实施例2
本实施提供一种LDO模块,包括LDO电路和实施例1中任一LDO模块的电压产生电路。图6为本实施例提供的一种LDO模块示意图;如图6所示,本实施例的LDO模块包括LDO电路2和LDO模块的电压产生电路1,LDO模块的电压产生电路1用于为LDO电路2提供基准电压。
本实施例的LDO模块,通过LDO模块的电压产生电路为LDO电路提供基准电压,通过提高电压产生电路的偏置电压温度稳定性,以保证LDO电路基准电压的温度稳定性。
在一可选的实施方式中,图7为本实施方式提供的一种LDO模块电路示意图,如图7所示,LDO模块的电压产生电路包括第一偏置单元11和第二偏置单元12,第二偏置单元12的偏置电压Vref用于为LDO电路2提供基准电压。
在一可选的实施方式中,图8为本实施方式提供的一种LDO模块示意图,如图8所示,LDO模块包括比较器逻辑电路3和Bandgap电路4;比较器逻辑电路3用于接收偏置电压和Bandgap电路4的电压,基于偏置电压和Bandgap电路4的电压生成开关控制信号,并将开关控制信号发送至第二偏置单元12以调整偏置电压。
具体地,开关控制信号可以包括第一开关控制信号及第二开关控制信号和/或第三开关控制信号及第四开关控制信号和/或第五开关控制信号及第六开关控制信号。
通过开关信号控制第二偏置单元的开关以调整偏置电压,保持偏置电压的数值与Bandgap电路的电压相同,提供偏置电压的精确度,保证LDO电路的基准电压的精确度。
如图8所示,LDO电路包括运算放大器A、第九MOS管M9、第二电阻R2及第三电阻R3,在LDO电路里,通过调节第三电阻R3的阻值进一步取得精确的LDO电压输出VLDO。
在本实施方式中,通过比较器逻辑电路对偏置电压进行校准,以保证保偏置电压的数值与Bandgap电路的电压相同,提高了偏置电压的精确度,提高了LDO电路的基准电压的精确度。
虽然以上描述了本发明的具体实施方式,但是本领域的技术人员应当理解,这仅是举例说明,本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下,可以对这些实施方式做出多种变更或修改,但这些变更和修改均落入本发明的保护范围。
Claims (9)
1.一种LDO模块的电压产生电路,其特征在于,所述电压产生电路包括第一偏置单元及第二偏置单元;
所述第一偏置单元包括至少四个MOS管及第一电阻;所述第二偏置单元包括至少两个MOS管及至少两个开关;
所述第一偏置单元与所述第二偏置单元相连接;
所述第一偏置单元用于通过所述第一偏置单元的至少四个MOS管和第一电阻基于自偏置生成偏置电流,并将所述偏置电流输出至所述第二偏置单元;
所述第二偏置单元用于通过所述第二偏置单元的至少两个MOS管和至少两个开关基于所述偏置电流生成偏置电压,并将所述偏置电压输出至所述LDO模块的LDO电路,以为所述LDO电路提供基准电压;
通过所述第一电阻及所述至少两个开关,以实现所述偏置电流的温度系数与所述偏置电压的温度系数相互正负抵消。
2.根据权利要求1所述的电压产生电路,其特征在于,所述第一偏置单元的所述至少四个MOS管包括第一MOS管、第二MOS管、第三MOS管及第四MOS管;
所述第一MOS管的栅极与所述第二MOS管的栅极相连;所述第二MOS管的栅极与漏极相连;
所述第三MOS管的栅极与所述第四MOS管的栅极相连;所述第三MOS管的栅极与漏极相连;
所述第一MOS管的漏极与所述第三MOS管的漏极相连;
所述第二MOS管的漏极与所述第四MOS管的漏极相连;
所述第一MOS管的源极与所述第一电阻相连。
3.根据权利要求2所述的电压产生电路,其特征在于,所述第二偏置单元的所述至少两个MOS管包括第五MOS管及第八MOS管;所述至少两个开关包括第一开关及第二开关;
所述第五MOS管的漏极与所述第八MOS管的漏极相连;所述第五MOS管的源极与所述第四MOS管的源极相连;
所述第五MOS管的栅极通过所述第一开关与所述第四MOS管的源极相连;所述第五MOS管的栅极通过所述第二开关与所述第四MOS管的栅极相连;
所述第八MOS管的栅极与漏极相连,所述第八MOS管的源极与所述第二MOS管的源极相连;
所述第二偏置单元还用于接收第一开关控制信号,以基于所述第一开关控制信号控制所述第一开关的断开或闭合;
所述第二偏置单元还用于接收第二开关控制信号,以基于所述第二开关控制信号控制所述第二开关的断开或闭合。
4.根据权利要求3所述的电压产生模块,其特征在于,所述第二偏置单元的所述至少两个MOS管还包括第六MOS管;所述至少两个开关还包括第三开关及第四开关;
所述第六MOS管的漏极与所述第八MOS管的漏极相连;所述第六MOS管的源极与所述第四MOS管的源极相连;
所述第六MOS管的栅极通过所述第三开关与所述第四MOS管的源极相连;所述第六MOS管的栅极通过所述第四开关与所述第四MOS管的栅极相连;
所述第二偏置单元还用于接收第三开关控制信号,以基于所述第三开关控制信号控制所述第三开关的断开或闭合;
所述第二偏置单元还用于接收第四开关控制信号,以基于所述第四开关控制信号控制所述第四开关的断开或闭合。
5.根据权利要求4所述的电压产生模块,其特征在于,所述第二偏置单元的所述至少两个MOS管还包括第七MOS管;所述至少两个开关还包括第五开关及第六开关;
所述第七MOS管的漏极与所述第八MOS管的漏极相连;所述第七MOS管的源极与所述第四MOS管的源极相连;
所述第七MOS管的栅极通过所述第五开关与所述第四MOS管的源极相连;所述第七MOS管的栅极通过所述第六开关与所述第四MOS管的栅极相连;
所述第二偏置单元还用于接收第五开关控制信号,以基于所述第五开关控制信号控制所述第五开关的断开或闭合;
所述第二偏置单元还用于接收第六开关控制信号,以基于所述第六开关控制信号控制所述第六开关的断开或闭合。
6.根据权利要求2所述的电压产生电路,其特征在于,所述第一MOS管的源极通过所述第一电阻与地电位相连;所述第二MOS管的源极与地电位相连;
所述第三MOS管的源极和所述第四MOS管的源极均与电源电压相连。
7.根据权利要求6所述的电压产生电路,其特征在于,所述第一电阻为可调电阻,所述可调电阻用于调整所述偏置电流。
8.一种LDO模块,其特征在于,所述LDO模块包括LDO电路和如权利要求1-7任一项所述的电压产生电路。
9.根据权利要求8所述的LDO模块,其特征在于,所述LDO模块包括比较器逻辑电路和Bandgap电路;
所述比较器逻辑电路用于接收所述偏置电压和所述Bandgap电路的电压,基于所述偏置电压和所述Bandgap电路的电压生成开关控制信号,并将所述开关控制信号发送至所述第二偏置单元以调整所述偏置电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111619520.7A CN114356017B (zh) | 2021-12-27 | 2021-12-27 | Ldo模块及其电压产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111619520.7A CN114356017B (zh) | 2021-12-27 | 2021-12-27 | Ldo模块及其电压产生电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114356017A true CN114356017A (zh) | 2022-04-15 |
CN114356017B CN114356017B (zh) | 2024-07-19 |
Family
ID=81103234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111619520.7A Active CN114356017B (zh) | 2021-12-27 | 2021-12-27 | Ldo模块及其电压产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114356017B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114840048A (zh) * | 2022-05-20 | 2022-08-02 | 上海东软载波微电子有限公司 | 低压差线性稳压电路、芯片以及终端设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102122190A (zh) * | 2010-12-30 | 2011-07-13 | 钜泉光电科技(上海)股份有限公司 | 电压基准源电路及电压基准源生成方法 |
US20120092064A1 (en) * | 2010-10-19 | 2012-04-19 | Aptus Power Semiconductor | Temperature-Stable CMOS Voltage Reference Circuits |
CN105892548A (zh) * | 2014-05-07 | 2016-08-24 | 北京同方微电子有限公司 | 一种具有温度补偿功能的基准电压产生电路 |
CN205721472U (zh) * | 2016-06-21 | 2016-11-23 | 西安电子科技大学 | 一种自偏置结构带隙基准源装置 |
CN112764450A (zh) * | 2021-04-08 | 2021-05-07 | 坤元微电子(南京)有限公司 | 基准电压源电路和低压差线性稳压器 |
-
2021
- 2021-12-27 CN CN202111619520.7A patent/CN114356017B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120092064A1 (en) * | 2010-10-19 | 2012-04-19 | Aptus Power Semiconductor | Temperature-Stable CMOS Voltage Reference Circuits |
CN102122190A (zh) * | 2010-12-30 | 2011-07-13 | 钜泉光电科技(上海)股份有限公司 | 电压基准源电路及电压基准源生成方法 |
CN105892548A (zh) * | 2014-05-07 | 2016-08-24 | 北京同方微电子有限公司 | 一种具有温度补偿功能的基准电压产生电路 |
CN205721472U (zh) * | 2016-06-21 | 2016-11-23 | 西安电子科技大学 | 一种自偏置结构带隙基准源装置 |
CN112764450A (zh) * | 2021-04-08 | 2021-05-07 | 坤元微电子(南京)有限公司 | 基准电压源电路和低压差线性稳压器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114840048A (zh) * | 2022-05-20 | 2022-08-02 | 上海东软载波微电子有限公司 | 低压差线性稳压电路、芯片以及终端设备 |
Also Published As
Publication number | Publication date |
---|---|
CN114356017B (zh) | 2024-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109450415B (zh) | 一种延迟电路 | |
US7737674B2 (en) | Voltage regulator | |
CN110336546B (zh) | 一种低功耗高速度电流比较器电路 | |
CN110377088B (zh) | 一种集成电路、低压差线性稳压电路及其控制方法 | |
EP3584667B1 (en) | Low temperature drift reference voltage circuit | |
CN109213248B (zh) | 负电源控制电路以及电源装置 | |
JP2005148942A (ja) | 定電圧回路 | |
CN111625043B (zh) | 一种可修调的超低功耗全cmos参考电压电流产生电路 | |
CN108055014B (zh) | 差动运算放大器以及带隙参考电压产生电路 | |
CN111443753B (zh) | 一种带软启动的耗尽管基准电路 | |
CN214674306U (zh) | 一种低功耗芯片的欠压保护电路 | |
CN114356017B (zh) | Ldo模块及其电压产生电路 | |
CN111552341B (zh) | 一种裕度可调的输出电压裕度产生电路 | |
CN115528787B (zh) | 一种控制环路加速电路 | |
CN108388299B (zh) | 低压差线性稳压器 | |
CN113054620B (zh) | 一种低功耗芯片的欠压保护电路 | |
CN113885639B (zh) | 基准电路、集成电路及电子设备 | |
CN111026219B (zh) | 一种共源共栅结构的基准源 | |
CN114172499A (zh) | 复位电路 | |
US6556070B2 (en) | Current source that has a high output impedance and that can be used with low operating voltages | |
CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
TWI667563B (zh) | 電壓調節電路 | |
US7474152B2 (en) | Operational amplifier circuit | |
CN110794909B (zh) | 一种输出电压可调的超低功耗电压基准源电路 | |
CN113485519B (zh) | 一种线性稳压供电电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |