CN108334144B - 一种高性能基准电压源及其实现方法 - Google Patents

一种高性能基准电压源及其实现方法 Download PDF

Info

Publication number
CN108334144B
CN108334144B CN201810164496.4A CN201810164496A CN108334144B CN 108334144 B CN108334144 B CN 108334144B CN 201810164496 A CN201810164496 A CN 201810164496A CN 108334144 B CN108334144 B CN 108334144B
Authority
CN
China
Prior art keywords
current
voltage
temperature coefficient
pmos tube
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810164496.4A
Other languages
English (en)
Other versions
CN108334144A (zh
Inventor
梅年松
赵金强
张钊锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Research Institute of CAS
Original Assignee
Shanghai Advanced Research Institute of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Research Institute of CAS filed Critical Shanghai Advanced Research Institute of CAS
Priority to CN201810164496.4A priority Critical patent/CN108334144B/zh
Publication of CN108334144A publication Critical patent/CN108334144A/zh
Application granted granted Critical
Publication of CN108334144B publication Critical patent/CN108334144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种高性能基准电压源及其实现方法，该基准电压源包括：正温度系数PTAT电流产生电路，用于产生一正温度系数的电流I0；偏置电路，用于将镜像恒流源的各PMOS管的栅极电压稳定在设计值；镜像恒流源，用于为所述正温度系数PTAT电流产生电路提供电流I0并将该电流向电流电压转换电路输出；负温度系数CTAT电压产生电路，用于将所述正温度系数PTAT电流产生电路的一三极管的基极发射极电压按比例产生一负温度系数CTAT电流I1输出至电流电压转换电路；电流电压转换电路，用于将所述正温度系数的电流I0转换为正温度系数的电压，并将负温度系数CTAT电流转换为负温度系数的电压，将两个电压叠加得到基准电压。

Description

一种高性能基准电压源及其实现方法
技术领域
本发明涉及一种基准电压源，特别是涉及一种高性能基准电压源。
背景技术
基准电压源是模拟集成电路中的重要模块之一，被广泛应用于电源管理芯片、数模转换器和锁相环等电路中，为电路提供稳定的基准电压。理想的电压基准是一个与电源电压、工艺、温度无关的量。随着集成电路工艺的发展以及便携式电子设备的发展，电路的低功耗、低电压设计越来越受重视。在这一背景下，低功耗、低电压、高输出精度、小面积的基准电压源成为当今的研究热点。
传统的带隙基准一般是基于CMOS BJT器件的基极-发射极电压(Vbe)而实现的，这类基准电路具有良好的温度特性和工艺一致性，但是存在功耗过大(电路工作电流几十微安甚至上百微安)，工作电压较高(通常大于1.5V)的问题，不能满足现代集成电路***要求。于是人们开始研究基于MOS管阈值电压的基准电路，这类基准电路具有能在较低的电压下工作(通常工作电压小于1V)且功耗较低(电路工作电流小于1微安)，但是存在输出电压随工艺变化较大的问题。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种高性能基准电压源及其实现方法，以实现一种功耗低、面积相对小的的基准电压源，以获得与电源电压以及温度近似无关的基准电压。
为达上述及其它目的，本发明提出一种高性能基准电压源，包括：
正温度系数PTAT电流产生电路，用于产生一正温度系数的电流I0；
偏置电路，用于将镜像恒流源的各PMOS管的栅极电压稳定在设计值；
镜像恒流源，用于为所述正温度系数PTAT电流产生电路提供电流I0并将该电流向电流电压转换电路输出；
负温度系数CTAT电压产生电路，用于将所述正温度系数PTAT电流产生电路的一三极管的基极发射极电压按比例产生一负温度系数CTAT电流I1输出至电流电压转换电路；
电流电压转换电路，用于将所述正温度系数的电流I0转换为正温度系数的电压，并将负温度系数CTAT电流转换为负温度系数的电压，将两个电压叠加得到基准电压。
进一步地，所述负温度系数CTAT电压产生电路包括第二运放、第三运放、M个串联且二极管连接的PMOS管、第二电阻以及包括第四PMOS管和第五PMOS管的镜像恒流源，所述第二运放的输出端与其反相输入端与二极管连接的PMOS管BPM(1)的源极相连，二极管连接的PMOS管BPM(1)的栅极和漏极连接至二极管连接的PMOS管BPM(2)的源极，……以此类推，二极管连接的PMOS管BPM(M-2)的栅极和漏极连接至二极管连接的PMOS管BPM(M-1)的源极，二极管连接的PMOS管BPM(M-1)的栅极和漏极连接至二极管连接的PMOS管BPM(M)的源极，二极管连接的PMOS管BPM(M)的栅极和漏极接地，二极管连接的PMOS管BMP(M+1-J)的源极还连接至所述第三运放的反相输入端，所述第三运放的输出端连接至第四PMOS管的栅极和第五PMOS管的栅极，第四PMOS管的漏极连接至第三运放的同相输入端和第二电阻的一端，第二电阻的另一端接地，第四PMOS管的源极和第五PMOS管的源极接电源VDD，第五PMOS管的漏极与第三PMOS管的漏极和第三电阻的一端相连组成所述基准电压Vref的节点输出端，第三电阻的另一端接地。
进一步地，所述电流电压转换电路包括一个或多个串联的电阻，连接于所述第五PMOS管的漏极与地之间。
进一步地，所述正温度系数PTAT电流产生电路包括第一PNP三极管、第二PNP三极管和第一电阻，所述第一PNP管和第二PNP管的集电极和基极接地，所述第一PNP管的发射极连接至第一电阻的一端，所述第一电阻的另一端连接所述偏置电路与所述镜像恒流源，所述第二PNP管的发射极连接至所述偏置电路、所述镜像恒流源与所述负温度系数CTAT电压产生电路。
进一步地，所述第一PNP三极管与第二PNP三极管的尺寸比为N：1。
进一步地，所述第四PMOS管与第五PMOS管的尺寸比为1：1。
进一步地，所述正温度系数PTAT的电流I0为：
其中，K为波耳兹曼常数，T为热力学温度，q为电子电荷，R1为第一电阻的阻值，P为所述镜像恒流源的PMOS管的尺寸比值。
进一步地，所述负温度系数CTAT电流I1为：
其中，Vbe2为第二PNP三极管的基极发射极电压，R2为第二电阻的阻值。
进一步地，所述基准电压为
通过调节参数M、N、R3/R1及R3/R2的值实现对温度的一阶补偿，从而实现一个与电源电压以及温度近似无关的基准电压Vref。
为达到上述目的，本发明还提供一种高性能基准电压源的实现方法，包括如下步骤：
步骤一，利用正温度系数PTAT电流产生电路产生一正温度系数PTAT的电流I0，并通过镜像恒流源将该电流I0输出至电流电压转换电路，以通过所述电流电压转换电路将所述正温度系数PTAT的电流I0转换为正温度系数PTAT的电压；
步骤二，利用负温度系数CTAT电压产生电路将正温度系数PTAT电流产生电路的第二PNP三极管的基极发射极电压Vbe2按比例产生一负温度系数CTAT电流I1输出。
步骤三，利用电流电压转换电路所述将正温度系数PTAT的电流I0转换为正温度系数PTAT的电压，并将负温度系数CTAT电流转换为负温度系数CTAT的电压，并对其叠加得到与电源电压以及温度近似无关的基准电压Vref。
与现有技术相比，本发明一种高性能基准电压源及其实现方法通过利用负温度系数CTAT电压产生电路产生一负温度系数CTAT的电压，并利用正温度系数PTAT电流产生电路产生一正温度系数PTAT的电流，通过镜像恒流源将该电流输出至电流电压转换电路，以通过所述电流电压转换电路将正温度系数PTAT的电流转换为正温度系数PTAT的电压，并通过电流电压转换电路对负温度系数CTAT的电压、正温度系数PTAT的电压的叠加处理，获得了一个与电源电压以及温度近似无关的基准电压，实现了一种功耗低、面积相对小的的基准电压源。
附图说明
图1为本发明一种高性能基准电压源的电路结构图；
图2为本发明一种高性能基准电压源的实现方法的步骤流程图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图1为本发明一种高性能基准电压源的电路结构图。如图1所示，本发明一种高性能基准电压源，包括：正温度系数PTAT电流产生电路10、偏置电路20、镜像恒流源30、负温度系数CTAT电流产生电路40和电流电压转换电路50。
其中，正温度系数PTAT电流产生电路10由第一PNP三极管PNP1、第二PNP三极管PNP2和第一电阻R1组成，用于产生一正温度系数PTAT的电流I0，具体地：
其中，K为波耳兹曼常数(1.38×10-23J/K)，T为热力学温度，即绝对温度(常温300K对应27℃按，即摄氏温度加273)，q为电子电荷(q＝1.6×10-19C)，R1为第一电阻R1的阻值，第一PNP三极PNP1与第二PNP三极管PNP2的尺寸比为N：1。
偏置电路20由第一运放OPA1组成，用于将镜像恒流源30的各PMOS管的栅极电压稳定在设计值，具体地，偏置电路20将镜像恒流源30的第一至第三PMOS管PM1－PM3的栅极电压稳定在设计值；镜像恒流源30由第一PMOS管PM1、第二PMOS管PM2和第三PMOS管PM3组成，用于为第一PNP三极管PNP1、第二PNP三极管PNP2提供相等的电流I0并将该电流向电流电压转换电路40输出；负温度系数CTAT电流产生电路40由第二运放OPA2、第三运放OPA3、M个二极管连接的PMOS管BPM1～BPM(M)、第二电阻R2以及由第四PMOS管和第五PMOS管PM5构成的镜像恒流源组成，用于将第二PNP三极管PNP2的基极发射极电压Vbe2按比例产生一负温度系数CTAT电流I1输出至电流电压转换电路50，具体地：
其中，Vbe2为第二PNP三极管PNP2的基极发射极电压，R2为第二电阻的阻值。
电流电压转换电路40由一个或多个电阻组成，图示为一个电阻即第三电阻R3，用于将正温度系数PTAT的电流I0转换为正温度系数PTAT的电压I0×R3，并将负温度系数CTAT电流转换为电压I1×R3，将两个电压叠加得到基准电压Vref＝I0×R3+I1×R3。具体地，将公式(1)/(2)代入可得：
这样，通过调节参数M、N、R3/R1及R3/R2的值即可实现对温度的一阶补偿，从而实现一个与电源电压以及温度近似无关的基准电压Vref。
具体地，第一PNP管PNP1和第二PNP管PNP2的集电极和基极接地，第一PNP管PNP1的发射极连接至第一电阻R1的一端，第一电阻R1的另一端连接至第一运放OPA1的同相输入端和第一PMOS管PM1的漏极，第二PNP管PNP2的发射极连接至第一运放OPA1的反相输入端、第二PMOS管PM2的漏极和第二运放OPA2的同相输入端，第一PMOS管PM1的栅极与第二PMOS管PM2的栅极、第三PMOS管PM3的栅极以及第一运放OPA1的输出端相连，第一PMOS管PM1的源极、第二PMOS管PM2的源极和第三PMOS管PM3的源极接电源VDD，第二运放OPA2的输出端与其反相输入端和二极管连接的PMOS管BPM(1)的源极相连，二极管连接的PMOS管BPM(1)的栅极和漏极连接至二极管连接的PMOS管BPM(2)的源极，……以此类推，二极管连接的PMOS管BPM(M-2)的栅极和漏极连接至二极管连接的PMOS管BPM(M-1)的源极，二极管连接的PMOS管BPM(M-1)的栅极和漏极连接至二极管连接的PMOS管BPM(M)的源极，二极管连接的PMOS管BPM(M)的栅极和漏极接地，二极管连接的PMOS管BPM(M-1)的栅极和漏极还连接至第三运放OPA3的反相输入端，第三运放OPA3的输出端连接至第四PMOS管PM4的栅极和第五PMOS管PM5的栅极，第四PMOS管PM4的漏极连接至第三运放OPA3的同相输入端和第二电阻R2的一端，第二电阻R2的另一端接地，第四PMOS管PM4的源极和第五PMOS管PM5的源极接电源VDD，第五PMOS管PM5的漏极与第三PMOS管PM3的漏极和第三电阻R3的一端相连组成基准电压Vref节点输出端，第三电阻R3的一端接地。
在本发明具体实施例中，PM1：PM2：PM3尺寸可以为1：1：P，M个二极管连接的PMOS管的输出节点可以是倒数第J个二极管连接的PMOS管即从BMP(M+1-J)的源极输出，J＝1,2,……,(M-1)，当然相应的电流和电压比例应随之改变，即
从而基准电压变为：
以下通过分析说明本发明的工作原理：
若流过第一PNP三极管PNP1的电流为I0，第二PNP三极管PNP2的饱和电流为IS，由于第一PNP三极PNP1与第二PNP三极管PNP2的尺寸比为N：1，则根据微电子理论知道第一PNP三极管PNP1的饱和电流为N*IS，根据三极管知识有第二PNP三极管PNP2之基极发射极电压Vbe2与第一PNP三极PNP1之基极发射极电压Vbe1：
电压差为：
这个电压差即第一电阻R1的压降，故流过第一PNP三极管PNP1的电流为I0＝ΔVbe/R1，第一PMOS管PM1与第一PNP三极管PNP1串联，则流过第一PMOS管PM1的电流为I0＝ΔVbe/R1，另一方面第三PMOS管PM3与第一PMOS管PM1、第二PMOS管PM2的栅源电压一致且尺寸相同，故流过第三PMOS管PM3的电流与流过第一PMOS管PM1的电流一致，均为I0＝ΔVbe/R1，该电流在第三电阻R3上的压降为(ΔVbe/R1)×R3，已知VT＝KT/q，其中K为波耳兹曼常数(1.38×10-23J/K)，T为热力学温度，即绝对温度(常温300K对应27℃按，即摄氏温度加273)，q为电子电荷(q＝1.6×10-19C)，故换算得到R3压降为
第二PNP三极管PNP2的基极发射极电压Vbe2经M个二极管连接的PMOS分压后在第三运放OPA3的反相输入端产生一负温度系数CTAT电压该分压经第四PMOS管PM4的漏极负反馈后连接至第三运放OPA3的同相输入端以稳定第三运放OPA3的输出电压即镜像连接的第五PMOS管PM5与第四PMOS管PM4的栅极电压，根据运放特点，第三运放OPA3的同相输入端电压也为从而在第二电阻R2上形成一负温度系数CTAT电流由于第五PMOS管PM5与第四PMOS管PM4镜像连接，故流过第五PMOS管PM5的电流I1与流过第四PMOS管PM4的电流相等即该负温度系数CTAT电流输出输出至电流电压转换电路50，并在第三电阻R3上形成电压I1×R3与PMOS管PM3输出的电流I0在第三电阻R3上形成的电压I0×R3叠加得到基准电压Vref。
其中，第一项是一个与温度成正线性相关的参数，第二项是一个与温度成负线性相关的参数，通过调节参数M、N及R3/R1、R3/R2的值即可实现对温度的一阶补偿，从而实现一个与电源电压以及温度相关性小的基准电压。本发明利用第二运放OPA2、第三运放OPA3以及PMOS晶体管实现对Vbe的提取，有效降低了功耗(电阻R2阻值等同的情况下)。
图2为本发明一种高性能基准电压源的实现方法的步骤流程图。如图2所示，本发明一种高性能基准电压源的实现方法，包括如下步骤：
步骤201，利用正温度系数PTAT电流产生电路产生一正温度系数PTAT的电流I0，并通过镜像恒流源将该电流I0输出至电流电压转换电路，以通过所述电流电压转换电路将正温度系数PTAT的电流I0转换为正温度系数PTAT的电压。
步骤202，利用负温度系数CTAT电压产生电路将正温度系数PTAT电流产生电路的第二PNP三极管的基极发射极电压Vbe2按比例产生一负温度系数CTAT电压输出。
步骤203，电流电压转换电路用于将正温度系数PTAT的电流I0转换为正温度系数PTAT的电压I0×R3，并将负温度系数CTAT电流转换为负温度系数CTAT的电压I1×R3，并对其叠加得到基准电压与电源电压以及温度近似无关的基准电压Vref。具体地，所述基准电压Vref为：
通过上式可见，通过调节参数M、N、R3/R1及R3/R2的值即可实现对温度的一阶补偿，从而实现一个与电源电压以及温度近似无关的基准电压Vref。
综上所述，本发明一种高性能基准电压源及其实现方法通过利用负温度系数CTAT电压产生电路产生一负温度系数CTAT的电压，并利用正温度系数PTAT电流产生电路产生一正温度系数PTAT的电流，通过镜像恒流源将该电流输出至电流电压转换电路，以通过所述电流电压转换电路将正温度系数PTAT的电流转换为正温度系数PTAT的电压，并通过电流电压转换电路对负温度系数CTAT的电压、正温度系数PTAT的电压的叠加处理，获得了一个与电源电压以及温度近似无关的基准电压，实现了一种功耗低、面积相对小的的基准电压源。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (8)

1.一种高性能基准电压源，包括：
正温度系数PTAT电流产生电路，用于产生一正温度系数的电流I0；
偏置电路，用于将镜像恒流源的各PMOS管的栅极电压稳定在设计值；
镜像恒流源，用于为所述正温度系数PTAT电流产生电路提供电流I0并将该电流向电流电压转换电路输出；
负温度系数CTAT电压产生电路，用于将所述正温度系数PTAT电流产生电路的一三极管的基极发射极电压按比例产生一负温度系数CTAT电流I1输出至电流电压转换电路；
电流电压转换电路，用于将所述正温度系数的电流I0转换为正温度系数的电压，并将负温度系数CTAT电流转换为负温度系数的电压，将两个电压叠加得到基准电压，
所述负温度系数CTAT电压产生电路包括第二运放、第三运放、M个串联且二极管连接的PMOS管、第二电阻以及包括第四PMOS管和第五PMOS管的镜像恒流源，所述第二运放的输出端与其反相输入端与二极管连接的PMOS管BPM(1)的源极相连，二极管连接的PMOS管BPM(1)的栅极和漏极连接至二极管连接的PMOS管BPM(2)的源极，……以此类推，二极管连接的PMOS管BPM(M-2)的栅极和漏极连接至二极管连接的PMOS管BPM(M-1)的源极，二极管连接的PMOS管BPM(M-1)的栅极和漏极连接至二极管连接的PMOS管BPM(M)的源极，二极管连接的PMOS管BPM(M)的栅极和漏极接地，倒数第J个二极管连接的PMOS管BMP(M+1-J)的源极还连接至所述第三运放的反相输入端，所述第三运放的输出端连接至第四PMOS管的栅极和第五PMOS管的栅极，第四PMOS管的漏极连接至第三运放的同相输入端和第二电阻的一端，第二电阻的另一端接地，第四PMOS管的源极和第五PMOS管的源极接电源VDD，第五PMOS管的漏极与第三PMOS管的漏极和第三电阻的一端相连组成所述基准电压Vref的节点输出端，第三电阻的另一端接地，所述电流电压转换电路包括一个或多个串联的电阻，连接于所述第五PMOS管的漏极与地之间。
2.如权利要求1所述的一种高性能基准电压源，其特征在于：所述正温度系数PTAT电流产生电路包括第一PNP三极管、第二PNP三极管和第一电阻，所述第一PNP管和第二PNP管的集电极和基极接地，所述第一PNP管的发射极连接至第一电阻的一端，所述第一电阻的另一端连接所述偏置电路与所述镜像恒流源，所述第二PNP管的发射极连接至所述偏置电路、所述镜像恒流源与所述负温度系数CTAT电压产生电路。
3.如权利要求2所述的一种高性能基准电压源，其特征在于：所述第一PNP三极管与第二PNP三极管的尺寸比为N：1。
4.如权利要求1所述的一种高性能基准电压源，其特征在于：所述第四PMOS管与第五PMOS管的尺寸比为1：1。
5.如权利要求1所述的一种高性能基准电压源，其特征在于：所述正温度系数PTAT的电流I0为：
其中，K为波耳兹曼常数，T为热力学温度，q为电子电荷，R1为第一电阻的阻值，P为所述镜像恒流源的PMOS管的尺寸比值。
6.如权利要求5所述的一种高性能基准电压源，其特征在于：所述负温度系数CTAT电流I1为：
其中，Vbe2为第二PNP三极管的基极发射极电压，R2为第二电阻的阻值。
7.如权利要求6所述的一种高性能基准电压源，其特征在于：所述基准电压为
通过调节参数M、N、R3/R1及R3/R2的值实现对温度的一阶补偿，从而实现一个与电源电压以及温度近似无关的基准电压Vref。
8.一种高性能基准电压源的实现方法，包括如下步骤：
步骤一，利用正温度系数PTAT电流产生电路产生一正温度系数PTAT的电流I0，并通过镜像恒流源将该电流I0输出至电流电压转换电路，以通过所述电流电压转换电路将所述正温度系数PTAT的电流I0转换为正温度系数PTAT的电压；
步骤二，利用负温度系数CTAT电压产生电路将正温度系数PTAT电流产生电路的第二PNP三极管的基极发射极电压Vbe2按比例产生一负温度系数CTAT电流I1输出，其中，所述负温度系数CTAT电压产生电路包括第二运放、第三运放、M个串联且二极管连接的PMOS管、第二电阻以及包括第四PMOS管和第五PMOS管的镜像恒流源，所述第二运放的输出端与其反相输入端与二极管连接的PMOS管BPM(1)的源极相连，二极管连接的PMOS管BPM(1)的栅极和漏极连接至二极管连接的PMOS管BPM(2)的源极，……以此类推，二极管连接的PMOS管BPM(M-2)的栅极和漏极连接至二极管连接的PMOS管BPM(M-1)的源极，二极管连接的PMOS管BPM(M-1)的栅极和漏极连接至二极管连接的PMOS管BPM(M)的源极，二极管连接的PMOS管BPM(M)的栅极和漏极接地，倒数第J个二极管连接的PMOS管BMP(M+1-J)的源极还连接至所述第三运放的反相输入端，所述第三运放的输出端连接至第四PMOS管的栅极和第五PMOS管的栅极，第四PMOS管的漏极连接至第三运放的同相输入端和第二电阻的一端，第二电阻的另一端接地，第四PMOS管的源极和第五PMOS管的源极接电源VDD，第五PMOS管的漏极与第三PMOS管的漏极和第三电阻的一端相连组成所述基准电压Vref的节点输出端，第三电阻的另一端接地；
步骤三，利用电流电压转换电路所述将正温度系数PTAT的电流I0转换为正温度系数PTAT的电压，并将负温度系数CTAT电流转换为负温度系数CTAT的电压，并对其叠加得到与电源电压以及温度近似无关的基准电压Vref，所述电流电压转换电路包括一个或多个串联的电阻，连接于所述第五PMOS管的漏极与地之间。
CN201810164496.4A 2018-02-27 2018-02-27 一种高性能基准电压源及其实现方法 Active CN108334144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810164496.4A CN108334144B (zh) 2018-02-27 2018-02-27 一种高性能基准电压源及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810164496.4A CN108334144B (zh) 2018-02-27 2018-02-27 一种高性能基准电压源及其实现方法

Publications (2)

Publication Number Publication Date
CN108334144A CN108334144A (zh) 2018-07-27
CN108334144B true CN108334144B (zh) 2019-12-20

Family

ID=62929937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810164496.4A Active CN108334144B (zh) 2018-02-27 2018-02-27 一种高性能基准电压源及其实现方法

Country Status (1)

Country Link
CN (1) CN108334144B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109813455B (zh) * 2019-04-09 2021-01-22 杭州万高科技股份有限公司 一种cmos温度传感器
CN113282128B (zh) * 2021-04-20 2022-04-22 珠海博雅科技股份有限公司 亚阈值基准电压源电路、电路板及基准电压源
CN115016592B (zh) * 2022-06-29 2023-08-11 北京领创医谷科技发展有限责任公司 带隙基准源电路
CN115454194B (zh) * 2022-08-20 2023-10-13 西安翔腾微电子科技有限公司 一种可修调的ptat电流基准电路及方法
CN115617113B (zh) * 2022-11-08 2023-03-10 电子科技大学 一种适用于极低温的电压基准源

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160091916A1 (en) * 2014-09-30 2016-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap Circuits and Related Method
US9600015B2 (en) * 2014-11-03 2017-03-21 Analog Devices Global Circuit and method for compensating for early effects
CN106055002B (zh) * 2016-07-04 2017-10-31 湖南国科微电子股份有限公司 低压输出的带隙基准电路
CN105955384B (zh) * 2016-07-19 2018-02-23 南方科技大学 一种非带隙基准电压源
CN106909192B (zh) * 2017-03-14 2018-06-29 中国电子科技集团公司第五十八研究所 一种高阶温度补偿电压基准源
CN107608441B (zh) * 2017-10-26 2019-10-25 中国科学院上海高等研究院 一种高性能基准电压源

Also Published As

Publication number Publication date
CN108334144A (zh) 2018-07-27

Similar Documents

Publication Publication Date Title
CN108334144B (zh) 一种高性能基准电压源及其实现方法
US10289145B2 (en) Voltage generating circuit
US9785176B2 (en) Small-circuit-scale reference voltage generating circuit
US7170336B2 (en) Low voltage bandgap reference (BGR) circuit
CN107608441B (zh) 一种高性能基准电压源
US7622906B2 (en) Reference voltage generation circuit responsive to ambient temperature
JP3638530B2 (ja) 基準電流回路及び基準電圧回路
CN107861562B (zh) 一种电流产生电路及其实现方法
CN101630176B (zh) 低电压cmos带隙基准电压源
CN210691139U (zh) 亚带隙补偿参考电压生成电路和亚带隙参考电压生成器
JPH0782404B2 (ja) 基準電圧発生回路
US20070080741A1 (en) Bandgap reference voltage circuit
JP2008516328A (ja) 基準回路
JP2007058772A (ja) バンド・ギャップ基準から可変出力電圧を生成する方法及び装置
US8786271B2 (en) Circuit and method for generating reference voltage and reference current
CN103488234A (zh) 具有电压生成电路的半导体器件
US10234889B2 (en) Low voltage current mode bandgap circuit and method
KR20190106190A (ko) 고정밀도 cmos 온도 센서 및 그 동작 방법
CN112987836A (zh) 一种高性能的带隙基准电路
CN109308091B (zh) 一种电压基准源电路
CN114237339A (zh) 带隙基准电压电路及带隙基准电压的补偿方法
US7843231B2 (en) Temperature-compensated voltage comparator
US7821331B2 (en) Reduction of temperature dependence of a reference voltage
TWI716323B (zh) 電壓產生器
CN112433556A (zh) 一种改进的带隙基准电压电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant