CN114784153A - 一种外延片制备方法、外延片及发光二极管 - Google Patents

一种外延片制备方法、外延片及发光二极管 Download PDF

Info

Publication number
CN114784153A
CN114784153A CN202210357112.7A CN202210357112A CN114784153A CN 114784153 A CN114784153 A CN 114784153A CN 202210357112 A CN202210357112 A CN 202210357112A CN 114784153 A CN114784153 A CN 114784153A
Authority
CN
China
Prior art keywords
layer
type
sccm
depositing
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210357112.7A
Other languages
English (en)
Inventor
曹敏
孙建建
陈铭胜
姜湃
纪东
牛群垒
孙彬耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Yaochi Technology Co ltd
Original Assignee
Jiangxi Yaochi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Yaochi Technology Co ltd filed Critical Jiangxi Yaochi Technology Co ltd
Priority to CN202210357112.7A priority Critical patent/CN114784153A/zh
Publication of CN114784153A publication Critical patent/CN114784153A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种外延片制备方法、外延片及发光二极管，所述制备方法包括：提供第一衬底；在所提供的第一衬底上依次沉积缓冲层、N型粗化层、N型电流扩展层、N型限制层、多量子阱层、P型限制层、及P型电流扩展层；在P型电流扩展层上蒸镀复合反射层；在复合反射层上键合第二衬底；去除第一衬底及缓冲层至露出N型粗化层；在所露出的N型粗化层上沉积与N型粗化层材料及组分相同的N型粗化缓冲层；在N型粗化缓冲层上沉积N型欧姆接触层。本发明解决了现有腐蚀GaInP截止层时会对N型欧姆接触层造成腐蚀损伤，导致N型欧姆接触层出现厚度差异及凹凸不平，而后续的N电极制作时容易出现电极脱落，且引起电压不稳定的问题。

Description

一种外延片制备方法、外延片及发光二极管
技术领域
本发明涉及光电技术领域，特别涉及一种外延片制备方法、外延片及发光二极管。
背景技术
四元系AlGaInP(磷化铝镓铟)是一种具有直接跃迁宽带隙的半导体材料，已广泛应用于多种光电子器件的制备。由于此材料发光波段可以覆盖可见光的红光到黄绿光波段，由此制成的可见光高亮度发光二极管(LED)受到广泛关注。四元系AlGaInP高亮度发光二极管已大量应用于户外显示、交通灯、汽车用灯、指示灯等许多方面。
由于AlGaInP与GaAs(砷化镓)之间的晶格匹配度较好，通常选用GaAs作为外延衬底材料，但是GaAs的能隙较小，会吸收AlGaInP材料发出的光线，导致红光LED的光提取效率较低。
为了提高光提取效率，解决GaAs衬底对光线的吸收问题，红光LED制备时在外延层上蒸镀薄膜，将薄膜与透明基板进行键合，并去除GaAs衬底，为防止去除GaAs衬底同时去除N型欧姆接触层，会先***GaInP(磷化镓铟)截止层，在去除GaAs衬底后再去除GaInP截止层，最终保留N型欧姆接触层。
然而，由于用湿法腐蚀GaInP截止层时会同时少量腐蚀N型欧姆接触层，其腐蚀掉的厚度无法衡量，且N型欧姆接触层厚度较薄，少量的腐蚀会导致N型欧姆接触层出现厚度差异及凹凸不平，在后续的N电极制作时容易出现电极脱落，且引起电压不稳定的问题。
发明内容
基于此，本发明的目的是提供一种外延片制备方法、外延片及发光二极管，以从根本上解决现有腐蚀GaInP截止层时会对N型欧姆接触层造成腐蚀损伤，导致N型欧姆接触层出现厚度差异及凹凸不平，而后续的N电极制作时容易出现电极脱落，且引起电压不稳定的问题。
根据本发明实施例的一种外延片制备方法，所述方法包括：
提供第一衬底；
在所提供的所述第一衬底上依次沉积缓冲层、N型粗化层、N型电流扩展层、N型限制层、多量子阱层、P型限制层、及P型电流扩展层；
在所述P型电流扩展层上蒸镀复合反射层；
在所述复合反射层上键合第二衬底；
去除所述第一衬底及所述缓冲层至露出所述N型粗化层；
在所露出的所述N型粗化层上沉积与所述N型粗化层材料及组分相同的N型粗化缓冲层；
在所述N型粗化缓冲层上沉积N型欧姆接触层。
另外，根据本发明上述实施例的一种外延片制备方法，还可以具有如下附加的技术特征：
进一步地，所述在所提供的所述第一衬底上依次沉积缓冲层、N型粗化层、N型电流扩展层、N型限制层、多量子阱层、P型限制层、及P型电流扩展层的步骤包括：
在所述第一衬底上沉积厚度为100～300nm的缓冲层，所述缓冲层材料为GaAs；
在所述缓冲层上沉积厚度为900～1000nm的N型粗化层，所述N型粗化层材料为(AlxGa1-x)0.5In0.5P，其中0.5<x<0.8；
在所述N型粗化层上沉积厚度为1500～2500nm的N型电流扩展层，所述N型电流扩展层材料为(AlyGa1-y)0.5In0.5P，其中0.3<y<0.5；
在所述N型电流扩展层上沉积厚度为300～350nm的N型限制层，所述N型限制层材料为AlInP；
在所述N型限制层上沉积厚度为160～220nm的多量子阱层，所述多量子阱层包括交替层叠沉积n次的量子阱层和量子垒层，其中10<n<20，所述量子阱层和所述量子垒层为不同Al组分的两种AlGaInP材料，其中所述量子阱层中的Al组分为0.05～0.2，所述量子垒层中的Al组分为0.5～0.7；
在所述多量子阱层上沉积厚度为350～400nm的P型限制层，所述P型限制层材料为AlInP；
在所述P型限制层上沉积厚度为1000～1500nm的P型电流扩展层，所述P型电流扩展层材料为GaP。
进一步地，沉积所述缓冲层的沉积压力为50mbar，沉积温度为650～700℃，沉积气体中的TMGa流量为60～100sccm，AsH3流量为300～500sccm，掺杂气体中的Si2H6掺杂浓度为4.0～8.0×E18 atoms/cm3；
沉积所述N型粗化层的沉积压力为50mbar，沉积温度为740～760℃，沉积气体中的TMAl流量为100～120sccm，TMGa流量为6～10sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的Si2H6掺杂浓度为1.0～1.5×E18 atoms/cm3；
沉积所述N型电流扩展层的沉积压力50mbar，沉积温度为710～730℃，沉积气体中的TMAl流量为50～70sccm，TMGa流量为16～20sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的Si2H6掺杂浓度为1.0～1.5×E18 atoms/cm3；
沉积所述N型限制层的沉积压力50mbar，沉积温度为710～730℃，沉积气体中的TMAl流量为170～190sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的Si2H6掺杂浓度为1.0～1.5×E18 atoms/cm3；
沉积所述多量子阱层的沉积压力50mbar，沉积温度为710～730℃，其中沉积每一量子阱层的厚度为5～5.5nm，沉积量子阱层的沉积气体中的TMAl流量为10～20sccm，TMGa流量为15～25sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm；其中沉积每一量子垒层的厚度为6～6.5nm，沉积量子垒层的沉积气体中的TMAl流量为110～130sccm，TMGa流量为5～15sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm；
沉积所述P型限制层的沉积压力50mbar，沉积温度为710～730℃，沉积气体中的TMAl流量为170～190sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的CP2Mg掺杂浓度为1.0～1.5×E18 atoms/cm3；
沉积所述P型电流扩展层的沉积压力50mbar，沉积温度为740～760℃，沉积气体中的TMGa流量为300～400sccm，PH3流量为400～600sccm，掺杂气体中的CP2Mg掺杂浓度为3.0～5.0×E18 atoms/cm3。
进一步地，所述在所述P型电流扩展层上蒸镀复合反射层的步骤包括：
在所述P型电流扩展层上沉积厚度为1000～2000nm的介质膜层，所述介质膜层为SiO2、TiO2、Si3N4、MgF2、ITO中的任意一种；
在所述介质膜层上沉积厚度为200～1000nm的金属反射层，所述金属反射层为Au、Pt、Ti、Ni、Al、Ag、AuGeNi及AuGe中的任意一种或多种组合。
进一步地，所述在所露出的所述N型粗化层上沉积与所述N型粗化层材料及组分相同的N型粗化缓冲层的步骤包括：
在所述N型粗化层上沉积与所述N型粗化层材料及组分相同且厚度为100～200nm的N型粗化缓冲层，所述N型粗化缓冲层材料为(AlxGa1-x)0.5In0.5P，其中0.5<x<0.8；
其中，沉积所述N型粗化缓冲层的沉积压力为50mbar，沉积温度为740～760℃，沉积气体中的TMAl流量为100～120sccm，TMGa流量为6～10sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的Si2H6掺杂浓度为1.0～1.5×E18 atoms/cm3。
进一步地，所述在所述N型粗化缓冲层上沉积N型欧姆接触层的步骤包括：
在所述N型粗化缓冲层上沉积厚度为80～100nm的N型欧姆接触层，所述N型欧姆接触层材料为GaAs；
其中，沉积所述N型欧姆接触层的沉积压力为50mbar，沉积温度为740～760℃，沉积气体中的TMGa流量为60～100sccm，AsH3流量为300～500sccm，掺杂气体中的Si2H6掺杂浓度为4.0～6.0×E18 atoms/cm3。
根据本发明实施例的一种外延片，包括：
第二衬底，及依次层叠在所述第二衬底上的复合反射层、P型电流扩展层、P型限制层、多量子阱层、N型限制层、N型电流扩展层、N型粗化层、N型粗化缓冲层、及N型欧姆接触层；
所述N型粗化缓冲层材料及组分与所述N型粗化层一致，所述N型粗化层及所述N型粗化缓冲层材料均为(AlxGa1-x)0.5In0.5P，其中0.5<x<0.8；
所述N型粗化层及所述N型粗化缓冲层的整体厚度为1000～1200nm。
进一步地，所述复合反射层包括介质膜层及金属反射层；
所述介质膜层的厚度为1000～2000nm，所述介质膜层为SiO2、TiO2、Si3N4、MgF2、ITO中的任意一种；
所述金属反射层的厚度为200～1000nm，所述金属反射层为Au、Pt、Ti、Ni、Al、Ag、AuGeNi及AuGe中的任意一种或多种组合。
进一步地，所述P型电流扩展层材料为GaP，厚度为1000～1500nm；
所述P型限制层材料为AlInP，厚度为350～400nm；
所述多量子阱层包括交替层叠沉积n次的量子阱层和量子垒层，其中10<n<20，所述量子阱层和所述量子垒层为不同Al组分的两种AlGaInP材料，其中所述量子阱层中的Al组分为0.05～0.2，所述量子垒层中的Al组分为0.5～0.7，所述多量子阱层的厚度为160～220nm，每一所述量子阱层的厚度为5～5.5nm，每一所述量子垒层的厚度为6～6.5nm；
所述N型限制层材料为AlInP，厚度为300～350nm；
所述N型电流扩展层材料为(AlyGa1-y)0.5In0.5P，厚度为1500～2500nm，其中0.3<y<0.5；
所述N型欧姆接触层材料为GaAs，厚度为80～100nm。
根据本发明实施例的一种发光二极管，包括如前述所述的外延片。
与现有技术相比：通过在第一衬底上依次沉积缓冲层、N型粗化层、N型电流扩展层、N型限制层、多量子阱层、P型限制层、及P型电流扩展层，而使得先不需要沉积现有中的GaInP截止层和N型欧姆接触层，而是直接沉积N型粗化层，而在后续蒸镀复合反射层和键合第二衬底，并在去除第一衬底及缓冲层后，在所少量腐蚀的N型粗化层上进行继续沉积得到N型粗化缓冲层，然后再在N型粗化缓冲层上沉积得到N型欧姆接触层，使得杜绝了N型欧姆接触层由于腐蚀所造成的损伤，提高了所沉积的N型欧姆接触层的晶体质量，改善后续的N电极制作时容易出现脱落及电压不稳定的问题，使得解决了现有腐蚀GaInP截止层时会对N型欧姆接触层造成腐蚀损伤，导致N型欧姆接触层出现厚度差异及凹凸不平，而后续的N电极制作时容易出现电极脱落，且引起电压不稳定的问题。
附图说明
图1为本发明第一实施例中的外延片制备方法的流程图；
图2为本发明第二实施例中的外延片的结构示意图；
以下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1，所示为本发明第一实施例中的外延片制备方法，所述方法具体包括步骤S01-步骤S07。
步骤S01，提供第一衬底。
其中，在本发明的一个实施例中，目前市场上红光外延衬底通常选用GaAs(砷化镓)衬底，其GaAs衬底材料具有质量高、易获得和价格低廉等优点，且由于AlGaInP(磷化铝镓铟)与GaAs之间的晶格匹配度较好，其GaAs衬底上能够生长出高质量外延，因此本发明实施例中选用GaAs衬底作为该第一衬底材料。而其它材料的衬底由于与AlGaInP晶格不匹配，无法生长出高质量外延，因此未选用其他材料的衬底。
进一步的，本发明采用金属有机化学气相沉积(MOCVD)设备生长外延片。其中采用PH3(磷化氢)作为P(磷)源，AsH3(砷化氢)作为As(砷)源，TMGa(三甲基镓)作为Ga(镓)源，TMIn(三甲基铟)为In(铟)源，TMAl(三甲基铝)作为Al(铝)源。其中N型掺杂剂通常包含Si(硅)或C(碳)元素作为掺杂杂质，其P型掺杂剂通常包含Mg(镁)或Zn(锌)元素作为掺杂杂质；具体本发明实施例中，采用Si2H6(硅乙烷)作为N型掺杂剂，CP2Mg(二茂镁)作为P型掺杂剂。同时采用高纯H2(氢气)或N2(氮气)作为载气。
步骤S02，在所提供的第一衬底上依次沉积缓冲层、N型粗化层、N型电流扩展层、N型限制层、多量子阱层、P型限制层、及P型电流扩展层。
其中，在本发明的一个实施例中，其上述步骤S02具体包括如下步骤：
在第一衬底上沉积厚度为100～300nm的缓冲层，缓冲层材料为GaAs；
在缓冲层上沉积厚度为900～1000nm的N型粗化层，N型粗化层材料为(AlxGa1-x)0.5In0.5P，其中0.5<x<0.8；
在N型粗化层上沉积厚度为1500～2500nm的N型电流扩展层，N型电流扩展层材料为(AlyGa1-y)0.5In0.5P，其中0.3<y<0.5；
在N型电流扩展层上沉积厚度为300～350nm的N型限制层，N型限制层材料为AlInP(磷化铟铝)；
在N型限制层上沉积厚度为160～220nm的多量子阱层，多量子阱层包括交替层叠沉积n次的量子阱层和量子垒层，其中10<n<20，量子阱层和量子垒层为不同Al组分的两种AlGaInP材料，其中量子阱层中的Al组分为0.05～0.2，量子垒层中的Al组分为0.5～0.7，其中该多量子阱层中电子和空穴复合发光，其作为发光区；
在多量子阱层上沉积厚度为350～400nm的P型限制层，P型限制层材料为AlInP；
在P型限制层上沉积厚度为1000～1500nm的P型电流扩展层，P型电流扩展层材料为GaP(磷化镓)。
具体的，在沉积缓冲层过程中，沉积缓冲层的沉积压力为50mbar，沉积温度为650～700℃，沉积气体中的TMGa流量为60～100sccm，AsH3流量为300～500sccm，掺杂气体中的Si2H6掺杂浓度为4.0～8.0×E18 atoms/cm3。进一步的，在本发明的一个优选实施例中，沉积温度优选为680℃，TMGa流量优选为80sccm，AsH3流量优选为400sccm，Si2H6掺杂浓度优选为6.0×E18 atoms/cm3，沉积制得的GaAs缓冲层厚度优选为150nm。其中缓冲层材料选择为GaAs，使得可消除衬底表面缺陷对外延结构的影响。
进一步的，在沉积N型粗化层过程中，沉积N型粗化层的沉积压力为50mbar，沉积温度为740～760℃，沉积气体中的TMAl流量为100～120sccm，TMGa流量为6～10sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的Si2H6掺杂浓度为1.0～1.5×E18 atoms/cm3。进一步的，在本发明的一个优选实施例中，沉积温度优选为750℃，TMAl流量优选为110sccm，TMGa流量优选为8sccm，TMIn流量优选为1000sccm，PH3流量优选为1000sccm，掺杂气体中的Si2H6掺杂浓度优选为1.2×E18 atoms/cm3，沉积制得的N型粗化层厚度优选为950nm。进一步的，其N型粗化层材料为(AlxGa1-x)0.5In0.5P，其中0.5<x<0.8，此时通过将Al(铝)组分设置为较高组分，使得其Al组分越高时其表面颗粒越小，表面的孔洞距离较近，孔洞的数量较多，从而其N型粗化层上形成细微凹凸不平的表面而有利于出光，提高光提取效率，但由于过高的Al组分会使得禁带宽度宽，导致电压上升，因此本发明的优选实施例中，其x优选设置为0.6，也即其N型粗化层材料为(Al0.6Ga0.4)0.5In0.5P。其中芯片工艺通过将其N型粗化层进行粗化，形成轻微凹凸不平表面，使得降低全反射，提高的出光效率。
进一步的，在沉积N型电流扩展层过程中，沉积N型电流扩展层的沉积压力50mbar，沉积温度为710～730℃，沉积气体中的TMAl流量为50～70sccm，TMGa流量为16～20sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的Si2H6掺杂浓度为1.0～1.5×E18 atoms/cm3。进一步的，在本发明的一个优选实施例中，沉积温度优选为720℃，TMAl流量优选为60sccm，TMGa流量优选为18sccm，TMIn流量优选为1000sccm，PH3流量优选为1000sccm，Si2H6掺杂浓度优选为1.2×E18 atoms/cm3，沉积制得的N型电流扩展层厚度优选为2000nm。进一步的，N型电流扩展层材料为(AlyGa1-y)0.5In0.5P，其中0.3<y<0.5，其y优选设置为0.4，也即N型电流扩展层材料为(Al0.4Ga0.6)0.5In0.5P。其中N型电流扩展层可增强电流扩展能力，提高ESD和降低电压。
进一步的，在沉积N型限制层过程中，沉积N型限制层的沉积压力50mbar，沉积温度为710～730℃，沉积气体中的TMAl流量为170～190sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的Si2H6掺杂浓度为1.0～1.5×E18 atoms/cm3。进一步的，在本发明的一个优选实施例中，沉积温度优选为720℃，TMAl流量优选为180sccm，TMIn流量优选为1000sccm，PH3流量优选为1000sccm，Si2H6掺杂浓度优选为1.2×E18 atoms/cm3，沉积制得的N型限制层厚度优选为320nm。其中N型限制层为发光区复合提供电子。
进一步的，在沉积多量子阱层过程中，其通过量子阱层和量子垒层交替层叠沉积n次得到多量子阱层，具体的在N型限制层上首先沉积量子阱层，再沉积量子垒层，进一步的交替沉积量子阱层和量子垒层使得制得多量子阱层，具体的沉积多量子阱层的沉积压力50mbar，沉积温度为710～730℃，其中沉积每一量子阱层的厚度为5～5.5nm，沉积量子阱层的沉积气体中的TMAl流量为10～20sccm，TMGa流量为15～25sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm；其中沉积每一量子垒层的厚度为6～6.5nm，沉积量子垒层的沉积气体中的TMAl流量为110～130sccm，TMGa流量为5～15sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm。进一步的，在本发明的一个优选实施例中，交替层叠沉积量子阱层和量子垒层的次数n优选为15，其中沉积量子阱层的沉积温度优选为720℃，TMAl流量优选为15sccm，TMGa流量优选为20sccm，TMIn流量优选为1000sccm，PH3流量优选为1000sccm；其中沉积量子垒层的沉积温度优选为720℃，TMAl流量优选为120sccm，TMGa流量优选为10sccm，TMIn流量优选为1000sccm，PH3流量优选为1000sccm。
进一步的，在沉积P型限制层过程中，沉积P型限制层的沉积压力50mbar，沉积温度为710～730℃，沉积气体中的TMAl流量为170～190sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的CP2Mg掺杂浓度为1.0～1.5×E18 atoms/cm3。进一步的，在本发明的一个优选实施例中，沉积温度优选为720℃，TMAl流量优选为180sccm，TMIn流量优选为1000sccm，PH3流量优选为1000sccm，CP2Mg掺杂浓度优选为1.2×E18 atoms/cm3，沉积制得的P型限制层厚度优选为380nm。其中P型限制层为发光区复合提供空穴。
进一步的，在沉积P型电流扩展层过程中，沉积P型电流扩展层的沉积压力50mbar，沉积温度为740～760℃，沉积气体中的TMGa流量为300～400sccm，PH3流量为400～600sccm，掺杂气体中的CP2Mg掺杂浓度为3.0～5.0×E18atoms/cm3。进一步的，在本发明的一个优选实施例中，沉积温度优选为750℃，沉积气体中的TMGa流量优选为350sccm，PH3流量优选为500sccm，掺杂气体中的CP2Mg掺杂浓度优选为4.0×E18 atoms/cm3，沉积制得的P型电流扩展层厚度优选为1300nm。其中P型电流扩展层可增强电流扩展能力，提高ESD和降低电压。
步骤S03，在P型电流扩展层上蒸镀复合反射层。
其中，在本发明的一个实施例中，其上述步骤S03具体包括如下步骤：
在P型电流扩展层上沉积厚度为1000～2000nm的介质膜层，介质膜层为SiO2(二氧化硅)、TiO2(二氧化钛)、Si3N4(氮化硅)、MgF2(氟化镁)、ITO(氧化铟锡)中的任意一种；
在介质膜层上沉积厚度为200～1000nm的金属反射层，金属反射层为Au(金)、Pt(铂)、Ti(钛)、Ni(镍)、Al(铝)、Ag(银)、AuGeNi(金锗镍合金)、AuGe(金锗合金)中的任意一种或多种组合。
具体的，在本发明优选实施例中，其复合反射层为ODR反射镜(Omni-DirectionalReflector，全方位反光镜)，包括介质膜层和金属反射层，具体制作ODR反射镜时，其在P型电流扩展层上通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)沉积1000～2000nm厚的介质膜层，然后在介质膜层表面蒸镀预设金属作为金属反射层，其中预设金属为Au(金)、Pt(铂)、Ti(钛)、Ni(镍)、Al(铝)、Ag(银)、AuGeNi(金锗镍合金)、AuGe(金锗合金)中的任意一种或多种组合。其中，在本发明的优选实施例中，介质膜层优选为SiO2，沉积制得的介质膜层厚度优选为1500nm；金属反射层优选为Au，蒸镀制得的金属反射层厚度优选为500nm。其中通过介质膜层和金属反射层两种不同折射率材料形成较大的折射率差，使得可增强全反射，从N型粗化层出光，提高发光效率。
步骤S04，在复合反射层上键合第二衬底。
其中，在本发明的一个实施例中，其第二衬底可为硅衬底、碳化硅衬底或者金属衬底中的任意一种，具体的，在本实施例中优选采用硅衬底作为第二衬底，其中第二衬底的厚度要求大于100um且小于300um。
其中，键合是指将两片表面清洁、原子级平整的同质或异质半导体材料经表面清洗和活化处理，在一定条件下直接结合，通过范德华力、分子力甚至原子力使晶片键合成为一体的技术。
其中，在本发明的一个实施例中，将上述复合反射层表面与第二衬底表面进行等离子轰击活化实现活化处理，其中轰击离子可以为Ar离子，然后再将活化后的复合反射层表面与第二衬底表面相对贴合在一起并放入键合机进行键合处理。
步骤S05，去除第一衬底及缓冲层至露出N型粗化层。
其中，在本发明的一个实施例中，由于GaAs材料的能隙较小，会吸收AlGaInP材料所发出的光线，导致所制备的发光二极管的光提取效率较低，因此此时通过去除采用GaAs材料的第一衬底，使得提高所制备的发光二极管的发光效率。
具体的，在复合反射层与第二衬底键合完成后，对原先的第一衬底进行去除，其第一衬底去除通常通过使用氨水双氧水进行去除，其中由于第一衬底与N型粗化层之间还存在缓冲层，因此在去除第一衬底过程中还需对缓冲层进行去除，使得露出N型粗化层。
其中，需要指出的是，由于外延片去除第一衬底后的外延结构非常薄，一般就几微米或十几微米，当去除第一衬底后，其外延结构无法有效的单独存在，很容易发生碎裂，此时通过先将外延结构中的复合反射层与第二衬底进行键合，使得外延结构可有效的承载固定在第二衬底上(或通过第二衬底支撑承托该外延结构)，使得可方便有效的进行后续第一衬底去除，以及有效防止外延结构碎裂。同时，由于采用Si材料的第二衬底的导热系数高于采用GaAs材料的第一衬底的导热系数，使得有利于解决所制备的发光二极管的散热问题。另外，采用Si材料的第二衬底相比于采用GaAs材料的第一衬底，其对多量子阱层发出的光无吸收。因此可有效提高所制备的发光二极管的外量子效率(External QuantumEfficiency，EQE)。
步骤S06，在所露出的N型粗化层上沉积与N型粗化层材料及组分相同的N型粗化缓冲层。
其中，在本发明的一个实施例中，其上述步骤S06具体包括如下步骤：
在N型粗化层上沉积与N型粗化层材料及组分相同且厚度为100～200nm的N型粗化缓冲层，需要指出的是，当N型粗化层所腐蚀的厚度较厚时，其也可相应的增加所沉积的N型粗化缓冲层的厚度，此时将N型粗化层及N型粗化缓冲层的整体厚度控制为1000～1200nm，N型粗化缓冲层材料为(AlxGa1-x)0.5In0.5P，其中0.5<x<0.8。
进一步的，在沉积N型粗化缓冲层过程中，沉积N型粗化缓冲层的沉积压力为50mbar，沉积温度为740～760℃，沉积气体中的TMAl流量为100～120sccm，TMGa流量为6～10sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的Si2H6掺杂浓度为1.0～1.5×E18 atoms/cm3。进一步的，在本发明的一个优选实施例中，沉积温度优选为750℃，TMAl流量优选为110sccm，TMGa流量优选为8sccm，TMIn流量优选为1000sccm，PH3流量优选为1000sccm，掺杂气体中的Si2H6掺杂浓度优选为1.2×E18 atoms/cm3。进一步的，其N型粗化缓冲层材料与N型粗化层材料一致为(AlxGa1-x)0.5In0.5P，其中0.5<x<0.8，在本发明优选实施例中，其x优选设置为0.6，也即其N型粗化缓冲层材料也为(Al0.6Ga0.4)0.5In0.5P。
其中，由于上述步骤S05中去除第一衬底及缓冲层时会相应少量腐蚀N型粗化层，使得N型粗化层形成凹凸不平表面，此时通过在N型粗化层上沉积与N型粗化层材料及组分均相同的N型粗化缓冲层，使得N型粗化缓冲层可以修复N型粗化层的表面使其平整。
步骤S07，在N型粗化缓冲层上沉积N型欧姆接触层。
其中，在本发明的一个实施例中，其上述步骤S07具体包括如下步骤：
在N型粗化缓冲层上沉积厚度为80～100nm的N型欧姆接触层，N型欧姆接触层材料为GaAs；
进一步的，在沉积N型欧姆接触层过程中，沉积N型欧姆接触层的沉积压力为50mbar，沉积温度为740～760℃，沉积气体中的TMGa流量为60～100sccm，AsH3流量为300～500sccm，掺杂气体中的Si2H6掺杂浓度为4.0～6.0×E18atoms/cm3。
其中，由于上述步骤S06中在N型粗化层上沉积N型粗化缓冲层，使得N型粗化缓冲层修复了N型粗化层表面由于去除第一衬底及缓冲层时被少量腐蚀而形成的凹凸不平表面，此时在平整的N型粗化缓冲层上继续沉积N型欧姆接触层，使其沉积的N型欧姆接触层晶体质量更好，降低后续的N电极制作时所出现的脱落概率，使得提高所制作的发光二极管的电压稳定性，同时由于在P型电流扩展层上蒸镀复合反射层，其复合反射层可以提高反射率，且其光线会被反射到N型欧姆接触层出光，此时由于通过对N型粗化层及N型粗化缓冲层设置较高Al组分，使得其形成的细微凹凸平面避免了在出光界面处发生全反射，有利于出光，从而提高所制作的发光二极管的发光效率。
综上，本发明上述实施例当中的外延片制备方法，通过在第一衬底上依次沉积缓冲层、N型粗化层、N型电流扩展层、N型限制层、多量子阱层、P型限制层、及P型电流扩展层，而使得先不需要沉积现有中的GaInP截止层和N型欧姆接触层，而是直接沉积N型粗化层，而在后续蒸镀复合反射层和键合第二衬底，并在去除第一衬底及缓冲层后，在所少量腐蚀的N型粗化层上进行继续沉积得到N型粗化缓冲层，然后再在N型粗化缓冲层上沉积得到N型欧姆接触层，使得杜绝了N型欧姆接触层由于腐蚀所造成的损伤，提高了所沉积的N型欧姆接触层的晶体质量，改善后续的N电极制作时容易出现脱落及电压不稳定的问题，使得解决了现有腐蚀GaInP截止层时会对N型欧姆接触层造成腐蚀损伤，导致N型欧姆接触层出现厚度差异及凹凸不平，而后续的N电极制作时容易出现电极脱落，且引起电压不稳定的问题。
实施例二
请参阅图2，所示为本发明第二实施例中的外延片，为了便于说明，仅示出了与本发明实施例相关的部分，本发明实施例提供的外延片基于上述方法实施例进行制备得到，其包括：
第二衬底1，及依次层叠在第二衬底1上的复合反射层2、P型电流扩展层3、P型限制层4、多量子阱层5、N型限制层6、N型电流扩展层7、N型粗化层8、N型粗化缓冲层9、及N型欧姆接触层10；
N型粗化缓冲层9材料及组分与N型粗化层8一致，N型粗化层8及N型粗化缓冲层9材料均为(AlxGa1-x)0.5In0.5P，其中0.5<x<0.8；
N型粗化层8及N型粗化缓冲层9的整体厚度为1000～1200nm。
其中，在本发明的一个实施例中，其第二衬底1可为硅衬底、碳化硅衬底或者金属衬底中的任意一种，具体的，在本实施例中优选采用硅衬底作为第二衬底1，其中第二衬底1的厚度要求大于100um且小于300um。其中由于采用硅衬底的导热系数高于采用GaAs衬底的导热系数，因此通过将第二衬底1设置为硅衬底使得有利于解决所制备的发光二极管的散热问题。另外，由于硅衬底对多量子阱层5发出的光无吸收，因此通过将第二衬底1设置为硅衬底使得可有效提高所制备的发光二极管的外量子效率(External Quantum Efficiency，EQE)。
进一步的，在本发明的一个实施例中，复合反射层2包括介质膜层21及金属反射层22，具体其复合反射层2优选为ODR反射镜，其中金属反射层22层叠设置在第二衬底1上，介质膜层21层叠设置在金属反射层22上。进一步的，介质膜层21的厚度为1000～2000nm，介质膜层21为SiO2、TiO2、Si3N4、MgF2、ITO中的任意一种；金属反射层22的厚度为200～1000nm，金属反射层22为Au、Pt、Ti、Ni、Al、Ag、AuGeNi及AuGe中的任意一种或多种组合。其中，在本发明的优选实施例中，介质膜层21优选为SiO2，其介质膜层21厚度优选为1500nm；金属反射层22优选为Au，其金属反射层22厚度优选为500nm。其中复合反射层2中通过介质膜层21和金属反射层22两种不同折射率材料形成较大的折射率差，使得可增强全反射，从N型粗化层出光，提高发光效率。
进一步的，在本发明的一个实施例中，P型电流扩展层3材料为GaP，厚度为1000～1500nm，其中P型电流扩展层3为利用CP2Mg作为P型掺杂剂所沉积生长成的掺有Mg元素的P型GaP层，其中，在本发明的优选实施例中，P型电流扩展层3厚度优选为1300nm，CP2Mg的掺杂浓度优选为4.0×E18atoms/cm3。其中P型电流扩展层3可增强电流扩展能力，提高ESD和降低电压。
进一步的，在本发明的一个实施例中，P型限制层4材料为AlInP，厚度为350～400nm，其中P型限制层4为利用CP2Mg作为P型掺杂剂所沉积生长成的掺有Mg元素的P型AlInP层，其中，在本发明的优选实施例中，P型限制层4厚度优选为380nm，CP2Mg的掺杂浓度优选为1.2×E18 atoms/cm3。其中P型限制层4为发光区复合提供空穴。
进一步的，在本发明的一个实施例中，多量子阱层5包括交替层叠沉积n次的量子阱层51和量子垒层52，具体的，其量子垒层52先排布在P型限制层4上，量子阱层51再排布在量子垒层52上，然后周期性的交替排布量子垒层52和量子阱层51，使得最终组合成多量子阱层5。具体的，量子垒层52和量子阱层51交替层叠沉积的周期n取值范围为：10<n<20，在本发明的优选实施例中，交替层叠沉积量子阱层51和量子垒层52的次数n优选为15。进一步的，量子阱层51和量子垒层52为不同Al组分的两种AlGaInP材料，其中量子阱层中的Al组分为0.05～0.2，量子垒层中的Al组分为0.5～0.7，多量子阱层5的厚度为160～220nm，其中每一量子阱层51的厚度为5～5.5nm，每一量子垒层52的厚度为6～6.5nm。其中该多量子阱层5中电子和空穴复合发光，其作为发光区。
进一步的，在本发明的一个实施例中，N型限制层6材料为AlInP，厚度为300～350nm，其中N型限制层6为利用Si2H6作为N型掺杂剂所沉积生长成的掺有Si元素的N型AlInP层，其中，在本发明的优选实施例中，N型限制层6厚度优选为320nm，Si2H6的掺杂浓度优选为1.2×E18 atoms/cm3。其中N型限制层6为发光区复合提供电子。
进一步的，在本发明的一个实施例中，N型电流扩展层7材料为(AlyGa1-y)0.5In0.5P，厚度为1500～2500nm，其中0.3<y<0.5；其中N型限制层6为利用Si2H6作为N型掺杂剂所沉积生长成的掺有Si元素的N型(AlyGa1-y)0.5In0.5P层，其中在本发明的优选实施例中，y优选设置为0.4，也即N型电流扩展层7材料为(Al0.4Ga0.6)0.5In0.5P。进一步的，在本发明的优选实施例中，N型电流扩展层7厚度优选为2000nm，Si2H6的杂浓度优选为1.2×E18 atoms/cm3。其中N型电流扩展层7可增强电流扩展能力，提高ESD和降低电压。
进一步的，在本发明的一个实施例中，N型粗化缓冲层9材料及组分与N型粗化层8一致，N型粗化层8及N型粗化缓冲层9材料均为(AlxGa1-x)0.5In0.5P，其中0.5<x<0.8；其中N型粗化层8及N型粗化缓冲层9的整体厚度为1000～1200nm，具体的N型粗化层8厚度为900～1000m，N型粗化缓冲层9厚度为100～200nm。其中N型限制层6为利用Si2H6作为N型掺杂剂所沉积生长成的掺有Si元素的N型(AlxGa1-x)0.5In0.5P层，其中在本发明的优选实施例中，x优选设置为0.6，也即N型粗化层8及N型粗化缓冲层9材料为(Al0.4Ga0.6)0.5In0.5P。此时通过将Al(铝)组分设置为较高组分，使得其Al组分越高时其表面颗粒越小，表面的孔洞距离较近，孔洞的数量较多，从而其N型粗化层8及N型粗化缓冲层9上形成凹凸不平的表面使得降低全反射而有利于出光，提高光提取效率，而又未设置过高的Al组分使得避免产生禁带宽度宽导致电压上升的问题。同时由于N型粗化缓冲层9的设置，使得N型粗化缓冲层9可以修复N型粗化层8的表面使其平整。
进一步的，在本发明的一个实施例中，N型欧姆接触层10材料为GaAs，厚度为80～100nm，其中N型欧姆接触层10为利用Si2H6作为N型掺杂剂所沉积生长成的掺有Si元素的N型GaAs层。其中由于N型粗化缓冲层9的平整表面使得沉积N型欧姆接触层10时，其N型欧姆接触层10晶体质量更好，降低后续N电极制作时所出现的脱落概率，使得提高所制作的发光二极管的电压稳定性，同时由于在P型电流扩展层上蒸镀复合反射层2，其复合反射层2可以提高反射率，且其光线会被反射到N型欧姆接触层10出光，此时由于通过对N型粗化层8及N型粗化缓冲层9设置较高Al组分，使得其形成的细微凹凸平面避免了在出光界面处发生全反射，有利于出光，从而提高所制作的发光二极管的发光效率。
本发明上述实施例当中的外延片，在制作过程中由于先不需要沉积现有中的GaInP截止层和N型欧姆接触层，而是直接沉积N型粗化层，而在后续蒸镀复合反射层和键合第二衬底，并在去除第一衬底及缓冲层后，在所少量腐蚀的N型粗化层上进行继续沉积得到N型粗化缓冲层，然后再在N型粗化缓冲层上沉积得到N型欧姆接触层，使得杜绝了N型欧姆接触层由于腐蚀所造成的损伤，提高了所沉积的N型欧姆接触层的晶体质量，改善后续的N电极制作时容易出现脱落及电压不稳定的问题，使得解决了现有腐蚀GaInP截止层时会对N型欧姆接触层造成腐蚀损伤，导致N型欧姆接触层出现厚度差异及凹凸不平，而后续的N电极制作时容易出现电极脱落，且引起电压不稳定的问题。
实施例三
本发明另一方面还提供一种发光二极管，本发明第三实施例中的发光二极管依照前述方法实施例中的制备方法进行制作得到，并通过将第二实施例中的所制备得到的外延片经过正常芯片制作工艺制作出N电极、P电极等使其实现发光二极管的正常芯片功能。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种外延片制备方法，其特征在于，所述方法包括：
提供第一衬底；
在所提供的所述第一衬底上依次沉积缓冲层、N型粗化层、N型电流扩展层、N型限制层、多量子阱层、P型限制层、及P型电流扩展层；
在所述P型电流扩展层上蒸镀复合反射层；
在所述复合反射层上键合第二衬底；
去除所述第一衬底及所述缓冲层至露出所述N型粗化层；
在所露出的所述N型粗化层上沉积与所述N型粗化层材料及组分相同的N型粗化缓冲层；
在所述N型粗化缓冲层上沉积N型欧姆接触层。
2.根据权利要求1所述的外延片制备方法，其特征在于，所述在所提供的所述第一衬底上依次沉积缓冲层、N型粗化层、N型电流扩展层、N型限制层、多量子阱层、P型限制层、及P型电流扩展层的步骤包括：
在所述第一衬底上沉积厚度为100～300nm的缓冲层，所述缓冲层材料为GaAs；
在所述缓冲层上沉积厚度为900～1000nm的N型粗化层，所述N型粗化层材料为(AlxGa1-x)0.5In0.5P，其中0.5<x<0.8；
在所述N型粗化层上沉积厚度为1500～2500nm的N型电流扩展层，所述N型电流扩展层材料为(AlyGa1-y)0.5In0.5P，其中0.3<y<0.5；
在所述N型电流扩展层上沉积厚度为300～350nm的N型限制层，所述N型限制层材料为AlInP；
在所述N型限制层上沉积厚度为160～220nm的多量子阱层，所述多量子阱层包括交替层叠沉积n次的量子阱层和量子垒层，其中10<n<20，所述量子阱层和所述量子垒层为不同Al组分的两种AlGaInP材料，其中所述量子阱层中的Al组分为0.05～0.2，所述量子垒层中的Al组分为0.5～0.7；
在所述多量子阱层上沉积厚度为350～400nm的P型限制层，所述P型限制层材料为AlInP；
在所述P型限制层上沉积厚度为1000～1500nm的P型电流扩展层，所述P型电流扩展层材料为GaP。
3.根据权利要求2所述的外延片制备方法，其特征在于，沉积所述缓冲层的沉积压力为50mbar，沉积温度为650～700℃，沉积气体中的TMGa流量为60～100sccm，AsH3流量为300～500sccm，掺杂气体中的Si2H6掺杂浓度为4.0～8.0×E18atoms/cm3；
沉积所述N型粗化层的沉积压力为50mbar，沉积温度为740～760℃，沉积气体中的TMAl流量为100～120sccm，TMGa流量为6～10sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的Si2H6掺杂浓度为1.0～1.5×E18atoms/cm3；
沉积所述N型电流扩展层的沉积压力50mbar，沉积温度为710～730℃，沉积气体中的TMAl流量为50～70sccm，TMGa流量为16～20sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的Si2H6掺杂浓度为1.0～1.5×E18atoms/cm3；
沉积所述N型限制层的沉积压力50mbar，沉积温度为710～730℃，沉积气体中的TMAl流量为170～190sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的Si2H6掺杂浓度为1.0～1.5×E18atoms/cm3；
沉积所述多量子阱层的沉积压力50mbar，沉积温度为710～730℃，其中沉积每一量子阱层的厚度为5～5.5nm，沉积量子阱层的沉积气体中的TMAl流量为10～20sccm，TMGa流量为15～25sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm；其中沉积每一量子垒层的厚度为6～6.5nm，沉积量子垒层的沉积气体中的TMAl流量为110～130sccm，TMGa流量为5～15sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm；
沉积所述P型限制层的沉积压力50mbar，沉积温度为710～730℃，沉积气体中的TMAl流量为170～190sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的CP2Mg掺杂浓度为1.0～1.5×E18atoms/cm3；
沉积所述P型电流扩展层的沉积压力50mbar，沉积温度为740～760℃，沉积气体中的TMGa流量为300～400sccm，PH3流量为400～600sccm，掺杂气体中的CP2Mg掺杂浓度为3.0～5.0×E18atoms/cm3。
4.根据权利要求1所述的外延片制备方法，其特征在于，所述在所述P型电流扩展层上蒸镀复合反射层的步骤包括：
在所述P型电流扩展层上沉积厚度为1000～2000nm的介质膜层，所述介质膜层为SiO2、TiO2、Si3N4、MgF2、ITO中的任意一种；
在所述介质膜层上沉积厚度为200～1000nm的金属反射层，所述金属反射层为Au、Pt、Ti、Ni、Al、Ag、AuGeNi及AuGe中的任意一种或多种组合。
5.根据权利要求1所述的外延片制备方法，其特征在于，所述在所露出的所述N型粗化层上沉积与所述N型粗化层材料及组分相同的N型粗化缓冲层的步骤包括：
在所述N型粗化层上沉积与所述N型粗化层材料及组分相同且厚度为100～200nm的N型粗化缓冲层，所述N型粗化缓冲层材料为(AlxGa1-x)0.5In0.5P，其中0.5<x<0.8；
其中，沉积所述N型粗化缓冲层的沉积压力为50mbar，沉积温度为740～760℃，沉积气体中的TMAl流量为100～120sccm，TMGa流量为6～10sccm，TMIn流量为900～1100sccm，PH3流量为900～1100sccm，掺杂气体中的Si2H6掺杂浓度为1.0～1.5×E18atoms/cm3。
6.根据权利要求1所述的外延片制备方法，其特征在于，所述在所述N型粗化缓冲层上沉积N型欧姆接触层的步骤包括：
在所述N型粗化缓冲层上沉积厚度为80～100nm的N型欧姆接触层，所述N型欧姆接触层材料为GaAs；
其中，沉积所述N型欧姆接触层的沉积压力为50mbar，沉积温度为740～760℃，沉积气体中的TMGa流量为60～100sccm，AsH3流量为300～500sccm，掺杂气体中的Si2H6掺杂浓度为4.0～6.0×E18atoms/cm3。
7.一种外延片，其特征在于，包括：
第二衬底，及依次层叠在所述第二衬底上的复合反射层、P型电流扩展层、P型限制层、多量子阱层、N型限制层、N型电流扩展层、N型粗化层、N型粗化缓冲层、及N型欧姆接触层；
所述N型粗化缓冲层材料及组分与所述N型粗化层一致，所述N型粗化层及所述N型粗化缓冲层材料均为(AlxGa1-x)0.5In0.5P，其中0.5<x<0.8；
所述N型粗化层及所述N型粗化缓冲层的整体厚度为1000～1200nm。
8.根据权利要求7所述的外延片，其特征在于，所述复合反射层包括介质膜层及金属反射层；
所述介质膜层的厚度为1000～2000nm，所述介质膜层为SiO2、TiO2、Si3N4、MgF2、ITO中的任意一种；
所述金属反射层的厚度为200～1000nm，所述金属反射层为Au、Pt、Ti、Ni、Al、Ag、AuGeNi及AuGe中的任意一种或多种组合。
9.根据权利要求7所述的外延片，其特征在于，所述P型电流扩展层材料为GaP，厚度为1000～1500nm；
所述P型限制层材料为AlInP，厚度为350～400nm；
所述多量子阱层包括交替层叠沉积n次的量子阱层和量子垒层，其中10<n<20，所述量子阱层和所述量子垒层为不同Al组分的两种AlGaInP材料，其中所述量子阱层中的Al组分为0.05～0.2，所述量子垒层中的Al组分为0.5～0.7，所述多量子阱层的厚度为160～220nm，每一所述量子阱层的厚度为5～5.5nm，每一所述量子垒层的厚度为6～6.5nm；
所述N型限制层材料为AlInP，厚度为300～350nm；
所述N型电流扩展层材料为(AlyGa1-y)0.5In0.5P，厚度为1500～2500nm，其中0.3<y<0.5；
所述N型欧姆接触层材料为GaAs，厚度为80～100nm。
10.一种发光二极管，其特征在于，包括如权利要求7-9任一项所述的外延片。
CN202210357112.7A 2022-04-06 2022-04-06 一种外延片制备方法、外延片及发光二极管 Pending CN114784153A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210357112.7A CN114784153A (zh) 2022-04-06 2022-04-06 一种外延片制备方法、外延片及发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210357112.7A CN114784153A (zh) 2022-04-06 2022-04-06 一种外延片制备方法、外延片及发光二极管

Publications (1)

Publication Number Publication Date
CN114784153A true CN114784153A (zh) 2022-07-22

Family

ID=82427356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210357112.7A Pending CN114784153A (zh) 2022-04-06 2022-04-06 一种外延片制备方法、外延片及发光二极管

Country Status (1)

Country Link
CN (1) CN114784153A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975708A (zh) * 2022-08-02 2022-08-30 江西兆驰半导体有限公司 一种正装红黄光led芯片及其制备方法
CN116525733A (zh) * 2023-06-30 2023-08-01 江西兆驰半导体有限公司 一种反极性发光二极管外延片、制备方法及led
CN117219715A (zh) * 2023-11-08 2023-12-12 华引芯（武汉）科技有限公司 一种MicroLED矩阵光源的制备方法及MicroLED矩阵光源

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975708A (zh) * 2022-08-02 2022-08-30 江西兆驰半导体有限公司 一种正装红黄光led芯片及其制备方法
CN116525733A (zh) * 2023-06-30 2023-08-01 江西兆驰半导体有限公司 一种反极性发光二极管外延片、制备方法及led
CN116525733B (zh) * 2023-06-30 2023-08-29 江西兆驰半导体有限公司 一种反极性发光二极管外延片、制备方法及led
CN117219715A (zh) * 2023-11-08 2023-12-12 华引芯（武汉）科技有限公司 一种MicroLED矩阵光源的制备方法及MicroLED矩阵光源
CN117219715B (zh) * 2023-11-08 2024-03-01 华引芯（武汉）科技有限公司 一种MicroLED矩阵光源的制备方法及MicroLED矩阵光源

Similar Documents

Publication Publication Date Title
US7504667B2 (en) Light emitting diode having surface containing flat portion and plurality of bores
CN114784153A (zh) 一种外延片制备方法、外延片及发光二极管
US8497518B2 (en) Light emitting diode
CN101276863B (zh) 发光二极管及其制造方法
JP5169012B2 (ja) 半導体発光素子
CN111628058A (zh) AlGaInP基发光二极管芯片及其制造方法
US20070284590A1 (en) Light Emitting Element And Manufacturing Method Thereof
US7723731B2 (en) Semiconductor light emitting device
CN102208508B (zh) 一种发光二极管结构及其制造方法
JP2008288248A (ja) 半導体発光素子
JP2011009524A (ja) 発光素子及び発光素子の製造方法
JP7432024B2 (ja) 赤外線発光ダイオード
JP4831107B2 (ja) 半導体発光素子
WO2009147822A1 (ja) 発光素子
JP4140007B2 (ja) 発光素子及び発光素子の製造方法
JP2009277898A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2012129298A (ja) 半導体発光素子及びその製造方法
CN111180561B (zh) AlGaInP基发光二极管芯片及其制作方法
CN113903844A (zh) 倒装红光二极管芯片及其制备方法
JP2011176001A (ja) 発光素子及び発光素子の製造方法
CN113299806A (zh) 基于平面衬底的倒装rcled芯片及其制备方法
JP2010199381A (ja) 半導体発光装置の製造方法及び半導体発光装置
JP5416363B2 (ja) 半導体発光素子及びその製造方法
CN104681678A (zh) 一种双反射镜结构的发光二极管及其制造方法
WO2016056171A1 (ja) 半導体発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination