CN114709199A - 继电器反压抑制模块封装结构、封装方法及续流电路 - Google Patents

继电器反压抑制模块封装结构、封装方法及续流电路 Download PDF

Info

Publication number
CN114709199A
CN114709199A CN202210632568.XA CN202210632568A CN114709199A CN 114709199 A CN114709199 A CN 114709199A CN 202210632568 A CN202210632568 A CN 202210632568A CN 114709199 A CN114709199 A CN 114709199A
Authority
CN
China
Prior art keywords
module
relay
chip
follow current
pressure suppression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210632568.XA
Other languages
English (en)
Other versions
CN114709199B (zh
Inventor
张儒光
周康平
唐家安
聂德福
郑汉东
农金燕
潘海生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Churod Electronics Co ltd
Original Assignee
Churod Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Churod Electronics Co ltd filed Critical Churod Electronics Co ltd
Priority to CN202210632568.XA priority Critical patent/CN114709199B/zh
Publication of CN114709199A publication Critical patent/CN114709199A/zh
Application granted granted Critical
Publication of CN114709199B publication Critical patent/CN114709199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H47/00—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
    • H01H47/002—Monitoring or fail-safe circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H47/00—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
    • H01H47/02—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current for modifying the operation of the relay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本发明公开了一种继电器反压抑制模块封装结构、继电器反压抑制模块的封装方法及续流电路，涉及电气设备控制技术领域，继电器反压抑制模块封装结构包括连接组件、芯片组件和塑封部；连接组件包括两个连接片，两个连接片的安装位相向且间隔设置；芯片组件包括续流模块，续流模块设置于两个安装位之间；续流模块包括相互电性连接的二极管子模块及齐纳管子模块；塑封部塑封连接组件和芯片组件，两个连接片远离安装位的一端自塑封部延伸出以形成两个引脚，对应连接在继电器线圈的两端。本发明具有二极管和齐纳管的双重特性，实现了继电器关断特性与驱动电路的保护之间的平衡。

Description

继电器反压抑制模块封装结构、封装方法及续流电路
技术领域
本发明涉及电气设备控制技术领域，尤其涉及一种继电器反压抑制模块封装结构、继电器反压抑制模块的封装方法及续流电路。
背景技术
继电器在关断时，由于线圈的电流快速减少，感性线圈两侧会感生200V-1000V的反向电动势，该反向电压对于继电器驱动电路的电子元器件是有害的，因此需要配置相应的续流电路用作过压钳位保护。
目前，大多数电路都采用续流二极管器件的续流电路，利用二极管在导通时电压不超过0.7V特性，具有钳位线圈反向电压最高至2V的优异性能，能够为驱动电路提供稳定可靠的反压保护。然而二极管续流回路对于继电器关断特性影响较大，这是因为二极管通电后，其导通电阻非常小，线圈能量吸收缓慢，继电器触点长时间具有吸合力，使得继电器触点的关断时间与无续流回路时相比增加了5-10倍。
发明内容
本发明的主要目的在于提供一种继电器反压抑制模块封装结构、继电器反压抑制模块的封装方法及续流电路，旨在解决现有续流电路对继电器关断特性影响较大的问题，缩短继电器关断时间。
为了实现上述目的，本发明提供一种继电器反压抑制模块封装结构，包括：
连接组件，所述连接组件包括两个连接片，两个所述连接片的安装位相向且间隔设置；
芯片组件，所述芯片组件包括续流模块，所述续流模块设置于两个所述安装位之间；所述续流模块包括相互电性连接的二极管子模块及齐纳管子模块；
塑封部，所述塑封部塑封所述连接组件和所述芯片组件，各所述连接片远离所述安装位的一端自所述塑封部延伸出以形成引脚。
可选地，所述二极管子模块为二极管芯片，所述齐纳管子模块为齐纳二极管芯片。
可选地，所述芯片组件还包括第一焊片、第二焊片和第三焊片；所述二极管芯片与所述齐纳二极管芯片之间通过所述第一焊片连接，所述二极管芯片与其中一个所述连接片的安装位之间通过所述第二焊片连接，所述齐纳二极管芯片与另一个所述连接片的安装位之间通过所述第三焊片连接。
可选地，所述二极管芯片与所述齐纳二极管芯片层叠设置。
可选地，所述二极管子模块及所述齐纳管子模块集成至反压抑制芯片；所述芯片组件还包括两个第四焊片，所述反压抑制芯片的两侧分别通过两个所述第四焊片与两个所述连接片的安装位连接。
可选地，所述塑封部为环氧树脂件。
此外，为实现上述目的，本发明还提供一种继电器反压抑制模块的封装方法，用于封装如上所述的继电器反压抑制模块封装结构，所述继电器反压抑制模块的封装方法包括以下步骤：
将所述二极管子模块与所述齐纳管子模块相互电性连接以形成续流模块；
将所述续流模块固定于两个所述连接片的安装位之间；
对固定后的所述芯片组件及所述连接组件进行塑封，形成所述塑封部；并将所述连接片远离所述安装位的一端自所述塑封部延伸出以形成引脚。
可选地，所述二极管子模块为二极管芯片，所述齐纳管子模块为齐纳二极管芯片；所述将所述二极管子模块与所述齐纳管子模块相互电性连接以形成续流模块的步骤包括：
通过第一焊片将所述二极管芯片和所述齐纳二极管芯片层叠连接，形成续流模块。
可选地，所述将所述续流模块固定于两个所述连接片的安装位之间的步骤包括：
通过第二焊片将所述二极管芯片与其中一个所述安装位相连接；
通过第三焊片将所述齐纳二极管芯片与另一个所述安装位相连接。
此外，为实现上述目的，本发明还提供一种续流电路，包括继电器和继电器反压抑制模块封装结构，所述继电器反压抑制模块封装结构的两个所述引脚与所述继电器的线圈的两端对应连接；
所述继电器反压抑制模块封装结构用于在所述继电器的线圈下电时，对所述继电器的线圈的感生电动势进行钳位，所述继电器反压抑制模块封装结构被配置为如上所述的继电器反压抑制模块封装结构。
本发明提供一种继电器反压抑制模块封装结构、继电器反压抑制模块的封装方法及续流电路，继电器反压抑制模块封装结构包括连接组件、芯片组件和塑封部；连接组件包括两个连接片，两个连接片的安装位相向且间隔设置；芯片组件包括续流模块，续流模块设置于两个安装位之间；续流模块包括相互电性连接的二极管子模块及齐纳管子模块；塑封部塑封连接组件和芯片组件，两个连接片远离安装位的一端自塑封部延伸出以形成两个引脚，对应连接在继电器线圈的两端。由此该继电器反压抑制模块封装结构分别具有二极管和齐纳管的特性，齐纳管在导通时阻抗较大，可以快速吸收与其连接的继电器线圈的能量，使得继电器触点的关断时间较小。而且该继电器反压抑制模块封装结构的尺寸不大于普通二极管芯片的封装，即使在现有的PCB板上做改进也只要在原二极管芯片的位置上做替换即可，便于对使用二极管器件的续流电路的更新和改进。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明继电器反压抑制模块封装结构一实施例的结构示意图；
图2为现有技术续流电路的电路结构示意图；
图3为本发明继电器反压抑制模块封装结构另一实施例的结构示意图；
图4为本发明继电器反压抑制模块的封装方法一实施例的流程示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
附图标号说明：
标号 名称 标号 名称
100 连接片 203 第一焊片
200 芯片组件 204 第二焊片
300 塑封部 205 第三焊片
201 二极管芯片 206 反压抑制芯片
202 齐纳二极管芯片 207 第四焊片
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提供一种继电器反压抑制模块封装结构，参照图1，在一实施例中，该继电器反压抑制模块封装结构包括：
连接组件，所述连接组件包括两个连接片100，两个所述连接片100的安装位相向且间隔设置；
芯片组件，所述芯片组件包括续流模块200，所述续流模块200设置于两个所述安装位之间；所述续流模块200包括相互电性连接的二极管子模块及齐纳管子模块；
塑封部300，所述塑封部300塑封所述连接组件和所述芯片组件，各所述连接片100远离所述安装位的一端自所述塑封部300延伸出以形成引脚。
上述续流模块200包括相互电性连接的二极管子模块及齐纳管子模块，即续流模块200兼具金属与半导体的表面势磊结构的普通二极管特性及齐纳二极管特性。续流模块200用于设置在继电器线圈的两端，因此具有与其两端对应连接的正极接点和负极接点，两连接片100的的一端相对续流模块200的一侧为安装位，分别用于通过焊锡连接并固定续流模块200的正极接点和负极接点；100伸出塑封部300的一端形成对应的引脚，两个引脚的位置可以如图1所示，分别位于塑封部300的两侧；还可以设置在塑封部300的同一侧，引脚用于通过印制电路板上的导线与其他器件相连接。
若通过导线连接续流模块200的正极接点、负极接点与两个引脚，那么在封装过程中，粘结及锡焊回流过程通常会使续流模块200容易产生错动，移动容易造成导线之间短路，影响电路的性能。连接片100能够容易与续流模块200相连接，连接片100位置固定且性能稳定，并且连接片100的安装及分割方便，简化了工艺流程，降低了生产成本。
塑封部300为灌装继电器反压抑制模块封装结构形成的塑封层，它起着安装、固定、密封、保护续流模块200及增强电热性能等方面的作用，可以采用环氧树脂件，具有良好的黏结性、耐水性、耐热性等特点。继电器反压抑制模块封装结构的封装形式优选为SMB或SMC封装，也可以采用其它类型的表面贴装技术或者插装的封装技术。
在现有技术中，传统的线圈续流回路主要以分立式器件或其电路构成，参照图2（虚线表示多个电路）主要有下几种：单独采用续流用二极管D、单独采用电阻R、单独采用电容C或三种器件的组合电路，如续流二极管D结合电阻R、电容C；电阻R并联电容C等方式。
传统采用续流二极管器件D的续流电路，利用二极管在导通时电压不超过0.7V特性，具有钳位线圈反向电压最高至2V的优异性能，可以有效保护继电器驱动电路中的半导体开关管，然而继电器触点的关断时间与无续流回路时相比，增加了5-10倍，关断延时较长。
传统采用电阻R或者电容器件C的续流电路，利用感性线圈与电阻或电容形成RLC的阻尼振荡电路，电路限制反向电压能力从10V-100V。续流电路具有一定的成本优势，但是在变化的电压下，其钳位反压时稳压能力弱，需要使用高耐压、高成本的半导体开关管驱动继电器线圈，在关断特性上，与无续流回路时相比关断时间增加3-6倍。阻容续流方式参数调试复杂，选择不当时，出现欠阻尼的振荡状态，增加触点的关断回跳次数。
传统的稳压二极管及单向TVS（Transient Voltage Suppressor，瞬态二极管）瞬态抑制器件也可以用于过电压钳位保护，由于其双向导电性，无法应用于继电器反向电压的保护。双向TVS具有正反双向保护电压，但正向钳位保护电压限制了继电器线圈的应用电压范围，仅在线圈电压稳定的状态下，可使用实现续流保护，TVS成本较高，无法广泛使用。
电阻电容续流的方式偏于关断特性的一定的提升并兼顾一定的反压保护，其双向导电性使继电器驱动工作时，会增加一定的工作功耗，同时其稳压能力弱，电压变化范围较大时工作，需要选用高成本高耐压的驱动用开关器件，避免线圈反压超过开关器件耐压造成驱动电路可靠性降低。
而继电器在关断时，触点上的负载电流会引起拉弧，关断时间变长时造成触点拉弧烧蚀时间大大增加，在50Hz交流工频负载下，当关断时间大于10ms（半个周波）后，由于线圈已处于无激励不稳定的状态，而触点均通过一次或者多次峰值电流，以高峰值电流或高峰值电压断开的几率大大增加。上述关断时间增加及触点回跳增加的情况均可使继电器拉弧加剧，烧蚀触点，使继电器寿命大大减少。
现有续流电路或续流器件不能很好的实现电压钳位保护与继电器关断特性平衡，出现两种极端现象：一种钳位电压低但关断时间变长，另一种关断时间变短但反压钳位保护不精准，增加功耗，调试复杂，成本高等。上述两种结果最终都会引起触点烧蚀等寿命减少的现象。为提高继电器应用中的可靠性，大多数继电器用户在设计电路选用继电器时，采用触点容量冗余设计方法，选用实际负载电流几倍于负载能力的继电器，来规避或者忽略续流回路对继电器关断特性造成的影响，极大地增加了成本。
本实施例中的继电器反压抑制模块封装结构可以配置在继电器或接触器线圈两端，其结构与稳压管和TVS等内部芯片结构和类型完全不同，在继电器线圈加正向电压工作时器件不导电，不增加工作功耗，仅在线圈关断后形成反向电压时，器件反向导通实现续流，从而实现钳位在预定的精准电压下，以保护继电器驱动电路部分的半导体开关管不被击穿；同时该继电器反压抑制模块封装结构并联应用在续流时，引起继电器关断时间变化仅为无续流回路时的2倍左右，实现了电压钳位保护与继电器关断特性平衡。与传统的二极管、阻容等方式相比，可以使得继电器续流回路特性最佳，实现最优性价比。
具体的，某继电器线圈采用不同继电器反压抑制模块封装结构的对比测试结果可以参照表1：
无续流 二极管 电阻1.5kΩ 本实施例器件 TVS
关断时间 1.10ms 最小 6.32ms 5.8倍 2.61ms 2.3倍 1.71ms 1.55倍 1.65ms 1.5倍
反向钳位 378V （200-400V随机） 1.64V （恒定） 62.40V （随电源电压变化） 22.4V （恒定） 32.4V （恒定）
线圈自激正压（欠阻尼） 142V 无 30.2V 无 22.80V
正向功率 无 无 有，会增加驱动功率 无 高于设定值时烧毁
经济性 …… 较低 较低，配备驱动用高压开关成本高 低 较高
集成难度 …… SMB封装，小体积，易集成 5*1206封装 体积大，多器件，不易集成 SMB封装，小体积 ，易集成 SMC封装，体积大，不易集成
表1
该继电器反压抑制模块封装结构通过半导体封装技术形成SMD及或DIP封装的电子元器件，使用成本远低于TVS器件，与二极管相比，成本处于同一水平略高；在使用时，设计PCB的过程中，与普通的SMB、SMC封装或TO插装系列二极管的封装尺寸完全相同，可以采用相同的成熟的表面贴装技术（SMT）进行焊接，以实现传统的采用普通二极管的续流电路的pin to pin替代。
在某额定为12V的某型号的电磁继电器上，其限制反压最高为24V。通过多款多个型号的继电器电路使用后，实现的效果及趋势同表1。
本实施例中，继电器反压抑制模块封装结构包括连接组件、芯片组件和塑封部；连接组件包括两个连接片100，两个连接片100的安装位相向且间隔设置；芯片组件包括续流模块200，续流模块200设置于两个安装位之间；续流模块200包括相互电性连接的二极管子模块及齐纳管子模块；塑封部300塑封连接组件和芯片组件，两个连接片100远离安装位的一端自塑封部300延伸出以形成两个引脚，对应连接在继电器线圈的两端。由此该继电器反压抑制模块封装结构分别具有二极管和齐纳管的特性，齐纳管在导通时阻抗较大，可以快速吸收与其连接的继电器线圈的能量，使得继电器触点的关断时间较小。而且该继电器反压抑制模块封装结构的集成度高、尺寸不大于普通二极管芯片的封装，即使在现有的PCB板上做改进也只要在原二极管芯片的位置上做替换即可，便于对使用二极管器件的续流电路的更新和改进。
在一实施例中，所述二极管子模块为二极管芯片，所述齐纳管子模块为齐纳二极管芯片。
本实施例中，金属与半导体的表面势磊结构的二极管芯片的通态电流应满足继电器线圈的电流范围，齐纳二极管芯片的稳压值额定功率也需满足继电器应用需求。
进一步地，所述二极管芯片与所述齐纳二极管芯片可以层叠设置，层叠时，二极管芯片与齐纳二极管芯片哪一个处于上层哪一个处于下层可以结合实际情况进行设置，不需要限定。
进一步地，所述芯片组件还包括第一焊片、第二焊片和第三焊片；所述二极管芯片与所述齐纳二极管芯片之间通过所述第一焊片连接，所述二极管芯片与其中一个所述连接片的安装位之间通过所述第二焊片连接，所述齐纳二极管芯片与另一个所述连接片的安装位之间通过所述第三焊片连接。
再次参照图1，以上层芯片为二极管芯片201、下层芯片为齐纳二极管芯片202为例，位于最下层的连接片100为下连接片，位于上层的连接片100为上连接片。二极管芯片201与齐纳二极管芯片202之间采用第一焊片203焊接，实现连接；二极管芯片201与上连接片之间采用第二焊片204焊接后实现连接；齐纳二极管芯片202与下连接片之间采用第三焊片205焊接后实现连接。可以理解的，各所述焊片均为金属焊片，各部分结构在相应的石墨板中焊接，上连接片与下连接片需要制备相应结构的框架。
此时，上连接片伸出的引脚为该继电器反压抑制模块封装结构的阳极，用于与线圈的负极连接；下连接片伸出的引脚为阴极，用于与线圈的正极，即电源正极连接。若上层芯片为齐纳二极管芯片、下层芯片为二极管芯片，则上连接片伸出的引脚用于与电源正极连接、下连接片伸出的阴极用于与线圈的负极连接。
还需要说明的是，所述二极管芯片与所述齐纳二极管芯片也可以并列设置，但是并列设置会存在连接可靠性低且成本更高的问题。
由此通过采用多层芯片堆叠技术将二极管芯片和齐纳二极管芯片焊接形成芯片组，并与两连接片100固定连接，可以减小该结构所占用PCB板的体积，并且与现有二极管芯片占用的体积一致，更便于直接替换。
参照图3，在一实施例中，所述二极管子模块及所述齐纳管子模块集成至反压抑制芯片206；所述芯片组件200还包括两个第四焊片207，所述反压抑制芯片206的两侧分别通过两个所述第四焊片207与两个所述连接片100的安装位连接。
本实施例中，反压抑制芯片206的两极为所述续流模块200的正负极接点，通过两个第四焊片207分别与反压抑制芯片206的两极进行焊接，形成具有单芯片的芯片组件200。通过将二极管子模块的PN结结构和齐纳管子模块的金属与半导结构两者通过开发集成于一颗半导体芯片上，大大的增加了所述芯片组件200的集成度，从而增加了该继电器反压抑制模块封装结构的稳定性，同时缩小了体积。
基于上述硬件结构，该继电器反压抑制模块封装结构可以替代传统的二极管或者其它续流电路，应用在继电器或接触器内部集成的续流用半导体器件或继电器驱动电路的续流电路部分的电子元器件；也可以用于低压小功率直流电机或其它的感性线圈负载的反压抑制保护，使继电器触点快速关断，实现了继电器关断特性与驱动电路的保护之间的平衡。
本发明还提供一种继电器反压抑制模块的封装方法，用于封装上述实施例的继电器反压抑制模块封装结构，在一实施例中，所述继电器反压抑制模块的封装方法包括以下步骤：
步骤S10，将所述二极管子模块与所述齐纳管子模块相互电性连接以形成续流模块；
步骤S20，将所续流模块固定于两个所述连接片的安装位之间；
步骤S30，对固定后的所述芯片组件及所述连接组件进行塑封，形成所述塑封部；并将所述连接片远离所述安装位的一端自所述塑封部延伸出以形成引脚。
本发明的封装方法步骤简单，将所述二极管子模块与所述齐纳管子模块相互电性连接以形成续流模块，续流模块具有正负两极，通过金属焊片将续流模块的两极分别固定在两个所述连接片的安装位之间；再将固定后的芯片组件及连接组件进行塑封，形成塑封部；从而提高了继电器反压抑制模块封装结构的集成度，进一步提高***的稳定性，满足了产品日趋小型化的需求。
在一实施例中，所述二极管子模块为二极管芯片，所述齐纳管子模块为齐纳二极管芯片；所述将所述二极管子模块与所述齐纳管子模块相互电性连接以形成续流模块的步骤包括：
步骤a，通过第一焊片将所述二极管芯片和所述齐纳二极管芯片层叠连接，形成续流模块。
通过将二极管芯片和齐纳二极管芯片进行层叠设置，可以增大该续流模块的稳定性，并缩小体积。
进一步的，所述将所述续流模块固定于两个所述连接片的安装位之间的步骤包括：
步骤b，通过第二焊片将所述二极管芯片与其中一个所述安装位相连接；
步骤c，通过第三焊片将所述齐纳二极管芯片与另一个所述安装位相连接。
与续流模块相连接的两个连接片，对应层叠设置，其中一个为上连接片、一个为下连接片；由于二极管芯片与齐纳二极管芯片层叠时，二极管芯片与齐纳二极管芯片哪一个处于上层哪一个处于下层可以结合实际情况进行设置，因此，具体哪一个芯片连接上连接片，哪一个连接下连接片也需要结合实际情况设置。再次参照图1，以上层芯片为二极管芯片201、下层芯片为齐纳二极管芯片202为例，位于最下层的连接片100为下连接片，位于上层的连接片100为上连接片。二极管芯片201与齐纳二极管芯片202之间采用第一焊片203焊接，实现连接后；通过第二焊片204将二极管芯片201与上连接片的安装位进行焊接实现连接；通过第三焊片205将齐纳二极管芯片202与下连接片的安装位之间进行焊接实现连接；再进行塑封形成塑封部，从而实现对该继电器反压抑制模块的封装，操作简便。
在一实施例中，所述二极管子模块与所述齐纳管子模块还可以分别为具有PN结的二极管结构和金属与半导体的表面势磊结构的齐纳管结构，所述将所述二极管子模块与所述齐纳管子模块相互电性连接以形成续流模块的步骤具体为将二极管结构和金属与齐纳管结构集成在反压抑制芯片中，反压抑制芯片具有正负两极，再通过两个第四焊片分别将反压抑制芯片的两极与两个连接片的安装位分别进行焊接实现连接，再进行塑封形成塑封部，从而实现对该继电器反压抑制模块的封装，集成度更高，稳定性更强。
本发明还提供一种续流电路，该续流电路包括继电器和继电器反压抑制模块封装结构，所述继电器反压抑制模块封装结构的两个所述引脚与所述继电器的线圈的两端对应连接；所述继电器反压抑制模块封装结构用于在所述继电器的线圈下电时，对所述继电器的线圈的感生电动势进行钳位，所述继电器反压抑制模块封装结构可参照上述实施例，在此不再赘述。理所应当地，由于本实施例的续流电路采用了上述继电器反压抑制模块封装结构的技术方案，因此该续流电路具有上述继电器反压抑制模块封装结构所有的有益效果。
以上仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种继电器反压抑制模块封装结构，其特征在于，包括：
连接组件，所述连接组件包括两个连接片，两个所述连接片的安装位相向且间隔设置；
芯片组件，所述芯片组件包括续流模块，所述续流模块设置于两个所述安装位之间；所述续流模块包括相互电性连接的二极管子模块及齐纳管子模块；
塑封部，所述塑封部塑封所述连接组件和所述芯片组件，各所述连接片远离所述安装位的一端自所述塑封部延伸出以形成引脚。
2.如权利要求1所述的继电器反压抑制模块封装结构，其特征在于，所述二极管子模块为二极管芯片，所述齐纳管子模块为齐纳二极管芯片。
3.如权利要求2所述的继电器反压抑制模块封装结构，其特征在于，所述芯片组件还包括第一焊片、第二焊片和第三焊片；所述二极管芯片与所述齐纳二极管芯片之间通过所述第一焊片连接，所述二极管芯片与其中一个所述连接片的安装位之间通过所述第二焊片连接，所述齐纳二极管芯片与另一个所述连接片的安装位之间通过所述第三焊片连接。
4.如权利要求2所述的继电器反压抑制模块封装结构，其特征在于，所述二极管芯片与所述齐纳二极管芯片层叠设置。
5.如权利要求1所述的继电器反压抑制模块封装结构，其特征在于，所述二极管子模块及所述齐纳管子模块集成至反压抑制芯片；所述芯片组件还包括两个第四焊片，所述反压抑制芯片的两侧分别通过两个所述第四焊片与两个所述连接片的安装位连接。
6.如权利要求1所述的继电器反压抑制模块封装结构，其特征在于，所述塑封部为环氧树脂件。
7.一种继电器反压抑制模块的封装方法，其特征在于，用于封装如权利要求1~6中任一项所述的继电器反压抑制模块封装结构，所述继电器反压抑制模块的封装方法包括以下步骤：
将所述二极管子模块与所述齐纳管子模块相互电性连接以形成续流模块；
将所述续流模块固定于两个所述连接片的安装位之间；
对固定后的所述芯片组件及所述连接组件进行塑封，形成所述塑封部；并将所述连接片远离所述安装位的一端自所述塑封部延伸出以形成引脚。
8.如权利要求7所述的继电器反压抑制模块的封装方法，其特征在于，所述二极管子模块为二极管芯片，所述齐纳管子模块为齐纳二极管芯片；所述将所述二极管子模块与所述齐纳管子模块相互电性连接以形成续流模块的步骤包括：
通过第一焊片将所述二极管芯片和所述齐纳二极管芯片层叠连接，形成续流模块。
9.如权利要求8所述的继电器反压抑制模块的封装方法，其特征在于，所述将所述续流模块固定于两个所述连接片的安装位之间的步骤包括：
通过第二焊片将所述二极管芯片与其中一个所述安装位相连接；
通过第三焊片将所述齐纳二极管芯片与另一个所述安装位相连接。
10.一种续流电路，其特征在于，包括继电器和继电器反压抑制模块封装结构，所述继电器反压抑制模块封装结构的两个所述引脚与所述继电器的线圈的两端对应连接；
所述继电器反压抑制模块封装结构用于在所述继电器的线圈下电时，对所述继电器的线圈的感生电动势进行钳位，所述继电器反压抑制模块封装结构被配置为如权利要求1-6中任一项所述的继电器反压抑制模块封装结构。
CN202210632568.XA 2022-06-07 2022-06-07 继电器反压抑制模块封装结构、封装方法及续流电路 Active CN114709199B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210632568.XA CN114709199B (zh) 2022-06-07 2022-06-07 继电器反压抑制模块封装结构、封装方法及续流电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210632568.XA CN114709199B (zh) 2022-06-07 2022-06-07 继电器反压抑制模块封装结构、封装方法及续流电路

Publications (2)

Publication Number Publication Date
CN114709199A true CN114709199A (zh) 2022-07-05
CN114709199B CN114709199B (zh) 2022-11-01

Family

ID=82178077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210632568.XA Active CN114709199B (zh) 2022-06-07 2022-06-07 继电器反压抑制模块封装结构、封装方法及续流电路

Country Status (1)

Country Link
CN (1) CN114709199B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103427409A (zh) * 2013-08-20 2013-12-04 绍兴旭昌科技企业有限公司 一种浪涌保护器
CN204045599U (zh) * 2014-09-04 2014-12-24 山东沂光电子股份有限公司 一种双芯片高反压塑封功率二极管
CN106783783A (zh) * 2017-01-12 2017-05-31 广东百圳君耀电子有限公司 功率型贴片半导体元件
CN206370420U (zh) * 2017-01-12 2017-08-01 广东百圳君耀电子有限公司 功率型贴片半导体元件
CN107293597A (zh) * 2016-04-11 2017-10-24 苏州锝耀电子有限公司 表面贴装整流器件
CN107393822A (zh) * 2017-07-17 2017-11-24 中国振华集团永光电子有限公司（国营第八七三厂） 一种具有瞬态电压抑制和整流功能的玻璃钝化续流二极管的制造方法
CN108461459A (zh) * 2018-04-02 2018-08-28 日照鲁光电子科技有限公司 一种负极对接双向整流二极管及其制造工艺
CN210640241U (zh) * 2019-12-17 2020-05-29 上海维安半导体有限公司 一种模块化封装半导体防浪涌器件
CN211266459U (zh) * 2019-12-10 2020-08-14 恒大新能源技术(深圳)有限公司 保护电路和开关器件控制电路
CN213635977U (zh) * 2020-09-22 2021-07-06 伯恩半导体（深圳）有限公司 一种多芯片叠片的贴片二极管封装结构
CN213635971U (zh) * 2020-09-22 2021-07-06 伯恩半导体（深圳）有限公司 一种带有芯片模组的贴片二极管封装结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103427409A (zh) * 2013-08-20 2013-12-04 绍兴旭昌科技企业有限公司 一种浪涌保护器
CN204045599U (zh) * 2014-09-04 2014-12-24 山东沂光电子股份有限公司 一种双芯片高反压塑封功率二极管
CN107293597A (zh) * 2016-04-11 2017-10-24 苏州锝耀电子有限公司 表面贴装整流器件
CN106783783A (zh) * 2017-01-12 2017-05-31 广东百圳君耀电子有限公司 功率型贴片半导体元件
CN206370420U (zh) * 2017-01-12 2017-08-01 广东百圳君耀电子有限公司 功率型贴片半导体元件
CN107393822A (zh) * 2017-07-17 2017-11-24 中国振华集团永光电子有限公司（国营第八七三厂） 一种具有瞬态电压抑制和整流功能的玻璃钝化续流二极管的制造方法
CN108461459A (zh) * 2018-04-02 2018-08-28 日照鲁光电子科技有限公司 一种负极对接双向整流二极管及其制造工艺
CN211266459U (zh) * 2019-12-10 2020-08-14 恒大新能源技术(深圳)有限公司 保护电路和开关器件控制电路
CN210640241U (zh) * 2019-12-17 2020-05-29 上海维安半导体有限公司 一种模块化封装半导体防浪涌器件
CN213635977U (zh) * 2020-09-22 2021-07-06 伯恩半导体（深圳）有限公司 一种多芯片叠片的贴片二极管封装结构
CN213635971U (zh) * 2020-09-22 2021-07-06 伯恩半导体（深圳）有限公司 一种带有芯片模组的贴片二极管封装结构

Also Published As

Publication number Publication date
CN114709199B (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
JP2692765B2 (ja) ダイオード及びｉｇｂｔとの並列回路とそのモジュール及びそれを用いた電力変換装置
US20140009971A1 (en) Electric power converter
EP2149988A2 (en) Switching device, high power supply system and methods for switching high power
CN202260437U (zh) 低功耗消除浪涌的电路及开关电源
CN114709199B (zh) 继电器反压抑制模块封装结构、封装方法及续流电路
US11539361B2 (en) Semiconductor device signal transmission circuit for drive-control, method of controlling semiconductor device signal transmission circuit for drive-control, semiconductor device, power conversion device, and electric system for railway vehicle
US11631974B2 (en) Snubber circuit and power semiconductor module with snubber circuit
JPH077924A (ja) スナバユニット
CN209641656U (zh) 功率组件以及电动车
CN212413046U (zh) 软关断有源钳位保护电路及电源***
CN104158385A (zh) 门极吸收抑制电路模块
CN210183302U (zh) 百千伏级全固态快速保护高压开关
JP4274406B2 (ja) 自己消弧型素子のスナバ回路
CN209267455U (zh) 非隔离升降压电源电路及非隔离升降压电源模块
CN107592103B (zh) 一种微秒级电子开关装置
CN213661443U (zh) 一种晶闸管的驱动装置
CN109560066A (zh) 一种具有过桥导电层的功率模块
CN214507028U (zh) 一种sic-mosfet驱动保护电路
CN216252528U (zh) 一种可有效提升led驱动电源抗雷击效果的电路
CN109474180A (zh) 非隔离升降压电源电路及电源模块
CN220896670U (zh) 一种dpim功率开关模块
CN109768036A (zh) 一种具有回流导电层的功率模块
CN220753430U (zh) 集成器件、电子电路、电路板和空调器
CN212276245U (zh) 一种四通道驱动集成电路及控制装置
CN213716872U (zh) 一种抗干扰的大功率碳化硅二极管封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Zhang Ruguang

Inventor after: Zhou Kangping

Inventor after: Tang Jiaan

Inventor after: Nie Defu

Inventor after: Zheng Handong

Inventor after: Nong Jinyan

Inventor after: Pan Haisheng

Inventor before: Zhang Ruguang

Inventor before: Zhou Kangping

Inventor before: Tang Jiaan

Inventor before: Nie Defu

Inventor before: Zheng Handong

Inventor before: Nong Jinyan

Inventor before: Pan Haisheng

GR01 Patent grant
GR01 Patent grant