CN213635977U - 一种多芯片叠片的贴片二极管封装结构 - Google Patents
一种多芯片叠片的贴片二极管封装结构 Download PDFInfo
- Publication number
- CN213635977U CN213635977U CN202022098305.4U CN202022098305U CN213635977U CN 213635977 U CN213635977 U CN 213635977U CN 202022098305 U CN202022098305 U CN 202022098305U CN 213635977 U CN213635977 U CN 213635977U
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- copper sheet
- die
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本实用新型公开了一种多芯片叠片的贴片二极管封装结构，包括铜片、芯片模组、与芯片模组连接的引脚、以及包覆铜片、芯片模组和引脚的封胶层，所述芯片模组包括不少于2个叠置的芯片和设置在芯片顶部的跳线，所述芯片和芯片之间以及芯片和跳线之间焊接有焊片，所述芯片模组设置在铜片上表面的中部，引脚位于封胶层内的一端与跳线连接，另一端延伸出封胶层侧部；本实用新型通过将跳线、焊片和芯片预焊成芯片模组，然后将芯片模组、铜片和引脚连接固定后进行封装，使跳线可适应不同芯片数量的叠片，降低了跳线成本，提高了贴片二极管的可靠性。
Description
技术领域
本实用新型涉及一种由多个单个半导体或其他固态器件组成的组装件的技术领域，特别是一种多芯片叠片的贴片二极管封装结构。
背景技术
现国内的二极管芯片经过多年的技术积累，已较为成熟，贴片二极管工艺中，多芯片叠片一直是难点，因为芯片无法限位，成品率一直不高；并且需要配套较多种类的框架来匹配不同类型的芯片，造成成本居高不下。
发明内容
有鉴于此，本实用新型的目的在于提供一种多芯片叠片的贴片二极管封装结构；本实用新型一种多芯片叠片的贴片二极管封装结构通过将跳线、焊片和芯片预焊成芯片模组，然后将芯片模组、铜片和引脚连接固定后进行封装，使跳线可适应不同芯片数量的叠片，降低了跳线成本，提高了贴片二极管的可靠性。
为了达到上述目的，本实用新型一种多芯片叠片的贴片二极管封装结构，包括铜片、芯片模组、与芯片模组连接的引脚、以及包覆铜片、芯片模组和引脚的封胶层，所述芯片模组包括不少于2个叠置的芯片和设置在芯片顶部的跳线，所述芯片和芯片之间以及芯片和跳线之间焊接有焊片，所述芯片模组设置在铜片上表面的中部，引脚位于封胶层内的一端与跳线连接，另一端延伸出封胶层侧部。
进一步，所述铜片和位于芯片模组底部的芯片之间锡焊连接。
进一步，所述铜片设置在封胶层内，所述铜片远离引脚的另一端设置有引脚I，所述引脚I另一端延伸出封胶层侧部。
进一步，所述引脚和引脚I均设置为U型板结构，U型板一侧设置在封胶层内，所述封胶层底部的两侧设置有容纳U型板另一侧的容纳槽。
进一步，所述跳线包括导电板和连接在导电板一端且用于与引脚连接的连接部，导电板底部设置有凸台。
进一步，所述连接部和导电板平行设置，所述连接部和导电板之间设置有斜向连接条。
进一步，所述引脚上靠近连接部处设置有防脱槽。
进一步，所述铜片和引脚I之间以及引脚和跳线之间焊接连接。
本发明的有益效果在于：
本实用新型多芯片叠片的贴片二极管封装结构通过将跳线、焊片和芯片预焊成芯片模组，然后将芯片模组、铜片和引脚连接固定后进行封装，使跳线可适应不同芯片数量的叠片，降低了跳线成本，提高了贴片二极管的可靠性。
附图说明
为了使本实用新型的目的、技术方案和有益效果更加清楚，本实用新型提供如下附图进行说明：
图1为本实用新型多芯片叠片的贴片二极管封装结构的结构示意图；
图2为本实用新型多芯片叠片的贴片二极管封装结构中芯片模组预焊示意图；
图3为本实用新型多芯片叠片的贴片二极管封装结构中跳线的结构示意图；
图4为本实用新型多芯片叠片的贴片二极管封装结构中跳线的俯视图。
附图标记：1-铜片；2-芯片；3-跳线；4-引脚；5-封胶层；6-引脚I；7-焊片；8-防脱槽；9-石墨板；10-凸台；11-连接部；12-脱料孔。
具体实施方式
下面结合附图和实施例对本实用新型作进一步说明。
如图1-4所示为本实用新型多芯片叠片的贴片二极管封装结构的结构示意图，本实用新型一种多芯片叠片的贴片二极管封装结构，包括铜片1、芯片模组、与芯片模组连接的引脚4、以及包覆铜片1、芯片模组和引脚4的封胶层5，所述芯片模组包括不少于2个叠置的芯片2和设置在芯片2顶部的跳线3，所述芯片2和芯片2之间以及芯片2和跳线3之间焊接有焊片7，所述芯片模组设置在铜片1上表面的中部，引脚2位于封胶层5内的一端与跳线3连接，另一端延伸出封胶层5侧部。
本实施例通过采用预焊的方式，通过将跳线3、焊片7和芯片2在石墨板10中限位焊接并预焊成芯片模组，跳线跟芯片预焊成一体，预焊方式因为限位焊接，焊接完成后通过脱料孔12将芯片模组取出，然后将芯片模组、铜片1和引脚4连接固定后进行封装，使跳线可适应不同芯片数量的叠片，降低了跳线成本，提高了贴片二极管的可靠性。
优选的实施方式，所述铜片1和位于芯片模组底部的芯片2之间锡焊连接，该结构有利于将芯片模组焊接在铜片1上。
优选的实施方式，所述铜片1设置在封胶层5内，所述铜片1远离引脚4的另一端设置有引脚I6，所述引脚I6另一端延伸出封胶层5侧部，所述引脚4和引脚I6均设置为U型板结构，U型板一侧设置在封胶层5内，所述封胶层5底部的两侧设置有容纳U型板另一侧的容纳槽，该结构有利于引脚4和引脚I6设置在封胶层5底部两侧，方便二极管安装使用。
优选的实施方式，所述跳线3包括导电板和连接在导电板一端且用于与引脚连接的连接部11，导电板底部设置有凸台10，该结构有利于提高引脚4在封装层5内和芯片之间的连接强度，避免在外力作用下脱线，该结构在跳线3上针对芯片钝化区位置设计有凸台结构，有利于避开芯片边缘钝化敏感区，增加了芯片边缘钝化敏感区的物理隔离。
优选的实施方式，所述连接部11和导电板平行设置，所述连接部11和导电板之间设置有斜向连接条，该结构有利于提高引脚4在封装层5内和芯片之间的连接强度，避免在外力作用下脱线。
优选的实施方式，所述引脚4上靠近连接部11处设置有防脱槽8。
优选的实施方式，所述铜片1和引脚I6之间以及引脚4和跳线3之间焊接连接。
最后说明的是，以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本实用新型的保护范围当中。
Claims (8)
1.一种多芯片叠片的贴片二极管封装结构，其特征在于：包括铜片、芯片模组、与芯片模组连接的引脚、以及包覆铜片、芯片模组和引脚的封胶层，所述芯片模组包括不少于2个叠置的芯片和设置在芯片顶部的跳线，所述芯片和芯片之间以及芯片和跳线之间焊接有焊片，所述芯片模组设置在铜片上表面的中部，引脚位于封胶层内的一端与跳线连接，另一端延伸出封胶层侧部。
2.如权利要求1所述的一种多芯片叠片的贴片二极管封装结构，其特征在于：所述铜片和位于芯片模组底部的芯片之间锡焊连接。
3.如权利要求1或2所述的一种多芯片叠片的贴片二极管封装结构，其特征在于：所述铜片设置在封胶层内，所述铜片远离引脚的另一端设置有引脚I，所述引脚I另一端延伸出封胶层侧部。
4.如权利要求3所述的一种多芯片叠片的贴片二极管封装结构，其特征在于：所述引脚和引脚I均设置为U型板结构，U型板一侧设置在封胶层内，所述封胶层底部的两侧设置有容纳U型板另一侧的容纳槽。
5.如权利要求4所述的一种多芯片叠片的贴片二极管封装结构，其特征在于：所述跳线包括导电板和连接在导电板一端且用于与引脚连接的连接部，导电板底部设置有凸台。
6.如权利要求5所述的一种多芯片叠片的贴片二极管封装结构，其特征在于：所述连接部和导电板平行设置，所述连接部和导电板之间设置有斜向连接条。
7.如权利要求6所述的一种多芯片叠片的贴片二极管封装结构，其特征在于：所述引脚上靠近连接部处设置有防脱槽。
8.如权利要求3所述的一种多芯片叠片的贴片二极管封装结构，其特征在于：所述铜片和引脚I之间以及引脚和跳线之间焊接连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022098305.4U CN213635977U (zh) | 2020-09-22 | 2020-09-22 | 一种多芯片叠片的贴片二极管封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022098305.4U CN213635977U (zh) | 2020-09-22 | 2020-09-22 | 一种多芯片叠片的贴片二极管封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213635977U true CN213635977U (zh) | 2021-07-06 |
Family
ID=76652836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022098305.4U Active CN213635977U (zh) | 2020-09-22 | 2020-09-22 | 一种多芯片叠片的贴片二极管封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213635977U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110034087A (zh) * | 2019-05-06 | 2019-07-19 | 上海金克半导体设备有限公司 | 一种多芯片封装晶体管 |
| CN114709199A (zh) * | 2022-06-07 | 2022-07-05 | 东莞市中汇瑞德电子股份有限公司 | 继电器反压抑制模块封装结构、封装方法及续流电路 |
| CN114743944A (zh) * | 2022-06-08 | 2022-07-12 | 江苏泽润新材料有限公司 | 一种模块二极管及其制作方法 |
| CN110034087B (zh) * | 2019-05-06 | 2024-07-02 | 上海金克半导体设备有限公司 | 一种多芯片封装晶体管 |
-
2020
- 2020-09-22 CN CN202022098305.4U patent/CN213635977U/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110034087A (zh) * | 2019-05-06 | 2019-07-19 | 上海金克半导体设备有限公司 | 一种多芯片封装晶体管 |
| CN110034087B (zh) * | 2019-05-06 | 2024-07-02 | 上海金克半导体设备有限公司 | 一种多芯片封装晶体管 |
| CN114709199A (zh) * | 2022-06-07 | 2022-07-05 | 东莞市中汇瑞德电子股份有限公司 | 继电器反压抑制模块封装结构、封装方法及续流电路 |
| CN114709199B (zh) * | 2022-06-07 | 2022-11-01 | 东莞市中汇瑞德电子股份有限公司 | 继电器反压抑制模块封装结构、封装方法及续流电路 |
| CN114743944A (zh) * | 2022-06-08 | 2022-07-12 | 江苏泽润新材料有限公司 | 一种模块二极管及其制作方法 |
| CN114743944B (zh) * | 2022-06-08 | 2022-09-02 | 江苏泽润新材料有限公司 | 一种模块二极管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN213635977U (zh) | 一种多芯片叠片的贴片二极管封装结构 | |
| JPWO2009060753A1 (ja) | 太陽電池モジュールおよび太陽電池モジュールの製造方法 | |
| CN218160409U (zh) | 光伏电池串及光伏组件 | |
| CN102364676A (zh) | 半导体功率模块封装外壳结构 | |
| CN103262254B (zh) | 太阳能电池模块及其制造方法 | |
| CN105336813A (zh) | 太阳能电池组件的制作方法 | |
| CN103403882A (zh) | 太阳能电池模块及其制造方法 | |
| CN213635971U (zh) | 一种带有芯片模组的贴片二极管封装结构 | |
| CN208796987U (zh) | 一种引线框架及其超薄型小外形倒装封装件 | |
| CN213635962U (zh) | 一种普通tvs贴片二极管封装结构 | |
| CN101740539A (zh) | 四方平面无导脚封装单元及其制法和其导线架 | |
| CN111883492A (zh) | 一种光伏旁路二极管模块单元及其加工工艺 | |
| CN101882586A (zh) | 一种集成电路芯片的贴装方法 | |
| US9123683B2 (en) | Unit power module and power module package comprising the same | |
| CN213583847U (zh) | 一种Mini LED封装结构 | |
| CN213635970U (zh) | 一种车用大功率贴片tvs二极管封装结构 | |
| CN202352645U (zh) | 半导体功率模块封装外壳结构 | |
| CN213783706U (zh) | 一种带有贴片二极管封装结构的pcb板 | |
| CN214623712U (zh) | 一种指纹卡 | |
| CN201780996U (zh) | Led的封装结构 | |
| CN211700262U (zh) | 单片式半导体单相全波mb和db系列贴片整流桥堆 | |
| CN214542226U (zh) | 智能功率模块 | |
| CN214378427U (zh) | 智能功率模块 | |
| CN205984974U (zh) | 一种超薄低热阻的全波整流桥新结构 | |
| CN211017095U (zh) | 薄膜太阳能领域光伏旁路二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |