CN103427409A - 一种浪涌保护器 - Google Patents
一种浪涌保护器 Download PDFInfo
- Publication number
- CN103427409A CN103427409A CN2013103627941A CN201310362794A CN103427409A CN 103427409 A CN103427409 A CN 103427409A CN 2013103627941 A CN2013103627941 A CN 2013103627941A CN 201310362794 A CN201310362794 A CN 201310362794A CN 103427409 A CN103427409 A CN 103427409A
- Authority
- CN
- China
- Prior art keywords
- diode chip
- underframe
- surge protector
- upper frame
- welding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
本发明公开一种浪涌保护器,属于半导体器件领域,包括塑封体、上框架、下框架,以及焊接在上框架和下框架上的二极管芯片,上述上框架和下框架成对组合封装,一部分外露在塑封体外,形成引线端子,另一部分封装在塑封体内,用于焊接二极管芯片;所述二极管芯片包括一颗高压二极管芯片和一颗瞬态电压抑制二极管芯片,两颗芯片水平排列封装或叠加串联封装。上述浪涌保护器采用双芯片集成封装,使用器件数量少、占位面积小,而且可靠性高、功耗低。
Description
技术领域
本发明涉及一种浪涌保护器,属于半导体器件领域。
背景技术
RCD吸收电路由电阻Rs、电容Cs和二极管VDs构成,如图1所示,其主要作用是吸收开关管断开的瞬间产生的尖峰脉冲,避免对开关管造成击穿损坏。现有技术的RCD吸收电路主要存在如下缺陷:1、元器件数量多,2、占位面积大、功耗大,3、电容容量难确定,一般需根据经验计算。
有鉴于此,本发明人对此进行研究,专门针对RCD尖峰脉冲吸收电路开发出一种浪涌保护器,本案由此产生。
发明内容
本发明的目的是提供一种适用于RCD尖峰脉冲吸收电路的浪涌保护器,具有元器件少、可靠性高、功耗低等特点。
为了实现上述目的,本发明的解决方案是:
一种浪涌保护器,包括塑封体、上框架、下框架,以及焊接在上框架和下框架上的二极管芯片,上述上框架和下框架成对组合封装,一部分外露在塑封体外,形成引线端子,另一部分封装在塑封体内,用于焊接二极管芯片;所述二极管芯片包括一颗高压二极管芯片和一颗瞬态电压抑制二极管芯片,两颗芯片水平排列封装或叠加串联封装。
上述浪涌保护器包括2组上框架和下框架,形成4个引线端子,一组上框架和下框架之间焊接高压二极管芯片,另一组上框架和下框架之间焊接瞬态电压抑制二极管芯片,上述两颗芯片水平排列封装,互不相连。
上述浪涌保护器包括1组上框架和下框架,形成2个引线端子,上框架和下框架之间焊接叠加串联的高压二极管芯片和瞬态电压抑制二极管芯片。
上述浪涌保护器主要用于尖峰脉冲吸收电路,当开关管关断瞬间产生的尖峰脉冲与输入电压叠加后,高压二极管芯片正向导通,瞬态电压抑制二极管芯片被击穿,同时将尖峰脉冲箝位,从而保护开关管不被击穿损坏。
与现有技术相比,本发明具有以下有益效果:(一)采用双芯片集成封装,使用器件数量少;(二)只需一个器件即可替代现有技术中的电阻、电容、二极管三个器件,占位面积小、可靠性高、功耗低;(三)抑制尖峰脉冲同时,具有箝位特性,吸收能量损耗小。
以下结合附图及具体实施例对本发明做进一步详细描述。
附图说明
图1为现有技术方案的RCD吸收电路图;
图2为实施例1浪涌保护器内部结构示意图;
图3为图2的A-A向剖视图;
图4为实施例1的电路图;
图5为实施例2浪涌保护器内部结构示意图;
图6为图5的B-B向剖视图;
图7为实施2的应用电路图。
标号说明:
塑封体1;
引线端子21~24;
上框架31、33,下框架32、34;
高压二极管芯片41;瞬态电压抑制二极管芯片42。
具体实施方式
实施例1:
如图2-4所示,一种浪涌保护器,包括塑封体1、封装在塑封体1内的两组上框架31、33和下框架32、34,以及焊接在上框架31和下框架32上的高压二极管芯片41,焊接在上框架33和下框架34上的瞬态电压抑制二极管芯42,上述上框架31、33和下框架32、34成对组合封装,一部分外露在塑封体1外,形成引线端子21、22、23、24,另一部分封装在塑封体1内,用于焊接高压二极管芯片41和瞬态电压抑制二极管芯片42;所述二极管芯片41和42均处于同一水平面上,并排封装在塑封体1内,互不相连。
实施例2:
如图5-6所示,一种浪涌保护器,包括塑封体1、封装在塑封体1内的一组上框架31和下框架32,以及焊接在上框架31和下框架32上的高压二极管芯片41和瞬态电压抑制二极管芯42,上述上框架31和下框架32成对组合封装,一部分外露在塑封体1外,形成引线端子21和22,另一部分封装在塑封体1内,用于焊接叠加串联在一起的高压二极管芯片41和瞬态电压抑制二极管芯片42,塑封体1可以为片形、圆柱形或其他形状。
如图7所示,上述浪涌保护器主要用于尖峰脉冲吸收电路,当开关管关断瞬间产生的尖峰脉冲与输入电压叠加后,高压二极管芯片41正向导通,瞬态电压抑制二极管芯片42被击穿,同时将尖峰脉冲箝位,从而保护开关管不被击穿损坏。
上述实施例和图式并非限定本发明的产品形态和式样,任何所属技术领域的普通技术人员对其所做的适当变化或修饰,皆应视为不脱离本发明的专利范畴。
Claims (3)
1.一种浪涌保护器,其特征在于:包括塑封体、上框架、下框架,以及焊接在上框架和下框架上的二极管芯片,上述上框架和下框架成对组合封装,一部分外露在塑封体外,形成引线端子,另一部分封装在塑封体内,用于焊接二极管芯片;所述二极管芯片包括一颗高压二极管芯片和一颗瞬态电压抑制二极管芯片,两颗芯片水平排列封装或叠加串联封装。
2.如权利要求1所述的一种浪涌保护器,其特征在于:上述浪涌保护器包括2组上框架和下框架,形成4个引线端子,一组上框架和下框架之间焊接高压二极管芯片,另一组上框架和下框架之间焊接瞬态电压抑制二极管芯片,上述两颗芯片水平排列封装,互不相连。
3.如权利要求1所述的一种浪涌保护器,其特征在于:上述浪涌保护器包括1组上框架和下框架,形成2个引线端子,上框架和下框架之间焊接叠加串联的高压二极管芯片和瞬态电压抑制二极管芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310362794.1A CN103427409B (zh) | 2013-08-20 | 2013-08-20 | 一种浪涌保护器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310362794.1A CN103427409B (zh) | 2013-08-20 | 2013-08-20 | 一种浪涌保护器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103427409A true CN103427409A (zh) | 2013-12-04 |
CN103427409B CN103427409B (zh) | 2016-05-25 |
Family
ID=49651781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310362794.1A Active CN103427409B (zh) | 2013-08-20 | 2013-08-20 | 一种浪涌保护器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103427409B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108417566A (zh) * | 2017-12-21 | 2018-08-17 | 上海长园维安微电子有限公司 | 一种两通路tvs器件及其制备方法 |
CN108428697A (zh) * | 2017-11-09 | 2018-08-21 | 上海长园维安微电子有限公司 | 一种低电容双向带负阻tvs器件 |
CN109509741A (zh) * | 2017-09-15 | 2019-03-22 | 金龙联合汽车工业(苏州)有限公司 | 一种集成式二极管 |
CN114709199A (zh) * | 2022-06-07 | 2022-07-05 | 东莞市中汇瑞德电子股份有限公司 | 继电器反压抑制模块封装结构、封装方法及续流电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070159744A1 (en) * | 2006-01-06 | 2007-07-12 | Ramen Dutta | High voltage pin for low voltage process |
CN102437156A (zh) * | 2011-12-13 | 2012-05-02 | 杭州士兰集成电路有限公司 | 超低电容瞬态电压抑制器件及其制造方法 |
CN202309503U (zh) * | 2011-11-10 | 2012-07-04 | 珠海天兆新能源技术有限公司 | 新型光伏并网逆变器igbt吸收电路 |
CN202352653U (zh) * | 2011-11-30 | 2012-07-25 | 常州星海电子有限公司 | 微型贴片二极管 |
CN102709333A (zh) * | 2012-06-16 | 2012-10-03 | 中国振华集团永光电子有限公司 | 低电容玻璃实体封装硅瞬态电压抑制二极管及其制造方法 |
-
2013
- 2013-08-20 CN CN201310362794.1A patent/CN103427409B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070159744A1 (en) * | 2006-01-06 | 2007-07-12 | Ramen Dutta | High voltage pin for low voltage process |
CN202309503U (zh) * | 2011-11-10 | 2012-07-04 | 珠海天兆新能源技术有限公司 | 新型光伏并网逆变器igbt吸收电路 |
CN202352653U (zh) * | 2011-11-30 | 2012-07-25 | 常州星海电子有限公司 | 微型贴片二极管 |
CN102437156A (zh) * | 2011-12-13 | 2012-05-02 | 杭州士兰集成电路有限公司 | 超低电容瞬态电压抑制器件及其制造方法 |
CN102709333A (zh) * | 2012-06-16 | 2012-10-03 | 中国振华集团永光电子有限公司 | 低电容玻璃实体封装硅瞬态电压抑制二极管及其制造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109509741A (zh) * | 2017-09-15 | 2019-03-22 | 金龙联合汽车工业(苏州)有限公司 | 一种集成式二极管 |
CN108428697A (zh) * | 2017-11-09 | 2018-08-21 | 上海长园维安微电子有限公司 | 一种低电容双向带负阻tvs器件 |
CN108417566A (zh) * | 2017-12-21 | 2018-08-17 | 上海长园维安微电子有限公司 | 一种两通路tvs器件及其制备方法 |
CN114709199A (zh) * | 2022-06-07 | 2022-07-05 | 东莞市中汇瑞德电子股份有限公司 | 继电器反压抑制模块封装结构、封装方法及续流电路 |
CN114709199B (zh) * | 2022-06-07 | 2022-11-01 | 东莞市中汇瑞德电子股份有限公司 | 继电器反压抑制模块封装结构、封装方法及续流电路 |
Also Published As
Publication number | Publication date |
---|---|
CN103427409B (zh) | 2016-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101626154B (zh) | 集成电路esd全芯片防护电路 | |
CN202549831U (zh) | 一种静电放电防护装置及由其组成的*** | |
CN103427409B (zh) | 一种浪涌保护器 | |
CN203967989U (zh) | 多电平柔性高压直流输电功率模块保护与旁路拓扑 | |
CN104701096A (zh) | 一种直流断路器桥式模块 | |
US11336274B2 (en) | Clamp circuit and power module using the same | |
CN105322484A (zh) | 一种应用于高压固态电力电子开关的叠层母排 | |
CN103647263A (zh) | 基于半控型电力电子器件的直流断路器 | |
CN104158385B (zh) | 门极吸收抑制电路模块 | |
CN106300311A (zh) | 一种基于tvs二极管的rc电源箝位电路 | |
CN104184127B (zh) | 电池保护电路 | |
CN202111614U (zh) | 一种用于晶闸管的触发电路及快速旁路装置 | |
CN103904913A (zh) | 多电平柔性高压直流输电(vsc-hvdc)功率模块保护与旁路策略 | |
CN204046405U (zh) | 门极吸收抑制电路模块 | |
CN102728933A (zh) | 基于逆变焊机主电路的一种优化结构 | |
CN210325794U (zh) | 一种具有瞬态电压抑制的高耐压超快恢复的半导体元器件 | |
CN104377674B (zh) | 静电放电防护电路和集成电路 | |
CN104617757A (zh) | 具有直流故障限流能力的防过压型mmc换流器改进结构 | |
CN203277372U (zh) | 一种igbt模块封装件 | |
CN210142650U (zh) | 一种陶瓷贴片封装双向低结电容tvs二极管 | |
CN201854171U (zh) | 一种用于高压变频器功率元件的母排结构 | |
CN110323189A (zh) | 一种堆叠组合二极管保护模块 | |
CN220510027U (zh) | 一种能提升固体放电管耐压稳定性的模块 | |
CN208284365U (zh) | 一种缓冲式防鼓肚自愈式机车电容器 | |
CN212695712U (zh) | 一种放电芯片及其应用电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent of invention or patent application | ||
CB02 | Change of applicant information |
Address after: 312000 Longshan Software Park, Shaoxing Economic Development Zone, Shaoxing, Zhejiang Applicant after: ZHEJIANG MINGDE MICROELECTRONIC CO., LTD. Address before: 312000 Longshan Software Park, Shaoxing Economic Development Zone, Shaoxing, Zhejiang Applicant before: Shaoxing Rising-sun Technology Co., Ltd. |
|
COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SHAOXING RISING-SUN TECHNOLOGY CO., LTD. TO: ZHEJIANG MINGDE MICROELECTRONICS CO., LTD. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |