CN114694517A - 拼接显示面板 - Google Patents

拼接显示面板 Download PDF

Info

Publication number
CN114694517A
CN114694517A CN202210307389.9A CN202210307389A CN114694517A CN 114694517 A CN114694517 A CN 114694517A CN 202210307389 A CN202210307389 A CN 202210307389A CN 114694517 A CN114694517 A CN 114694517A
Authority
CN
China
Prior art keywords
power signal
substrate
conductive pad
electrically connected
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210307389.9A
Other languages
English (en)
Other versions
CN114694517B (zh
Inventor
孙荷静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202210307389.9A priority Critical patent/CN114694517B/zh
Priority to PCT/CN2022/087092 priority patent/WO2023178762A1/zh
Priority to US17/755,530 priority patent/US20240170465A1/en
Publication of CN114694517A publication Critical patent/CN114694517A/zh
Application granted granted Critical
Publication of CN114694517B publication Critical patent/CN114694517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请实施例公开了一种拼接显示面板，至少两个LED基板设置在一驱动基板上；驱动基板包括第一基底和设置在第一基底上的第一导电垫和电源信号线。每一LED基板包括第二基底、连接线层和多个LED器件；连接线层设置在第二基底靠近驱动基板的一面上；连接线层电连接于电源信号线；多个LED器件设置在第二基底靠近驱动基板的一面上；LED器件包括依次设置的第一电极、发光层和第二电极，第一电极电连接于连接线层，第二电极电连接于第一导电垫。本申请的拼接显示面板将至少两个LED基板拼接在一驱动基板上，并采用驱动基板的电源信号线电连接至少两个LED基板中LED器件的第一电极，以实现一个驱动基板驱动至少两个LED基板。

Description

拼接显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种拼接显示面板。
背景技术
目前的LED(发光二极管)大尺寸显示多采用小尺寸LED显示拼接实现。这样导致小尺寸LED面板之间因为覆晶薄膜过多，使得整个拼接面板的拼缝过多过大。
发明内容
本申请实施例提供一种拼接显示面板，可以减小拼缝，甚至实现无拼缝。
本申请实施例提供一种拼接显示面板，其包括：
驱动基板，所述驱动基板包括第一基底和设置在第一基底上的第一导电垫和电源信号线；以及
至少两个LED基板，至少两个所述LED基板设置在一所述驱动基板上，每一所述LED基板包括：
第二基底；
连接线层，所述连接线层设置在所述第二基底靠近所述驱动基板的一面上；所述连接线层电连接于所述电源信号线；
多个LED器件，多个所述LED器件设置在所述第二基底靠近所述驱动基板的一面上；所述LED器件包括依次层叠设置的第一电极、发光层和第二电极，所述第一电极电连接于所述连接线层，所述第二电极电连接于所述第一导电垫。
可选的，在本申请的一些实施例中，所述连接线层包括第一连接线和第二连接线，所述第一连接线与所述第二连接线相连；
所述第一连接线的一端连接于所述LED器件，所述第一连接线的另一端连接于所述第二连接线；
所述第二连接线沿着第一方向间隔排列，相邻的两条所述第二连接线之间设置有多个所述LED器件；一条所述第二连接线对应连接多条所述第一连接线；
所述第二连接线与所述电源信号线电连接。
可选的，在本申请的一些实施例中，所述连接线层还包括多条第三连接线，所述第三连接线与所述第二连接线交叉设置形成多个像素区；所述LED器件设置在所述像素区内；
所述第三连接线连接于所述第二连接线，并与所述电源信号线电连接。
可选的，在本申请的一些实施例中，所述连接线层还包括至少一第二导电垫，所述第二导电垫连接于所述第二连接线的端侧，并与所述电源信号线相对设置；所述第二导电垫与所述电源信号线电连接。
可选的，在本申请的一些实施例中，所述连接线层还包括至少一第三导电垫，所述第三导电垫连接于所述第三连接线的端侧，并与所述电源信号线相对设置；所述第三导电垫与所述电源信号线电连接。
可选的，在本申请的一些实施例中，所述连接线层还包括第四连接线，所述第四连接线设置于所述第二基底的边缘区域，所述第四连接线的延伸方向平行于所述第三连接线的延伸方向；所述第四连接线连接于所述第二连接线端侧；
所述第四连接线与所述电源信号线相对设置并电连接。
可选的，在本申请的一些实施例中，所述连接线层还包括第五连接线，所述第五连接线设置于所述第二基底的边缘区域，所述第五连接线的延伸方向平行于所述第二连接线的延伸方向；所述第五连接线连接于所述第三连接线端侧，并连接于所述第四连接线；
所述第五连接线与所述电源信号线相对设置并电连接。
可选的，在本申请的一些实施例中，所述连接线层还包括至少一第二导电垫和至少一第三导电垫，所述第二导电垫设置在相邻两个所述第二连接线之间，并通过第四连接线连接于所述第二连接线的端侧；
所述第三导电垫设置在相邻两个所述第三连接线之间，并通过第五连接线连接于所述第三连接线的端侧；
所述第二导电垫与所述电源信号线相对设置并电连接，所述第三导电垫与所述电源信号线相对设置并电连接。
可选的，在本申请的一些实施例中，所述第四连接线和所述第五连接线的宽度均大于所述第二连接线和所述第三连接线的宽度。
可选的，在本申请的一些实施例中，所述电源信号线设置所述第一基底的边缘区域，所述电源信号线包括绑定部，所述绑定部通过导电胶与所述第二导电垫电连接。
可选的，在本申请的一些实施例中，所述驱动基板还包括绑定垫，所述绑定垫连接于所述电源信号线远离所述第一导电垫的一侧，所述绑定垫用于绑定覆晶薄膜。
可选的，在本申请的一些实施例中，所述驱动基板还包括设置在所述第一基底上的薄膜晶体管和设置在所述薄膜晶体管上的平坦层，所述平坦层开设有开口，所述开口裸露所述第一导电垫，所述第一导电垫电连接于所述薄膜晶体管；
所述LED器件设置在所述开口内。
本申请实施例的拼接显示面板，其包括一驱动基板和至少两个LED基板，至少两个LED基板设置在一驱动基板上；驱动基板包括第一基底和设置在第一基底上的第一导电垫和电源信号线。
每一所述LED基板包括第二基底、连接线层和多个LED器件；连接线层设置在第二基底靠近驱动基板的一面上；连接线层电连接于电源信号线；多个LED器件设置在第二基底靠近驱动基板的一面上；LED器件包括依次设置的第一电极、发光层和第二电极，第一电极电连接于连接线层，第二电极电连接于第一导电垫。
本申请的拼接显示面板将至少两个LED基板拼接在一驱动基板上，并采用驱动基板的电源信号线电连接至少两个LED基板中LED器件的第一电极，以实现一个驱动基板驱动至少两个LED基板；达到节省覆晶薄膜，进而达到减少拼缝，甚至实现无拼缝的效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请第一实施例提供的拼接显示面板的俯视结构示意图；
图2是本申请第一实施例提供的拼接显示面板的剖视结构示意图；
图3是本申请第一实施例提供的拼接显示面板的***结构示意图；
图4是本申请第一实施例提供的拼接显示面板的一LED基板的俯视结构示意图；
图5是本申请第一实施例提供的拼接显示面板的驱动基板的俯视结构示意图；
图6是本申请第二实施例提供的拼接显示面板的LED基板的俯视结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种拼接显示面板，下文进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参照图1-图3，本申请实施例提供一种拼接显示面板100，其包括一驱动基板10和至少两个LED基板20。至少两个LED基板20设置在一驱动基板10上。驱动基板10包括第一基底11和设置在第一基底11上的第一导电垫12和电源信号线13。
每一LED基板20包括第二基底21、连接线层22和多个LED器件23。连接线层22设置在第二基底21靠近驱动基板10的一面上。连接线层22电连接于电源信号线13。多个LED器件23设置在第二基底21靠近驱动基板10的一面上。LED器件23包括依次层叠设置的第一电极231、发光层232和第二电极233。第一电极231电连接于连接线层22，第二电极233电连接于第一导电垫12。
本申请的拼接显示面板100将至少两个LED基板20拼接在一驱动基板10上，并采用驱动基板10的电源信号线13电连接至少两个LED基板20中LED器件23的第一电极231，以实现一个驱动基板10驱动至少两个LED基板20；达到节省覆晶薄膜，进而达到减少拼缝，甚至实现无拼缝的效果。
可选的，驱动基板10还包括设置在第一基底11上的薄膜晶体管14和设置在薄膜晶体管14上的平坦层15。平坦层15开设有开口kk。开口kk裸露第一导电垫12。第一导电垫12电连接于薄膜晶体管14。
LED器件23设置在开口kk内。
将LED器件23设置在开口kk内，既达到减薄拼接显示面板100的效果，还可以提高LED基板20和驱动基板10对位的精准度。
可选的，薄膜晶体管14包括栅极、源极和漏极，其中第一导电垫12和漏极或源极电连接。第一导电垫12可以与源极同层设置或异层设置。
薄膜晶体管14可以是顶栅型、底栅型或双栅型，此处不再赘述。
可选的，LED器件23可以是次毫米级发光二极管(Mini-LED)或微型发光二极管(Micro-LED)。
其中，LED器件23还包括N型半导体层234和P型半导体层235。N型半导体层234和P型半导体层235中的一者设置在第一电极231和发光层232之间，N型半导体层234和P型半导体层235中的另一者设置在第二电极233和发光层232之间。
可选的，第一基底11和第二基底21各自可以是硬性基板或者柔性基板。第一基底11和第二基底21的材质包括玻璃、蓝宝石、硅、二氧化硅、聚乙烯、聚丙烯、聚苯乙烯、聚乳酸、聚二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇脂、聚碳酸酯、聚醚砜、含有聚芳酯的芳族氟甲苯、多环烯烃、聚酰亚胺或聚氨酯中的一种。
第一导电垫12可以包括选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、以上述任何金属元素为成分的合金或者组合上述任何金属元素的合金等形成。此外，第一导电垫12可以具有单层结构或者两层以上的叠层结构。
电源信号线13和连接线层22各自可以包括选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)、中的金属元素或氧化铟锡、氧化铟锌等氧化物、或者组合上述任何金属元素的合金或混合物等。
可选的，电源信号线13可以是VSS走线。
可选的，电源信号线13可以与栅极或源极同层设置，也可以与栅极或源极异层设置。
平坦层15的材料可以是有机透明膜层，比如透明光刻胶，环氧树脂、聚酰亚胺、聚乙烯醇、聚甲基丙烯酸甲酯、聚苯乙烯等；也可以是无机透明膜层。
请参照图3和图4，连接线层22包括第一连接线221和第二连接线222，第一连接线221与第二连接线222相连。
第一连接线221的一端连接于LED器件23，第一连接线221的另一端连接于第二连接线222。
第二连接线222沿着第一方向m间隔排列。第二连接线222沿着第二方向n延伸。相邻的两条第二连接线222之间设置有多个LED器件23。一条第二连接线222对应连接多条第一连接线221。
第二连接线222与电源信号线13电连接。
可选的，在本第一实施例中，LED器件23呈行列式排布。第二连接线222和至少一行LED器件23沿着第一方向m交替设置。其中一第二连接线222电连接至少一行LED器件23。
可选的，如图4所示，在第一实施例中，连接线层22还可以包括至少一第二导电垫d2。第二导电垫d2连接于第二连接线222的端侧，并与电源信号线13相对设置。第二导电垫d2与电源信号线13电连接。
可选的，连接线层22还可以包括多条第三连接线223。第三连接线223与第二连接线222交叉连接形成多个像素区xs。LED器件23设置在像素区xs内。
第三连接线223连接于第二连接线222，并与电源信号线13电连接。
采用第三连接线223和第二连接线222交叉相连的方式，形成多个像素区xs以设置LED器件23；一方面采用第三连接线223和第二连接线222交叉连接的方式，便于LED基板20进行拼接；另一方面，即使某条连接线损坏了，也可以保障LED器件23的电性连接。
可选的，连接线层22还可以包括至少一第三导电垫d3。第三导电垫d3连接于第三连接线223的端侧，并与电源信号线13相对设置。第三导电垫d3与电源信号线13电连接。
也就是说，采用第二导电垫d2和第三导电垫d3在两个不同的方向均与电源信号线13电连接，以确保LED基板20与驱动基板10电连接的稳定性。
可选的，在本第一实施例中，电源信号线13设置第一基底11的边缘区域。驱动基板10还包括扫描线scan和数据线data，扫描线scan和数据线data设置在中间区域。也即，电源信号线13围绕中间区域设置。
请参照图5，并参考图2和图3，电源信号线13包括绑定部13b。绑定部13b通过导电胶30与第二导电垫d2电连接，以及通过导电胶30与第三导电垫d3电连接。
其中电源信号线13的宽度大于第二连接线222和第三连接线223的宽度，减少阻抗。
可选的，连接线层22还可以包括第四连接线224。第四连接线224设置于第二基底21的边缘区域。第四连接线224的延伸方向平行于第三连接线223的延伸方向。第四连接线224连接于第二连接线222端侧。
第四连接线224与电源信号线13相对设置并电连接。
其中，第二导电垫d2设置在第四连接线224和第二连接线222的交界处。
可选的，连接线层22还可以包括第五连接线225。第五连接线225设置于第二基底21的边缘区域。第五连接线225的延伸方向平行于第二连接线222的延伸方向。第五连接线225连接于第三连接线223端侧，并连接于第四连接线224。
第五连接线225与电源信号线13相对设置并电连接。
其中，第三导电垫d3设置在第五连接线225和第三连接线223的交界处。
第四连接线224和第五连接线225的设置，使得整个连接线层22的连接更为稳定，具有更多电连接的选择。
其中，第四连接线224和第五连接线225的宽度相同，且第四连接线224和第五连接线225的宽度均等于第二连接线222和第三连接线223的宽度，以减低阻抗，便于信号的传输。
可结合图3，第三导电垫d3通过导电胶30与电源信号线13的绑定部13b绑定连接。其中导电胶30可以是覆盖驱动基板10的周边区域形成一闭合结构，达到封装的效果。
可选的，导电胶30与电源信号线13的延伸方向一致。导电胶30、电源信号线13与第四连接线224重叠设置，导电胶30、电源信号线13也与第五连接线225重叠设置；也即导电胶30设置在电源信号线13与第四连接线224之间，导电胶30设置在电源信号线13与第五连接线225之间。
由于导电胶30为闭合环状结构，因此导电胶30既用于绑定LED基板20和驱动基板10，又可封装LED基板20和驱动基板10的四周边缘。
可选的，请参照图5，驱动基板10还包括绑定垫16。绑定垫16设置在绑定区Bd。绑定垫16连接于电源信号线13远离第一导电垫12的一侧。绑定垫16用于绑定覆晶薄膜。
也就是说，本第一实施例采用一个覆晶薄膜便可以驱动至少两个LED基板20，相较于现有技术，节省了多个覆晶薄膜，甚至可以实现无拼缝的效果。
另外，绑定区Bd还用于绑定源极驱动芯片或源极驱动板。本第一实施例采用同一绑定区绑定覆晶薄膜和源极驱动，节省了边框的宽度。
可选的，请参照图5，电源信号线13包括依次相连的第一段131、第二段132、第三段133和第四段134。第一段131、第二段132、第三段133和第四段134形成闭合结构。
第一段131和第三段133相对设置，第二段132和第四段134相对设置。第四段134与数据线data的延伸段交叉且绝缘设置。
其中，第四段134可以与数据线data的延伸段异层设置；或者第四段134与数据线data的延伸段交叉的部分异层设置，第四段134的其他部分与数据线data的延伸段同层设置。
本第一实施例的拼接显示面板100的制备过程是：
提供一驱动基板10和至少两个LED基板20。随后，在驱动基板10的电源信号线13的绑定部13b上形成导电胶30。接着，对位LED基板20和驱动基板10，使得第二导电垫d2和第三导电垫d3对应于绑定部13b，且LED器件23设置在第一导电垫12上。然后，焊接LED器件23和第一导电垫12，以及固化导电胶30。这样便完成了本第一实施例的制备过程。
在本第一实施例以一驱动基板10对应拼接6块LED基板20为例，进行详细说明。
位于驱动基板10的两侧的LED基板20均包括第二导电垫d2、第三导电d3、第一连接线221至第五连接线225。而驱动基板10中间的两个LED基板20则少了第四连接线224和第二导电垫d2。
其中，6个LED基板20的第四连接线224和第五连接线225依次拼接形成的图案与电源信号线13重叠。
另外，可选的，在位于驱动基板10中间区域的两个LED基板20中，定义靠近绑定区的LED基板20为近端LED基板20；定义远离绑定区的LED基板20为远端LED基板20。
其中，近端LED基板20的第三连接线223的长度大于远端LED基板20的第三连接线223的长度。由于绑定垫16到近端LED基板20的电源信号线13的长度小于绑定垫16到远端LED基板20的电源信号线13的长度，故信号至远端LED基板20的时间长于至近端LED基板20，因此通过增长近端LED基板20的第三连接线223，以使得近端LED基板20和远端LED基板20的信号趋于同步。
可选的，拼接显示面板100还可以包括封装胶。相邻两个LED基板20之间存在有缝隙，封装胶填充在所述缝隙内，且连接驱动基板10。
可选的，连接线层22包括***线，***线包括第四连接线224和第五连接线225。
可选的，拼接显示面板100还可以包括导线。在相邻的两个LED基板20中，导线(图中未示出)设置在LED基板20靠近驱动基板10的一侧，导线的一端连接一LED基板20的***线，导线的另一端连接另一LED基板20的***线。
封装胶包裹所述导线。
导线连接两侧的***线，使得所有的***线形成一个电性闭环，即保证了电性连接的稳定性，还可减低信号延迟的风险。
请参照图6，本第二实施例的拼接显示面板与第一实施例的拼接显示面板100的不同之处在于：第二导电垫d2设置在相邻两个第二连接线222之间，并通过第四连接线224连接于第二连接线222的端侧。
第三导电垫d3设置在相邻两个第三连接线223之间，并通过第五连接线225连接于第三连接线223的端侧。
第二导电垫d2与电源信号线13相对设置并电连接。第三导电垫d3与电源信号线13相对设置并电连接。
也就是说，本第二实施例与第一实施例的不同之处在于第二导电垫d2与第三导电垫d3的位置不同；相应的，绑定部13b对应于第二导电垫d2和第三导电垫d3设置。
本申请第二实施例的拼接显示面板，其包括一驱动基板10和至少两个LED基板20。至少两个LED基板20设置在一驱动基板10上。驱动基板10包括第一基底11和设置在第一基底11上的第一导电垫12和电源信号线13。
每一LED基板20包括第二基底21、连接线层22和多个LED器件23。连接线层22设置在第二基底21靠近驱动基板10的一面上。连接线层22电连接于电源信号线13。多个LED器件23设置在第二基底21靠近驱动基板10的一面上。LED器件23包括依次层叠设置的第一电极231、发光层232和第二电极233。第一电极231电连接于连接线层22，第二电极233电连接于第一导电垫12。
本申请的拼接显示面板将至少两个LED基板20拼接在一驱动基板10上，并采用驱动基板10的电源信号线13电连接至少两个LED基板20中LED器件23的第一电极231，以实现一个驱动基板10驱动至少两个LED基板20；达到节省覆晶薄膜，进而达到减少拼缝，甚至实现无拼缝的效果。
以上对本申请实施例所提供的一种拼接显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (13)

1.一种拼接显示面板，其特征在于，包括：
驱动基板，所述驱动基板包括第一基底和设置在第一基底上的第一导电垫和电源信号线；以及
至少两个LED基板，至少两个所述LED基板设置在一所述驱动基板上，每一所述LED基板包括：
第二基底；
连接线层，所述连接线层设置在所述第二基底靠近所述驱动基板的一面上；所述连接线层电连接于所述电源信号线；
多个LED器件，多个所述LED器件设置在所述第二基底靠近所述驱动基板的一面上；所述LED器件包括依次层叠设置的第一电极、发光层和第二电极，所述第一电极电连接于所述连接线层，所述第二电极电连接于所述第一导电垫。
2.根据权利要求1所述的拼接显示面板，其特征在于，所述连接线层包括第一连接线和第二连接线，所述第一连接线与所述第二连接线相连；
所述第一连接线的一端连接于所述LED器件，所述第一连接线的另一端连接于所述第二连接线；
所述第二连接线沿着第一方向间隔排列，相邻的两条所述第二连接线之间设置有多个所述LED器件；一条所述第二连接线对应连接多条所述第一连接线；
所述第二连接线与所述电源信号线电连接。
3.根据权利要求2所述的拼接显示面板，其特征在于，所述连接线层还包括多条第三连接线，所述第三连接线与所述第二连接线交叉设置形成多个像素区；所述LED器件设置在所述像素区内；
所述第三连接线连接于所述第二连接线，并与所述电源信号线电连接。
4.根据权利要求2所述的拼接显示面板，其特征在于，所述连接线层还包括至少一第二导电垫，所述第二导电垫连接于所述第二连接线的端侧，并与所述电源信号线相对设置；所述第二导电垫与所述电源信号线电连接。
5.根据权利要求3所述的拼接显示面板，其特征在于，所述连接线层还包括至少一第三导电垫，所述第三导电垫连接于所述第三连接线的端侧，并与所述电源信号线相对设置；所述第三导电垫与所述电源信号线电连接。
6.根据权利要求3所述的拼接显示面板，其特征在于，所述连接线层还包括第四连接线，所述第四连接线设置于所述第二基底的边缘区域，所述第四连接线的延伸方向平行于所述第三连接线的延伸方向；所述第四连接线连接于所述第二连接线端侧；
所述第四连接线与所述电源信号线相对设置并电连接。
7.根据权利要求6所述的拼接显示面板，其特征在于，所述连接线层还包括第五连接线，所述第五连接线设置于所述第二基底的边缘区域，所述第五连接线的延伸方向平行于所述第二连接线的延伸方向；所述第五连接线连接于所述第三连接线端侧，并连接于所述第四连接线；
所述第五连接线与所述电源信号线相对设置并电连接。
8.根据权利要求7所述的拼接显示面板，其特征在于，所述连接线层还包括至少一第二导电垫和至少一第三导电垫，所述第二导电垫设置在相邻两个所述第二连接线之间，并通过所述第四连接线连接于所述第二连接线的端侧；
所述第三导电垫设置在相邻两个所述第三连接线之间，并通过所述第五连接线连接于所述第三连接线的端侧；
所述第二导电垫与所述电源信号线相对设置并电连接，所述第三导电垫与所述电源信号线相对设置并电连接。
9.根据权利要求7所述的拼接显示面板，其特征在于，所述第四连接线和所述第五连接线的宽度均大于所述第二连接线和所述第三连接线的宽度。
10.根据权利要求4或8所述的拼接显示面板，其特征在于，所述电源信号线设置所述第一基底的边缘区域，所述电源信号线包括绑定部，所述绑定部通过导电胶与所述第二导电垫电连接。
11.根据权利要求5或8所述的拼接显示面板，其特征在于，所述电源信号线设置所述第一基底的边缘区域，所述电源信号线包括绑定部，所述绑定部通过导电胶与所述第三导电垫电连接。
12.根据权利要求10所述的拼接显示面板，其特征在于，所述驱动基板还包括绑定垫，所述绑定垫连接于所述电源信号线远离所述第一导电垫的一侧，所述绑定垫用于绑定覆晶薄膜。
13.根据权利要求1所述的拼接显示面板，其特征在于，所述驱动基板还包括设置在所述第一基底上的薄膜晶体管和设置在所述薄膜晶体管上的平坦层，所述平坦层开设有开口，所述开口裸露所述第一导电垫，所述第一导电垫电连接于所述薄膜晶体管；
所述LED器件设置在所述开口内。
CN202210307389.9A 2022-03-25 2022-03-25 拼接显示面板 Active CN114694517B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210307389.9A CN114694517B (zh) 2022-03-25 2022-03-25 拼接显示面板
PCT/CN2022/087092 WO2023178762A1 (zh) 2022-03-25 2022-04-15 拼接显示面板
US17/755,530 US20240170465A1 (en) 2022-03-25 2022-04-15 Splicing display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210307389.9A CN114694517B (zh) 2022-03-25 2022-03-25 拼接显示面板

Publications (2)

Publication Number Publication Date
CN114694517A true CN114694517A (zh) 2022-07-01
CN114694517B CN114694517B (zh) 2023-06-02

Family

ID=82139747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210307389.9A Active CN114694517B (zh) 2022-03-25 2022-03-25 拼接显示面板

Country Status (3)

Country Link
US (1) US20240170465A1 (zh)
CN (1) CN114694517B (zh)
WO (1) WO2023178762A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180315355A1 (en) * 2016-09-27 2018-11-01 Boe Technology Group Co., Ltd. Splicing screen, method and device for driving the same, and display apparatus
US20200312886A1 (en) * 2019-03-25 2020-10-01 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel and fabrication method thereof, and display device
CN112259592A (zh) * 2020-10-22 2021-01-22 京东方科技集团股份有限公司 柔性基板、显示屏及显示装置
CN112562526A (zh) * 2020-12-11 2021-03-26 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN112748612A (zh) * 2019-10-31 2021-05-04 三星显示有限公司 显示设备
CN113514972A (zh) * 2021-04-01 2021-10-19 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN113593424A (zh) * 2021-07-30 2021-11-02 Tcl华星光电技术有限公司 拼接显示面板及显示装置
CN113674623A (zh) * 2021-08-13 2021-11-19 Tcl华星光电技术有限公司 背光灯板、背光模组及显示装置
CN114188381A (zh) * 2021-12-03 2022-03-15 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060108915A1 (en) * 2004-11-23 2006-05-25 Eastman Kodak Company Tiled OLED display
CN109888085B (zh) * 2019-03-11 2021-01-26 京东方科技集团股份有限公司 显示面板及其制备方法
KR20210113478A (ko) * 2020-03-05 2021-09-16 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법, 및 이를 포함하는 타일드 표시 장치
TWI737484B (zh) * 2020-06-05 2021-08-21 友達光電股份有限公司 顯示裝置
CN111933653A (zh) * 2020-08-05 2020-11-13 上海天马微电子有限公司 一种显示面板及其制备方法、显示装置
CN112366214A (zh) * 2020-11-13 2021-02-12 广州新视界光电科技有限公司 一种led无缝拼接显示面板及其实现方法
CN113721398B (zh) * 2021-08-25 2023-12-29 Tcl华星光电技术有限公司 显示装置及电子设备

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180315355A1 (en) * 2016-09-27 2018-11-01 Boe Technology Group Co., Ltd. Splicing screen, method and device for driving the same, and display apparatus
US20200312886A1 (en) * 2019-03-25 2020-10-01 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel and fabrication method thereof, and display device
CN112748612A (zh) * 2019-10-31 2021-05-04 三星显示有限公司 显示设备
CN112259592A (zh) * 2020-10-22 2021-01-22 京东方科技集团股份有限公司 柔性基板、显示屏及显示装置
CN112562526A (zh) * 2020-12-11 2021-03-26 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN113514972A (zh) * 2021-04-01 2021-10-19 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN113593424A (zh) * 2021-07-30 2021-11-02 Tcl华星光电技术有限公司 拼接显示面板及显示装置
CN113674623A (zh) * 2021-08-13 2021-11-19 Tcl华星光电技术有限公司 背光灯板、背光模组及显示装置
CN114188381A (zh) * 2021-12-03 2022-03-15 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
WO2023178762A1 (zh) 2023-09-28
CN114694517B (zh) 2023-06-02
US20240170465A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
US11233112B2 (en) Display device
TWI274936B (en) Display device
CN110164879B (zh) 阵列基板、显示装置
CN111952331A (zh) 微发光二极管显示基板及其制作方法
CN111584579B (zh) 一种显示面板及拼接屏
KR102635781B1 (ko) 배선 필름 및 그를 포함한 표시 장치
CN113593424A (zh) 拼接显示面板及显示装置
CN114975332A (zh) 驱动基板及显示面板
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
CN103972201A (zh) 封装结构与显示模组
CN114694517B (zh) 拼接显示面板
CN115176220A (zh) 柔性印刷电路板和显示触控装置
CN112436033A (zh) 显示装置和印刷电路板
KR101883152B1 (ko) 반도체 장치
CN114725175A (zh) 显示面板、拼接屏及显示装置
KR20230094862A (ko) 표시 장치
TWI392948B (zh) 主動元件陣列基板
CN211208482U (zh) 一种窄边框的面板结构
CN113707672B (zh) 基板、显示面板及拼接显示面板
CN113299852B (zh) 显示面板
US20240258486A1 (en) Display device and method for operating the same
US20240222385A1 (en) Display device
JP2010169803A (ja) 電気光学装置および電子機器
US20240213228A1 (en) Display device
KR20230066035A (ko) 백라이트 유닛, 이를 포함하는 디스플레이 장치, 및 디스플레이 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant