CN114648960B - 显示装置和栅极驱动电路 - Google Patents

显示装置和栅极驱动电路 Download PDF

Info

Publication number
CN114648960B
CN114648960B CN202111505160.8A CN202111505160A CN114648960B CN 114648960 B CN114648960 B CN 114648960B CN 202111505160 A CN202111505160 A CN 202111505160A CN 114648960 B CN114648960 B CN 114648960B
Authority
CN
China
Prior art keywords
transistor
nth
scan
pull
mth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111505160.8A
Other languages
English (en)
Other versions
CN114648960A (zh
Inventor
洪禮媛
申宴于
文泰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114648960A publication Critical patent/CN114648960A/zh
Application granted granted Critical
Publication of CN114648960B publication Critical patent/CN114648960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G09G2300/0895—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element having more than one selection line for a two-terminal active matrix LCD, e.g. Lechner and D2R circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本公开的实施例涉及一种显示装置和栅极驱动电路。还提供了一种根据第m个扫描驱动器(第二扫描驱动器)的Q节点的电压来控制的同步晶体管，并且该同步晶体管控制第n个发光驱动器的输出端子与第m个扫描驱动器的时钟输入端子之间的电连接，从而可以改善作为一种栅极信号的发光信号的上升特性和/或下降特性，由此改善驱动晶体管的阈值电压补偿性能和图像质量。

Description

显示装置和栅极驱动电路
相关申请的交叉引用
本申请要求于2020年12月17日提交的韩国专利申请No.10-2020-0177895的优先权，由此出于所有目的通过引用将该韩国专利申请并入本文，就好像在本文中完整阐述一样。
技术领域
本公开涉及一种显示装置和栅极驱动电路。
背景技术
信息社会的发展导致对各种类型的显示装置的需求增加，并且近年来，正在积极开发其中显示面板直接发光的自发光显示器。
在常规自发光显示器的情况下，布置在显示面板中的多个子像素中的每一个包括发光器件和用于驱动发光器件的驱动晶体管、以及用于控制发光器件是否发光或发光的时序等的发光晶体管。
随着每个子像素的驱动时间增加，可能会出现驱动晶体管的劣化，并且在驱动晶体管劣化的情况下，驱动晶体管的阈值电压或迁移率可能发生变化。取决于多个子像素中的每一个的驱动时间偏差，多个子像素中的驱动晶体管的劣化程度可能不同，并且多个子像素中的驱动晶体管之间可能出现特性偏差。为此，可能发生多个子像素的亮度偏差，这可能导致图像质量劣化。
因此，总体上，已经开发了一种用于通过感测驱动晶体管的特性值来补偿特性值偏差的技术。然而，尽管进行了这种补偿，仍然存在诸如子像素之间的亮度偏差的问题。
发明内容
本申请人发现，尽管对驱动晶体管的特性值进行了补偿，图像质量仍然劣化，其原因是控制发光器件的发光或发光时序的发光晶体管的开关性能的劣化或偏差。
因此，本公开的实施例可以提供一种显示装置和栅极驱动电路，其能够准确地执行内部补偿并改善图像质量，而不受用于控制发光器件的发光或发光时序的发光晶体管的开关性能的劣化或偏差的影响。
本公开的实施例可以提供一种显示装置和栅极驱动电路，其能够改善作为一种栅极信号的发光信号的上升特性和/或下降特性，从而改善驱动晶体管的阈值电压补偿性能，以改善图像质量。
本公开的实施例可以提供一种显示装置和栅极驱动电路，其能够改善作为一种栅极信号的发光信号的上升特性和/或下降特性，从而增加数据输入时间并且改善子像素的充电性能，以改善图像质量。
在一个方面，本公开的实施例可以提供一种显示装置，其包括显示面板，该显示面板包括多条数据线、多条第一扫描线、多条第二扫描线、多条发光线和多个子像素、用于向多条数据线输出数据电压的数据驱动电路、以及用于向多条第一扫描线输出第一扫描信号、向多条第二扫描线输出第二扫描信号、以及向多条发光线输出发光信号的栅极驱动电路。
多个子像素可以构成多个子像素行，并且多个子像素行可以包括第n个子像素行。
多条第一扫描线可以包括对应于第n个子像素行的第n条第一扫描线和对应于与第n个子像素行相同或不同的第m个子像素行的第m条第一扫描线，并且多条第二扫描线可以包括对应于第n个子像素行的第n条第二扫描线和对应于第m个子像素行的第m条第二扫描线，并且多条发光线可以包括对应于第n个子像素行的第n条发光线和对应于第m个子像素行的第m条发光线。
栅极驱动电路可以包括：第n个栅极驱动电路，其包括用于向第n条第一扫描线输出第n个第一扫描信号的第n个第一扫描驱动器、以及用于向第n条第二扫描线输出第n个第二扫描信号的第n个第二扫描驱动器、以及用于向第n条发光线输出第n个发光信号的第n个发光驱动器；第m个栅极驱动电路，其包括用于向第m条第一扫描线输出第m个第一扫描信号的第m个第一扫描驱动器、以及用于向第m条第二扫描线输出第m个第二扫描信号的第m个第二扫描驱动器、以及用于向第m条发光线输出第m个发光信号的第m个发光驱动器。
显示装置还可以包括同步晶体管，该同步晶体管基于第m个第二扫描驱动器的Q节点的电压而被控制，并且控制第n个发光驱动器的输出端子和第m个第二扫描驱动器的时钟输入端子之间的电连接。
在第n个子像素行中包括的第n个子像素被驱动的时段期间，第n个发光信号可以包括第一关断电平电压段、第一导通电平电压段、第二关断电平电压段和第二导通电平电压段。
第一关断电平电压段改变为第一导通电平电压段的上升时序或下降时序可以与第m个第二扫描信号的上升时序或下降时序同步。
第n个发光驱动器可以包括上拉晶体管和下拉晶体管，并且第m个第二扫描驱动器可以包括上拉晶体管和下拉晶体管。
在第n个发光驱动器中包括的上拉晶体管和下拉晶体管中的每一个的类型与第m个第二扫描驱动器中包括的上拉晶体管和下拉晶体管中的每一个的类型相同的情况下，在第n个子像素行中包括的第n个子像素被驱动的时段期间，在第n个发光信号中，第一导通电平电压段改变为第二关断电平电压段的下降时序或上升时序可以与第m个第二扫描信号的下降时序或上升时序同步。
在第n个发光驱动器中包括的上拉晶体管和下拉晶体管中的每一个的类型与第m个第二扫描驱动器中包括的上拉晶体管和下拉晶体管中的每一个的类型不同的情况下，在第n个子像素行中包括的第n个子像素被驱动的时段期间，在第n个发光信号中，第一导通电平电压段改变为第二关断电平电压段的下降时序或上升时序可以与第m个第二扫描信号的下降时序或上升时序不同步。
包括在第n个子像素行中的第n个子像素可以包括发光器件、用于驱动发光器件的驱动晶体管、由第n个第一扫描信号控制并被配置为控制驱动晶体管的第一节点和数据线之间的电连接的第一扫描晶体管、由第n个第二扫描信号控制并被配置为控制驱动晶体管的第二节点和初始化线之间的电连接的第二扫描晶体管、由第n个发光信号控制并且被配置为控制驱动晶体管的第三节点和驱动线之间的电连接的发光晶体管、以及连接在驱动晶体管的第一节点和第二节点之间的存储电容器。这里，在第n个子像素行中包括的第n个子像素被驱动的时段期间，第n个发光信号包括第一关断电平电压段、第一导通电平电压段、第二关断电平电压段和第二导通电平电压段，并且在第n个发光信号中，第一关断电平电压段改变为第一导通电平电压段的上升时序或下降时序可以与第m个第二扫描信号的上升时序或下降时序同步。
同步晶体管的类型可以与第一扫描晶体管和第二扫描晶体管中的每一个的类型相同。
第n个发光驱动器可以包括上拉晶体管和下拉晶体管，并且第m个第二扫描驱动器可以包括上拉晶体管和下拉晶体管。在这种情况下，同步晶体管的类型可以与包括在第m个第二扫描驱动器中的上拉晶体管和下拉晶体管中的每一个的类型相同。
第一扫描晶体管、第二扫描晶体管和发光晶体管可以是N型晶体管。
在第一扫描晶体管、第二扫描晶体管和发光晶体管为N型晶体管的情况下，第n个发光驱动器可以包括为N型晶体管的上拉晶体管和下拉晶体管，并且第m个第二扫描驱动器可以包括为N型晶体管的上拉晶体管和下拉晶体管。同步晶体管可以是N型晶体管。
在第一扫描晶体管、第二扫描晶体管和发光晶体管为N型晶体管的情况下，m为(n+1)，并且在第n个子像素行中包括的第n个子像素被驱动的时段期间，在第n个发光信号中，第一低电平电压段改变为第一高电平电压段的上升时序可以与第(n+1)个第二扫描信号的上升时序同步。另外，在第n个发光信号中，第一高电平电压段改变为第二低电平电压段的下降时序可以与第(n+1)个第二扫描信号的下降时序同步。
第一扫描晶体管、第二扫描晶体管和发光晶体管可以是P型晶体管。
在第一扫描晶体管、第二扫描晶体管和发光晶体管为P型晶体管的情况下，第n个发光驱动器可以包括为P型晶体管的上拉晶体管和下拉晶体管，并且第m个第二扫描驱动器可以包括为P型晶体管的上拉晶体管和下拉晶体管，并且同步晶体管可以是P型晶体管。
在第一扫描晶体管、第二扫描晶体管和发光晶体管为P型晶体管的情况下，m为(n+1)，并且在包括在第n个子像素行中的第n个子像素被驱动的时段期间，在第n个发光信号中，第一高电平电压段改变为第一低电平电压段的下降时序可以与第(n+1)个第二扫描信号的下降时序同步。另外，在第n个发光信号中，第一低电平电压段改变为第二高电平电压段的上升时序可以与第(n+1)个第二扫描信号的上升时序同步。
第一扫描晶体管和第二扫描晶体管可以是N型晶体管，并且发光晶体管可以是P型晶体管。
在第一扫描晶体管和第二扫描晶体管为N型晶体管且发光晶体管为P型晶体管的情况下，第n个发光驱动器可以包括为P型晶体管的上拉晶体管和上拉晶体管，并且第m个第二扫描驱动器可以包括为N型晶体管的上拉晶体管和下拉晶体管，并且同步晶体管可以是N型晶体管。
在第一扫描晶体管和第二扫描晶体管为N型晶体管并且发光晶体管为P型晶体管的情况下，m为n，并且在包括在第n个子像素行中的第n个子像素被驱动的时段期间，在第n个发光信号中，第一高电平电压段改变为第一低电平电压段的下降时序可以与第n个第二扫描信号的下降时序同步。在第n个发光信号中，第一低电平电压段改变为第二高电平电压段的上升时序可能与第n个第二扫描信号的上升时序不同步。
第一扫描晶体管和第二扫描晶体管可以是P型晶体管，并且发光晶体管可以是N型晶体管。
在第一扫描晶体管和第二扫描晶体管为P型晶体管并且发光晶体管为N型晶体管的情况下，第n个发光驱动器可以包括为N型晶体管的上拉晶体管和上拉晶体管，并且第m个第二扫描驱动器可以包括为P型晶体管的上拉晶体管和下拉晶体管，并且同步晶体管可以为P型晶体管。
在第一扫描晶体管和第二扫描晶体管为P型晶体管并且发光晶体管为N型晶体管的情况下，m为n，并且在包括在第n个子像素行中的第n个子像素被驱动的时段期间，在第n个发光信号中，第一低电平电压段改变为第一高电平电压段的上升时序可以与第n个第二扫描信号的上升时序同步。在第n个发光信号中，第一高电平电压段改变为第二低电平电压段的下降时序可以与第n个第二扫描信号的下降时序不同步。
在第n个子像素行中包括的第n个子像素被驱动的时段内的其中第n个发光信号为第一导通电平电压段的时段期间，驱动晶体管的第二节点的电压可以提升，并且驱动晶体管的第一节点和第二节点之间的电压差可以变为驱动晶体管的阈值电压。
本公开的实施例可以提供一种显示装置，其包括显示面板，显示面板包括多条数据线、多条第一扫描线、多条第二扫描线、多条发光线和多个子像素、用于向多条数据线输出数据电压的数据驱动电路、以及用于向多条第一扫描线输出第一扫描信号、向多条第二扫描线输出第二扫描信号、以及向多条发光线输出发光信号的栅极驱动电路。
多个子像素中的每一个可以包括发光器件、用于驱动发光器件的驱动晶体管、由第一扫描信号控制并被配置为控制驱动晶体管的第一节点和数据线之间的电连接的第一扫描晶体管、由第二扫描信号控制并被配置为控制驱动晶体管的第二节点与初始化线之间的电连接的第二扫描晶体管、由发光信号控制并被配置为控制驱动晶体管的第三节点和驱动线之间的电连接的发光晶体管、以及连接在驱动晶体管的第一节点和第二节点之间的存储电容器。
多个子像素可以构成多个子像素行，并且多个子像素行可以包括第n个子像素行。
多条第一扫描线可以包括对应于第n个子像素行的第n条第一扫描线和对应于与第n个子像素行相同或不同的第m个子像素行的第m条第一扫描线，并且多条第二扫描线可以包括对应于第n个子像素行的第n条第二扫描线和对应于第m个子像素行的第m条第二扫描线，并且多条发光线可以包括对应于第n个子像素行的第n条发光线和对应于第m个子像素行的第m条发光线。
在第n个子像素行中包括的第n个子像素被驱动的时段期间，第n个发光信号可以包括第一关断电平电压段、第一导通电平电压段、第二关断电平电压段和第二导通电平电压段。
在第n个子像素行中包括的第n个子像素被驱动的时段期间，在第n个发光信号中，第一关断电平电压段改变为第一导通电平电压段的上升时序或下降时序可以与第m个第二扫描信号的上升时序或下降时序同步。
栅极驱动电路可以包括：第n个栅极驱动电路，其包括用于向第n条第一扫描线输出第n个第一扫描信号的第n个第一扫描驱动器、以及用于向第n条第二扫描线输出第n个第二扫描信号的第n个第二扫描驱动器、以及用于向第n条发光线输出第n个发光信号的第n个发光驱动器；第m个栅极驱动电路，其包括用于向第m条第一扫描线输出第m个第一扫描信号的第m个第一扫描驱动器、以及用于向第m条第二扫描线输出第m个第二扫描信号的第m个第二扫描驱动器、以及用于向第m条发光线输出第m个发光信号的第m个发光驱动器。
显示装置还可以包括同步晶体管，该同步晶体管基于第m个第二扫描驱动器的Q节点的电压而被控制，并且控制第n个发光驱动器的输出端子和第m个第二扫描驱动器的时钟输入端子之间的电连接。
同步晶体管的类型可以与第一扫描晶体管和第二扫描晶体管中的每一个的类型相同。
本公开的实施例可以提供一种栅极驱动电路，包括：用于向对应于第n个子像素行的第n个发光线输出第n个发光信号的第n个发光驱动器；用于向对应于与第n个子像素行相同或不同的第m个子像素行的第m条扫描线输出第m个扫描信号的第m个扫描驱动器(第二扫描驱动器)；以及同步晶体管，该同步晶体管基于第m个扫描驱动器(第二扫描驱动器)的Q节点的电压而被控制，并且控制第n个发光驱动器的输出端子和第m个扫描驱动器的时钟输入端子之间的电连接。
根据本公开的实施例，可以提供一种显示装置和栅极驱动电路，其能够准确地执行内部补偿并改善图像质量，而不受用于控制发光器件的发光或发光时序的发光晶体管的开关性能的劣化或偏差的影响。
根据本公开的实施例，可以提供一种显示装置和栅极驱动电路，其能够改善作为一种栅极信号的发光信号的上升特性和/或下降特性，从而改善驱动晶体管的阈值电压补偿性能，以改善图像质量。
根据本公开的实施例，可以提供一种显示装置和栅极驱动电路，其能够改善作为一种栅极信号的发光信号的上升特性和/或下降特性，从而增加数据输入时间并且改善子像素的充电性能，以改善图像质量。
附图说明
图1示出了根据本公开实施例的显示装置的***配置。
图2示出了根据本公开实施例的显示装置的***实施方式的示例。
图3A示出了根据本公开实施例的显示面板中的子像素行。
图3B示出了根据本公开实施例的显示装置的栅极驱动电路。
图4示出了根据本公开实施例的显示装置的补偿电路。
图5为根据本公开实施例的显示装置的补偿电路的驱动时序图。
图6A示出了根据本公开实施例的显示装置的补偿电路的初始化时段。
图6B示出了根据本公开实施例的显示装置的补偿电路的采样时段。
图6C示出了根据本公开实施例的显示装置的补偿电路的写入时段。
图6D示出了根据本公开实施例的显示装置的补偿电路的发光时段。
图7和图8示出了根据本公开实施例的栅极驱动电路的示例。
图9是用于解释根据本公开实施例的显示装置中的补偿电路和栅极驱动电路的操作的图。
图10示出了从图4的补偿电路修改的补偿电路。
图11是图10的补偿电路的驱动时序图。
图12示出了用于图10的补偿电路的栅极驱动电路。
图13示出了从图4的补偿电路修改的另一个补偿电路。
图14是图13的补偿电路的驱动时序图。
图15示出了用于图13的补偿电路的栅极驱动电路。
图16示出了从图4的补偿电路修改的另一个补偿电路。
图17是图16的补偿电路的驱动时序图。
图18示出了用于图16的补偿电路的栅极驱动电路。
图19A和图19B示出了在根据本公开实施例的显示装置中通过使用同步晶体管而具有改善的上升特性和下降特性的发光信号。
图20示出了从图4的补偿电路修改的另一个补偿电路。
图21是图20的补偿电路的驱动时序图。
具体实施方式
在本公开的示例或实施例的以下描述中，将参考附图，其中通过说明的方式示出可以实施的特定示例或实施例，并且其中相同的附图标记和符号可以用来表示相同或相似的部件，即使它们在不同的附图中示出。此外，在本公开的示例或实施例的以下描述中，当确定描述可能使本公开的一些实施例中的主题变得不清楚时，将省略对并入本文的公知功能和部件的详细描述。本文使用的诸如“包括”、“具有”、“包含”、“构成”、“组成”和“形成”等术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。如本文所用，单数形式旨在包括复数形式，除非上下文另有明确指示。
诸如“第一”、“第二”、“A”、“B”、“(A)”或“(B)”之类的术语在本文中可以用于描述本公开的要素。这些术语中的每一个不用于定义要素的本质、次序、顺序或数量等，而仅用于将相应要素与其他要素区分开。
当提到第一要素与第二要素“连接或耦合”、“接触或重叠”等时，其应被解释为，不仅第一要素可以与第二要素“直接连接或耦合”或“直接接触或重叠”，而是第三要素也可以“***”在第一和第二要素之间，或者第一和第二要素可以通过第四要素彼此“连接或耦合”、“接触或重叠”等。这里，第二要素可以包括在彼此“连接或耦合”、“接触或重叠”等的两个或更多个要素中的至少一个中。
当诸如“之后”、“随后”、“接下来”、“之前”等与时间相关的术语用于描述要素或配置的过程或操作、或操作、处理、制造方法中的流程或步骤时，这些术语可以用于描述非连续或非顺序的过程或操作，除非一起使用术语“直接”或“立即”。
此外，当提及任何尺寸、相对大小等时，应考虑到，要素或特征的数值或相应信息(例如，级别、范围等)包括可能由各种因素(例如，过程因素、内部或外部影响、噪音等)引起的容差或误差范围，即使未指定相关描述。此外，术语“可以”完全包含术语“可能”的所有含义。
图1示意性地示出了根据本公开实施例的包括在显示装置100中的***配置。
参考图1，显示装置100可以包括显示面板110、用于驱动显示面板110的驱动电路。
驱动电路可以包括数据驱动电路120和栅极驱动电路130，并且还可以包括用于控制数据驱动电路120和栅极驱动电路130的控制器140。
显示面板110可以包括基板SUB和设置在基板SUB上的诸如多条数据线DL和多条栅极线GL的信号线。显示面板110可以包括连接到多条数据线DL和多条栅极线GL的多个子像素SP。
多条栅极线GL可以包括多条第一扫描线SCL1、多条第二扫描线SCL2和多条发光线EML。
设置在显示面板110上的多个子像素SP可以构成多个子像素行。多个子像素行中的每一个可以连接到一条第一扫描线SCL1、一条第二扫描线SCL2和一条发光线EML。
显示面板110可以包括其中显示图像的显示区域DA和其中不显示图像的非显示区域NDA。在显示面板110中，用于显示图像的多个子像素SP可以设置在显示区域DA中。在非显示区域NDA中，驱动电路120、130和140可以被电连接或安装，并且可以设置连接集成电路或印刷电路的焊盘单元。
数据驱动电路120是用于驱动多条数据线DL的电路，并且可以向多条数据线DL输出数据电压。
栅极驱动电路130是用于驱动多条栅极线GL的电路，并且可以向多条栅极线GL供应栅极信号。
多条栅极线GL可以包括多条第一扫描线SCL1、多条第二扫描线SCL2和多条发光线EML。
因此，栅极驱动电路130可以向多条第一扫描线SCLl输出第一扫描信号，并且可以向多条第二扫描线SCL2输出第二扫描信号，并且可以向发光线EML输出发光信号。因此，栅极驱动电路130可以包括用于向多条第一扫描线SCL1输出第一扫描信号的第一扫描驱动器、用于向多条第二扫描线SCL2输出第二扫描信号的第二扫描驱动器、以及用于向多条发光线EML输出发光信号的发光驱动器。
控制器140可以向数据驱动电路120供应数据驱动时序控制信号DCS以控制数据驱动电路120的操作时序。控制器140可以向栅极驱动电路130供应用于控制栅极驱动电路130的操作时序的栅极驱动时序控制信号GCS。
控制器140可以根据在每帧中实施的时序开始扫描，并且可以根据数据驱动电路120使用的数据电压格式转换从外部输入的输入图像数据，以将转换后的图像数据供应给数据驱动电路120并根据扫描在适当的时间控制数据驱动。
除了输入图像数据之外，控制器140还可以从外部(例如，主机***150)接收各种时序信号，包括垂直同步信号VSYNC、水平同步信号HSYNC、输入数据使能信号DE、时钟信号CLK。
控制器140可以通过使用从外部接收的诸如垂直同步信号VSYNC、水平同步信号HSYNC、输入数据使能信号DE和时钟信号CLK的各种时序信号来生成各种控制信号DCS和GCS，并且可以将控制信号输出到数据驱动电路120和栅极驱动电路130。
例如，为了控制栅极驱动电路130，控制器140可以输出包括栅极起始脉冲GSP、栅极移位时钟GSC和栅极输出使能信号GOE的各种栅极控制信号GCS。
此外，为了控制数据驱动电路120，控制器140可以输出包括源极起始脉冲SSP、源极采样时钟SSC、源极输出使能信号SOE等的各种数据控制信号DCS。
控制器140可以被实施为与数据驱动电路120分离的部件，或者可以与数据驱动电路120集成并被实施为集成电路。
数据驱动电路120可以通过从控制器140接收图像数据并向多条数据线DL供应数据电压来驱动多条数据线DL。在此，数据驱动电路120也可以被称为源极驱动电路。
数据驱动电路120可以包括一个或多个源极驱动器集成电路SDIC。
每个源极驱动器集成电路SDIC可以包括移位寄存器、锁存电路、数模转换器、输出缓冲器等。在一些情况下，每个源极驱动器集成电路SDIC还可以包括模数转换器ADC。
例如，每个源极驱动器集成电路SDIC可以通过带式自动接合(TAB)方法连接到显示面板110，或者可以以玻璃上芯片(COG)或面板上芯片(COP)的方法连接到显示面板110的接合焊盘，或者可以以膜上芯片(COF)方法实施以连接到显示面板110。
栅极驱动电路130可以根据控制器140的控制输出导通电平电压的栅极信号或关断电平电压的栅极信号。栅极驱动电路130可以通过向多条栅极线GL顺序地供应具有导通电平电压的栅极信号来顺序地驱动多条栅极线GL。
栅极驱动电路130可以通过带式自动接合(TAB)方法连接到显示面板110，或者可以通过玻璃上芯片(COG)或面板上芯片(COP)方法连接到显示面板110的焊盘，或者可以根据膜上芯片(COF)方法连接到显示面板110。替代地，栅极驱动电路130可以以面板内栅极(GIP)类型形成在显示面板110的非显示区域NDA中。栅极驱动电路130可以设置在基板SUB上或连接至基板SUB。即，在GIP类型的情况下，栅极驱动电路130可以设置在基板SUB的非显示区域NDA中。在玻璃上芯片(COG)类型、膜上芯片(COF)类型等的情况下，栅极驱动电路130可以连接到基板SUB。
当特定的栅极线GL被栅极驱动电路130打开时，数据驱动电路120可以将从控制器140接收的图像数据转换为模拟数据电压并供应给数据线DL。
数据驱动电路120可以连接到显示面板110的一侧(例如，上侧或下侧)。取决于驱动方法、面板设计方法等，数据驱动电路120可以连接到显示面板110的两侧(例如，上侧和下侧)或者可以连接到显示面板110的四侧中的至少两个。
栅极驱动电路130可以连接到显示面板110的一侧(例如，左侧或右侧)。取决于驱动方法、面板设计方法等，栅极驱动电路130可以连接到显示面板110的两侧(例如，左侧和右侧)或者可以连接到显示面板110的四侧中的至少两个。
控制器140可以是通用显示技术中使用的时序控制器或者是能够进一步执行其他控制功能的控制装置，包括时序控制器。替代地，控制器可以是与时序控制器不同的控制装置，也可以是控制装置内的电路。控制器140可以用各种电路或电子部件来实施，例如集成电路(IC)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)或处理器。
控制器140可以安装在印刷电路板或柔性印刷电路等上，并且可以通过印刷电路板或柔性印刷电路等电连接到数据驱动电路120和栅极驱动电路130。
控制器140可以根据一个或多个预定接口向数据驱动电路120发送信号或从数据驱动电路120接收信号。这里，例如，接口可以包括低压差分信号(LVDS)接口、EPI接口和串行***接口(SPI)。
控制器140可以包括诸如一个或多个寄存器的存储介质。
根据本公开实施例的显示装置100可以是自发光显示器，例如有机发光二极管(OLED)显示器、量子点显示器和微型发光二极管显示器等。
在根据本公开实施例的显示装置100是OLED显示器的情况下，每个子像素SP可以包括用于发光的有机发光二极管(OLED)作为发光器件。如果根据本公开实施例的显示装置100是量子点显示器，则每个子像素SP可以包括由作为自发光半导体晶体的量子点制成的发光器件。如果根据本公开实施例的显示装置100是微型LED显示器，则每个子像素SP可以包括由自发光无机材料制成的微型发光器件作为发光器件。
图2示出了根据本公开实施例的显示装置100的***实施方式的示例。
参考图2，显示面板110可以包括其中显示图像的显示区域DA和其中不显示图像的非显示区域NDA。
参考图2，在数据驱动电路120包括一个或多个源极驱动器集成电路SDIC并以膜上芯片(COF)方法实施的情况下，每个源极驱动器集成电路SDIC可以安装在连接到面板110的非显示区域NDA的电路膜SF上。
参考图2，栅极驱动电路130可以实施为面板内栅极(GIP)类型。在这种情况下，栅极驱动电路130可以形成在显示面板110的非显示区域NDA中。在其他实施例中，不同于图2，栅极驱动电路130可以实施为膜上芯片(COF)类型。
显示装置100可以包括用于一个或多个源极驱动器集成电路SDIC与其他器件之间的电路连接的至少一个源极印刷电路板SPCB和用于安装控制部件和各种电气器件的控制印刷电路板CPCB。
其上安装有源极驱动器集成电路SDIC的电路膜SF可以连接至至少一个源极印刷电路板SPCB。即，电路膜SF的安装了源极驱动器集成电路SDIC的一侧可以电连接到显示面板110，而其另一侧可以电连接到源极印刷电路板SPCB。
控制器140和电源管理集成电路PMIC 300可以安装在控制印刷电路板CPCB上。控制器140可以执行与显示面板110的驱动相关的总体控制功能，并且可以控制数据驱动电路120和栅极驱动电路130的操作。电源管理集成电路300可以向数据驱动电路120和栅极驱动电路130供应各种电压或电流，或者可以控制要供应的电压或电流。
至少一个源极印刷电路板SPCB和控制印刷电路板CPCB可以通过至少一个连接电缆CBL而电连接。这里，连接电缆CBL可以是例如柔性印刷电路(FPC)、柔性扁平电缆(FFC)等。
至少一个源极印刷电路板SPCB和控制印刷电路板CPCB可以通过集成到一个印刷电路板中来实施。
根据本公开的一些实施例的显示装置100还可以包括用于调整电压电平的电平移位器。例如，电平移位器可以设置在控制印刷电路板CPCB或源极印刷电路板SPCB上。在根据本公开实施例的显示装置100中，电平移位器可以向栅极驱动电路130供应用于栅极驱动的信号。例如，电平移位器可以向栅极驱动电路130供应多个时钟信号。因此，栅极驱动电路130可以基于从电平移位器输入的多个时钟信号将多个栅极信号输出到多条栅极线GL。这里，多条栅极线GL可以将多个栅极信号传输到设置在基板SUB的显示区域DA中的子像素SP。
图3A示出了根据本公开实施例的显示面板110中的子像素行。
参考图3A，设置在显示面板110的显示区域DA中的多个子像素SP可以构成多个子像素行。子像素行可以包括任何第n个子像素行SPR(n)。这里，n是大于或等于1的自然数。
多条第一扫描线SCLl可以包括对应于第n个子像素行SPR(n)的第n条第一扫描线SCLl(n)和对应于第m个子像素行SPR(m)的第m条第一扫描线SCLl(m)。
多条第二扫描线SCL2可以包括对应于第n个子像素行SPR(n)的第n条第二扫描线SCL2(n)和对应于第m个子像素行SPR(m)的第m条第二扫描线SCL2(m)。
多条发光线EML可以包括对应于第n个子像素行SPR(n)的第n条发光线EML(n)和对应于第m个子像素行SPR(m)的第m条发光线EML(m)。
第n条第一扫描线SCL1(n)可以将第n个第一扫描信号SCAN1(n)供应给包括在第n个子像素行SPR(n)中的第n个子像素SP(n)。
第n条第二扫描线SCL2(n)可以将第n个第二扫描信号SCAN2(n)供应给包括在第n个子像素行SPR(n)中的第n个子像素SP(n)。
第n条发光线EML(n)可以将第n个发光信号EM(n)供应给包括在第n个子像素行SPR(n)中的第n个子像素SP(n)。
第m条第一扫描线SCL1(m)可以将第m个第一扫描信号SCAN1(m)供应给包括在第m个子像素行SPR(m)中的第m个子像素SP(m)。
第m条第二扫描线SCL2(m)可以将第m个第二扫描信号SCAN2(m)供应给包括在第m个子像素行SPR(m)中的第m个子像素SP(m)。
第m条发光线EML(m)可以将第m个发光信号EM(m)供应给包括在第m个子像素行SPR(m)中的第m个子像素SP(m)。
这里，在一些实施例中，第m个子像素行SPR(m)可以与第n个子像素行SPR(n)相同，或者在其他实施例中，第m个子像素行SPR(m)可以是与第n个子像素行SPR(n)不同的子像素行。即，根据本公开的一些实施例，m为n或与n不同的数，可以为(n+k)或(n-k)(k为大于或等于1的自然数)。
如果第m个子像素行SPR(m)是不同于第n个子像素行SPR(n)的子像素行，则第m个子像素行SPR(m)可以是第(n+1)子像素行SPR(n+1)。替代地，对于任意k(大于或等于1的自然数)，第m个子像素行SPR(m)可以是第(n+k)子像素行SPR(n+k)或第(n-k)子像素行SPR(n-k)。
图3B示出了根据本公开实施例的显示装置100的栅极驱动电路130。
栅极驱动电路130可以包括对应于设置在第n个子像素行SPR(n)中的第n个子像素SP(n)的第n个栅极驱动电路310，以及对应于设置在第m个子像素行SPR(m)中的第m个子像素SP(m)的第m个栅极驱动电路320。
第n个栅极驱动电路310可以通过第n条第一扫描线SCL1(n)向包括在第n个子像素行SPR(n)中的第n个子像素SP(n)输出第n个第一扫描信号SCAN1(n)，可以通过第n条第二扫描线SCL2(n)向包括在第n个子像素行SPR(n)中的第n个子像素SP(n)输出第n个第二扫描信号SCAN2(n)，并且可以通过第n条发光线EML(n)将第n个发光信号EM(n)输出到包括在第n个子像素行SPR(n)中的第n个子像素SP(n)。
第n个栅极驱动电路310可以包括用于通过第n个第一扫描输出端子Nsc1(n)向第n条第一扫描线SCL1(n)输出第n个第一扫描信号SCAN1(n)的第n个第一扫描驱动器311，用于通过第n个第二扫描输出端子Nsc2(n)向第n条第二扫描线SCL2(n)输出第n个第二扫描信号SCAN2(n)的第n个第二扫描驱动器312，以及通过第n个发光输出端子Nem(n)向第n条发光线EML(n)输出第n个发光信号EM(n)的第n个发光驱动器313。
第n个第一扫描驱动器311可以包括上拉晶体管和下拉晶体管，以及用于控制上拉晶体管的栅极节点(Q节点)和下拉晶体管的栅极节点(QB节点)中的每一个的电压的控制电路。
第n个第二扫描驱动器312可以包括上拉晶体管和下拉晶体管，以及用于控制上拉晶体管的栅极节点(例如，Q节点)和下拉晶体管的栅极节点(例如，QB节点)中的每一个的电压的控制电路。
第n个发光驱动器313可以包括上拉晶体管和下拉晶体管，以及用于控制上拉晶体管的栅极节点(Q节点)和下拉晶体管的栅极节点(QB节点)中的每一个的电压的控制电路。
第m个栅极驱动电路320可以通过第m条第一扫描线SCL1(m)向包括在第m个子像素行SPR(m)中的第m个子像素SP(m)输出第m个第一扫描信号SCAN1(m)，可以通过第m条第二扫描线SCL2(m)向包括在第m个子像素行SPR(m)中的第m个子像素SP(m)输出第m个第二扫描信号SCAN2(m)，并且可以通过第m条发光线EML(m)向包括在第m个子像素行SPR(m)中的第m个子像素SP(m)输出第m个发光信号EM(m)。
第m个栅极驱动电路320可以包括用于通过第m个第一扫描输出端子Nsc1(m)向第m条第一扫描线SCL1(m)输出第m个第一扫描信号SCAN1(m)的第m个第一扫描驱动器311，用于通过第m个第二扫描输出端子Nsc2(m)向第m条第二扫描线SCL2(m)输出第m个第二扫描信号SCAN2(m)的第m个第二扫描驱动器312，以及通过第m个发光输出端子Nem(m)向第m条发光线EML(m)输出第m个发光信号EM(m)的第m个发光驱动器313。
第m个第一扫描驱动器321可以包括上拉晶体管和下拉晶体管，以及用于控制上拉晶体管的栅极节点(Q节点)和下拉晶体管的栅极节点(QB节点)中的每一个的电压的控制电路。
第m个第二扫描驱动器322可以包括上拉晶体管和下拉晶体管，以及用于控制上拉晶体管的栅极节点(Q节点)和下拉晶体管的栅极节点(QB节点)中的每一个的电压的控制电路。
第m个发光驱动器323可以包括上拉晶体管和下拉晶体管，以及用于控制上拉晶体管的栅极节点(Q节点)和下拉晶体管的栅极节点(QB节点)中的每一个的电压的控制电路。
参考以下附图，根据本公开实施例的显示装置100的设置在显示面板110上的每个子像素SP可以基本上包括发光器件ED、用于驱动发光器件ED的驱动晶体管DRT和存储电容器Cst。
每个驱动晶体管DRT具有独特的特性值，例如阈值电压和迁移率(例如，电子迁移率)。随着驱动时间的增加，驱动晶体管DRT的特性值可能改变，使得驱动晶体管DRT的晶体管特性可能改变。因此，驱动晶体管DRT供应给发光器件ED的电流可能改变，从而发光器件ED的发光亮度也可能改变。
然而，多个子像素SP可以具有不同的驱动时间。因此，多个子像素SP中的驱动晶体管DRT之间可能会出现特性值偏差，由此多个子像素SP的亮度发生偏差，从而可能降低显示面板110的图像质量。
因此，根据本公开的一个或多个实施例的显示装置100可以提供用于减小多个子像素SP中的驱动晶体管DRT之间的特性值偏差的补偿功能。由显示装置100执行的补偿功能通过减小或最小化子像素之间的亮度偏差来提高显示装置的图像质量。
根据本公开的一些实施例的显示装置100可以不单独地包括感测构造(例如，模数转换器等)或计算构造(例如，补偿值计算构造等)来提供补偿功能。相反，根据本公开的一些实施例的显示装置100可以通过驱动子像素SP以使得相应的子像素SP发光而不管子像素SP中的驱动晶体管DRT的阈值电压如何来提供补偿功能。该补偿功能可以称为内部补偿功能。
因此，根据本公开实施例的显示装置100的每个子像素SP可以具有能够执行内部补偿的结构。在下文中，能够内部补偿的子像素SP的等效电路或结构也被称为补偿电路。
以下将参考图4至图20描述根据本公开实施例的补偿电路及其驱动方法。
将参考图4至图9描述一种基于N型晶体管的补偿电路及其驱动方法，将参考图10至图12描述一种基于P型晶体管的补偿电路及其驱动方法，并且将参考图13至图18描述一种其中N型晶体管和P型晶体管混合的补偿电路及其驱动方法。
图4、图10、图13和图16的补偿电路具有相同的功能并且以相同的方式驱动，只是仅修改了晶体管类型。因此，将省略重复的描述。图19是一种补偿电路，其中一个晶体管被添加到图4、图10、图13和图16的补偿电路。图19的补偿电路仅在晶体管类型上进行了修改，并且具有相同的功能并且以相同的方式驱动。因此，将省略重复的描述。
参考图4至图20，包括在第n个子像素行SPR(n)中的第n个子像素SP(n)被驱动的时段可以包括初始化时段Tinit、采样时段Tsam、写入时段Twr和发光时段Tem。
参考图4至图20，在包括在第n个子像素行SPR(n)中的第n个子像素SP(n)被驱动的时段期间，第n个发光信号EM(n)可以包括第一关断电平电压段、第一导通电平电压段、第二关断电平电压段和第二导通电平电压段。
第n个发光信号EM(n)中的第一关断电平电压段可以对应于初始化时段Tinit，第n个发光信号EM(n)中的第一导通电平电压段可以对应于采样时段Tsam，第n个发光信号EM(n)中的第二关断电平电压段可以对应于写入时段Twr，并且第n个发光信号EM(n)中的第二导通电平电压段可以对应于发光时段Tem。
参考图5、图11、图14和图17，在根据本公开实施例的显示装置100中，在包括在第n个子像素行SPR(n)中的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一关断电平电压段改变为第一导通电平电压段的上升时序或下降时序可以与第m个第二扫描信号SCAN2(m)的上升时序或下降时序同步。
参考图4、图5、图8、图10、图11和图12，在第n个发光驱动器313中包括的上拉晶体管和下拉晶体管的类型与第m个第二扫描驱动器322中的上拉晶体管和下拉晶体管的类型分别相同的情况下，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一导通电平电压段改变为第二关断电平电压段的下降时序或上升时序可以与第m个第二扫描信号SCAN2(m)的下降时序或上升时序同步。
参考图13至图18，在第n个发光驱动器313中包括的上拉晶体管和下拉晶体管的类型与包括在第m个第二扫描驱动器322中的上拉晶体管和下拉晶体管的类型不同的情况下，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一导通电平电压段改变为第二关断电平电压段的下降时序或上升时序可以与第m个第二扫描信号SCAN2(m)的下降时序或上升时序不同步。
图4示出了根据本公开实施例的显示装置100的补偿电路。
图4示出了作为包括在图3A所示的第n个子像素行SPR(n)中的第n个子像素SP(n)的等效电路的补偿电路。
参考图4，包括在第n个子像素行SPR(n)中的第n个子像素SP(n)可以包括发光器件ED、用于驱动发光器件ED的驱动晶体管DRT、由第n个第一扫描信号SCAN1(n)控制并控制驱动晶体管DRT的第一节点N1与数据线DL之间的电连接的第一扫描晶体管SCT1、由第n个第二扫描信号SCAN2(n)控制并控制驱动晶体管DRT的第二节点N2和初始化线IVL之间的电连接的第二扫描晶体管SCT2、由第n个发光信号EM(n)控制并控制驱动晶体管DRT的第三节点N3和驱动线DVL之间的电连接的发光晶体管EMT、以及连接在驱动晶体管DRT的第一节点N1和第二节点N2之间的存储电容器Cst。
发光器件ED可以包括像素电极PE和公共电极CE，并且可以包括位于像素电极PE和公共电极CE之间的发光层EL。
发光器件ED的像素电极PE可以是设置在每个子像素SP中的电极，并且公共电极CE可以是共同设置在所有子像素SP中的电极。这里，像素电极PE可以是阳极电极，并且公共电极CE可以是阴极电极。相反，像素电极PE可以是阴极电极，并且公共电极CE可以是阳极电极。
例如，发光器件ED可以是有机发光二极管(OLED)、发光二极管(LED)或量子点发光器件。
驱动晶体管DRT是用于驱动发光器件ED的晶体管，并且可以包括第一节点N1、第二节点N2、第三节点N3等。
驱动晶体管DRT的第一节点N1可以是驱动晶体管DRT的栅极节点，并且可以电连接到第一扫描晶体管SCT1的源极节点或漏极节点。驱动晶体管DRT的第二节点N2可以是驱动晶体管DRT的源极节点或漏极节点，并且可以电连接到第二扫描晶体管SCT2的源极节点或漏极节点，并且也可以电连接到发光器件ED的像素电极PE。驱动晶体管DRT的第三节点N3可以电连接到供应驱动电压EVDD的驱动线DVL。
第一扫描晶体管SCT1可以被控制为根据通过电连接到栅极节点的第n条第一扫描线SCL1(n)供应的第n个第一扫描信号SCAN1(n)而导通/关断，并且可以控制数据线DL和驱动晶体管DRT的第一节点N1之间的电连接。
第一扫描晶体管SCT1可以由具有导通电平电压的第n个第一扫描信号SCAN1(n)而导通，并且可以将从数据线DL供应的数据信号Vdata传输到驱动晶体管DRT的第一节点N1。
这里，在第一扫描晶体管SCT1为N型晶体管的情况下，第n个第一扫描信号SCAN1(n)的导通电平电压可以为高电平电压。在第一扫描晶体管SCT1为P型晶体管的情况下，第n个第一扫描信号SCAN1(n)的导通电平电压可以为低电平电压。
第二扫描晶体管SCT2可以被控制为根据通过电连接到栅极节点的第n条第二扫描线SCL2(n)供应的第n个第二扫描信号SCAN2(n)而导通/关断，并且可以控制驱动晶体管DRT的第二节点N2和初始化线IVL之间的电连接。
第二扫描晶体管SCT2可以由具有导通电平电压的第n个第二扫描信号SCAN2(n)导通，并且可以将从初始化线IVL供应的初始化电压Vinit传输到驱动晶体管DRT的第二节点N2。
这里，在第二扫描晶体管SCT2为N型晶体管的情况下，第n个第二扫描信号SCAN2(n)的导通电平电压可以是高电平电压。如果第二扫描晶体管SCT2为P型晶体管，则第n个第二扫描信号SCAN2(n)的导通电平电压可以为低电平电压。
发光晶体管EMT可以被控制为根据通过电连接到栅极节点的第n条发光线EML(n)供应的第n个发光信号EM(n)而导通/关断，并且可以控制驱动晶体管DRT的第三节点N3和驱动线DVL之间的电连接。
发光晶体管EMT可以由具有导通电平电压的第n个发光信号EM(n)导通，以将从驱动线DVL供应的驱动电压EVDD传输到驱动晶体管DRT的第三节点N3。
这里，如果发光晶体管EMT是n型N型晶体管，则第n个发光信号EM(n)的导通电平电压可以是高电平电压。如果发光晶体管EMT为P型晶体管，则第n个发光信号EM(n)的导通电平电压可以是低电平电压。
驱动晶体管DRT、第一扫描晶体管SCT1、第二扫描晶体管SCT2和发光晶体管EMT中的每一个可以是N型晶体管或P型晶体管。
在图4的补偿电路中，作为示例，驱动晶体管DRT、第一次扫描晶体管SCT1、第二扫描晶体管SCT2和发光晶体管EMT中的每一个是N型。
存储电容器Cst可以连接在驱动晶体管DRT的第一节点N1和第二节点N2之间。存储电容器Cst被充电有与两端之间的电压差相对应的电荷量，并且用于在预定的帧时间(或者选择的帧时间)内维持两端之间的电压差。因此，在预定的帧时间(或者选择的帧时间)期间，第n个子像素SP(n)可以发光。
存储电容器Cst不是作为存在于驱动晶体管DRT的栅极节点和源极节点(或漏极节点)之间的内部电容器的寄生电容器(例如，Cgs、Cgd)，而是可以是有意设计在驱动晶体管DRT之外的外部电容器。
图4所示的第n个子像素SP(n)的结构仅是示例，并且可以通过进一步包括一个或多个晶体管或者进一步包括一个或多个电容器而进行各种修改。
另外，驱动晶体管DRT、第一扫描晶体管SCT1、第二扫描晶体管SCT2和发光晶体管EMT中的至少一个可以是P型晶体管。
例如，如图4所示，驱动晶体管DRT、第一扫描晶体管SCT1、第二扫描晶体管SCT2和发光晶体管EMT都可以是N型。
作为另一示例，驱动晶体管DRT、第一扫描晶体管SCT1、第二扫描晶体管SCT2和发光晶体管EMT都可以是P型。
作为另一示例，驱动晶体管DRT可以是N型，并且第一扫描晶体管SCT1、第二扫描晶体管SCT2和发光晶体管EMT可以是P型。
作为另一示例，驱动晶体管DRT为N型或P型，第一扫描晶体管SCTl和第二扫描晶体管SCT2可以为N型，并且发光晶体管EMT可以为P型。
作为另一示例，驱动晶体管DRT为N型或P型，并且第一扫描晶体管SCTl和第二扫描晶体管SCT2可以为P型，并且发光晶体管EMT可以为N型。
参考图4，包括在第n个子像素行SPR(n)中的第n个子像素SP(n)还可以包括连接在驱动线DVL和驱动晶体管DRT的第二节点N2之间的电容器Cvdd。
在图4的补偿电路的情况下，第一扫描晶体管SCT1、第二扫描晶体管SCT2和发光晶体管EMT都为N型晶体管。因此，导通电平电压可以被称为高电平电压，而关断电平电压可以被称为低电平电压。此外，在图4的补偿电路及其驱动方法的情况下，m为n+1。因此，在一些实施例中，“第m”也被描述为“第(n+1)”。
图5是根据本公开实施例的显示装置100的补偿电路的驱动时序图。
参考图5，在根据本公开实施例的显示装置100中，用于驱动包括在第n个子像素行SPR(n)中的第n个子像素SP(n)的时段可以包括初始化时段Tinit、采样时段Tsam、写入时段Twr和发光时段Tem。
在包括在第n个子像素行SPR(n)中的第n个子像素SP(n)被驱动的时段期间，第n个发光信号EM(n)可以包括第一低电平电压段、第一高电平电压段、第二低电平电压段和第二高电平电压段。
在第n个发光信号EM(n)中，第一低电平电压段可以对应于初始化时段Tinit。在第n个发光信号EM(n)中，第一高电平电压段可以对应于采样时段Tsam，第n个发光信号EM(n)中的第二低电平电压段可以对应对应于写入时段Twr，并且第n个发光信号EM(n)中的第二高电平电压段可以对应于发光时段Tem。
在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一低电平电压段改变为第一高电平电压段的上升时序可以与第(n+1)个第二扫描信号SCAN2(n+1)的上升时序同步。
对于图4的补偿电路，栅极驱动电路130可以包括第n个发光驱动器313和第(n+1)个第二扫描驱动器322。在这种情况下，第n个发光驱动器313中包括的上拉晶体管和下拉晶体管的每种类型和第(n+1)个第二扫描驱动器322中包括的上拉晶体管和下拉晶体管的每种类型都与N型相同。
在这种情况下，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一高电平电压段改变为第二低电平电压段的下降时序可以与第(n+1)个第二扫描信号SCAN2(n+1)的下降时序同步。
因此，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段中的采样时段Tsam期间，第n个发光信号EM(n)可以与第(n+1)个第二扫描信号SCAN2(n+1)同步。即，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段中的采样时段Tsam期间，第n个发光信号EM(n)的上升时序和下降时序可以与第(n+1)个第二扫描信号SCAN2(n+1)的上升时序和下降时序同步。
在下文中，参考图6A至图6D，将描述在第n个子像素行SPR(n)中包括的第n个子像素SP(n)的驱动时段中包括的初始化时段Tinit、采样时段Tsam、写入时段Twr和发光时段Tem。
图6A示出了根据本公开实施例的显示装置100的补偿电路的初始化时段Tinit，图6B示出了根据本公开实施例的显示装置100的补偿电路的采样时段Tsam，图6C示出了根据本公开实施例的显示装置100的补偿电路的写入时段Twr，并且图6D示出了根据本公开实施例的显示装置100的补偿电路的发光时段Tem。
参考图6A，在初始化时段Tinit期间，第n个发光信号EM(n)具有低电平电压。因此，发光晶体管EMT具有关断状态。
在初始化时段Tinit期间，第n个第一扫描信号SCAN1(n)具有高电平电压。因此，第一扫描晶体管SCT1导通，并且从数据驱动电路120输出并供应给数据线DL的参考电压Vref通过导通的第一扫描晶体管SCT1施加到驱动晶体管DRT的第一节点N1。这里，参考电压Vref是在初始化时段Tinit期间输出到数据线DL的数据电压。
在初始化时段Tinit期间，第n个第二扫描信号SCAN2(n)具有高电平电压。因此，第二扫描晶体管SCT2处于导通状态，并且供应给初始化线IVL的初始化电压Vinit通过导通的第二扫描晶体管SCT2施加到驱动晶体管DRT的第二节点N2。
如上所述，在初始化时段Tinit期间，驱动晶体管DRT的第一节点N1和第二节点N2的电压可以分别被初始化为参考电压Vref和初始化电压Vint。
参考图6B，在采样时段Tsam期间，第n个发光信号EM(n)具有高电平电压。因此，发光晶体管EMT导通。
在采样时段Tsam期间，第n个第一扫描信号SCAN1(n)维持高电平电压。因此，驱动晶体管DRT的第一节点N1维持施加参考电压Vref的状态。
在采样时段Tsam期间，第n个第二扫描信号SCAN2(n)改变为低电平电压。因此，第二扫描晶体管SCT2关断，从而驱动晶体管DRT的第二节点N2处于电气浮置状态。
在采样时段Tsam期间，参考电压Vref被施加到驱动晶体管DRT的第一节点N1，并且驱动晶体管DRT的第二节点N2电气浮置。因此，在这种状态下，驱动晶体管DRT的第二节点N2的电压增加。
可以执行驱动晶体管DRT的第二节点N2的电压的增加，直到驱动晶体管DRT的第一节点N1和第二节点N2之间的电压差变为驱动晶体管DRT的阈值电压Vth。
当驱动晶体管DRT的第一节点N1和第二节点N2之间的电压差变为驱动晶体管DRT的阈值电压Vth时，驱动晶体管DRT的第二节点N2的电压饱和。
驱动晶体管DRT的第二节点N2的饱和电压可以是与驱动晶体管DRT的第一节点N1的电压Vref相差了阈值电压Vth的电压Vrer-Vth。
如上所述，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段中，在第n个发光信号EM(n)为第一高电平电压段的时段期间，驱动晶体管DRT的第二节点N2的电压可以提升，并且驱动晶体管DRT的第一节点N1和第二节点N2之间的电压差可以变为驱动晶体管DRT的阈值电压。
参考图6C，在写入时段Twr期间，第n个发光信号EM(n)改变回到低电平电压。因此，发光晶体管EMT具有关断状态。
在写入时段Twr期间，第n个第一扫描信号SCAN1(n)继续维持高电平电压。因此，第一扫描晶体管SCT1连续维持导通状态。
在写入时段Twr期间，数据驱动电路120不向数据线DL输出参考电压Vref，而是向数据线DL输出对应于图像信号的数据电压Vdata。
因此，输出到数据线DL的数据电压Vdata通过导通的第一扫描晶体管SCTl而施加到驱动晶体管DRT的第一节点N1。
在写入时段Twr期间，第n个第二扫描信号SCAN2(n)维持低电平电压。因此，驱动晶体管DRT的第二节点N2处于电气浮置状态。
因此，当驱动晶体管DRT的第一节点N1和第二节点N2之间的电压差在采样时段Tsam中维持电压差值Vth时，驱动晶体管DRT的第二节点N2的电压可以从采样时段Tsam中的电压值Vref-Vth改变驱动晶体管DRT的第一节点N1的电压改变量Vdata-Vref。即，驱动晶体管DRT的第二节点N2的电压可以变为Vref-Vth+C*(Vdata-Vref)。
这里，C是电容常数，并且可以由存储电容器Cst的电容值(a)和驱动电容Cvdd的电容值(b)确定。例如，电容常数C可以通过将存储电容器Cst的电容值(a)除以存储电容器Cst的电容值(a)与驱动电容Cvdd的电容值(b)之和来获得(即，C＝a/(a+b))。
参考图6D，在发光时段Tem期间，第n个发光信号EM(n)再次改变为高电平电压。因此，发光晶体管EMT具有导通状态。
在发光时段Tem期间，第n个第一扫描信号SCAN1(n)改变为低电平电压。因此，第一扫描晶体管SCT1关断。因此，驱动晶体管DRT的第一节点N1处于电气浮置状态。
在发光时段Tem期间，第n个第二扫描信号SCAN2(n)维持低电平电压。因此，驱动晶体管DRT的第二节点N2处于电气浮置状态。
在发光时段Tem期间，驱动晶体管DRT向发光器件ED供应电流，并且发光器件ED通过供应的电流而发光。
在该情况下，根据发光器件ED的像素电极PE的电压Voled(以下称为发光器件电压)，驱动晶体管DRT的第二节点N2的电压具有电压值Vref-Vth+C*(Vdata-Vref)+Voled，其是从先前电压值Vref-Vth+C*(Vdata-Vref)加上发光器件电压Voled得到的。此外，驱动晶体管DRT的第一节点N1的电压具有通过将发光器件电压Voled与数据电压Vdaa相加而获得的电压值Vdata+Voled。
流过发光器件ED的电流Ioled具有以下等式(1)。
『等式1]
Ioled＝k×(Vgs-Vth)2
＝k×(Vdata+Voled-((Vref-Vth)+C×(Vdata-Vref)+Voled)-Vth)2
＝k×(Vdata-Vref-C×(Vdata-Vref))2
在等式1中，Ioled是流过发光器件ED的电流，k是由驱动晶体管DRT的物理性质确定的常数，Vgs是驱动晶体管DRT的第一节点N1和第二节点N2之间的电位差，Vth是驱动晶体管DRT的阈值电压，Vdata是数据电压，Vref是参考电压，Voled是发光器件电压，并且C为电容常数。
在等式1中，驱动晶体管DRT的阈值电压Vth被去除，使得流过发光器件ED的电流Ioled不受驱动晶体管DRT的阈值电压Vth的影响。
图7和图8示出了根据本公开实施例的栅极驱动电路130的示例。图9是用于解释根据本公开实施例的显示装置100中的补偿电路和栅极驱动电路130的操作的图。
参考图7，图4的补偿电路的栅极驱动电路130可以包括第n个栅极驱动电路310和第(n+1)个栅极驱动电路320。
第n个栅极驱动电路310可以包括用于通过第n个第一扫描输出端子Nsc1(n)向第n条第一扫描线SCL1(n)输出第n个第一扫描信号SCAN1(n)的第n个第一扫描驱动器311、用于通过第n个第二扫描输出端子Nsc2(n)向第n条第二扫描线SCL2(n)输出第n个第二扫描信号SCAN2(n)的第n个第二扫描驱动器312、以及通过第n个发光输出端子Nem(n)向第n条发光线EML(n)输出第n个发光信号EM(n)的第n个发光驱动器313。
第n个第一扫描驱动器311可以包括上拉晶体管和下拉晶体管，以及用于分别控制上拉晶体管的栅极节点(Q节点)和下拉晶体管的栅极节点(QB节点)的电压的控制电路。
第n个第二扫描驱动器312可以包括上拉晶体管和下拉晶体管，以及用于分别控制上拉晶体管的栅极节点(Q节点)和下拉晶体管的栅极节点(QB节点)的电压的控制电路。
第n个发光驱动器313可以包括上拉晶体管TEu和下拉晶体管TEd，以及用于控制上拉晶体管TEu的栅极节点(Q节点)EM_Q(n)和下拉晶体管TEd的栅极节点(QB节点)EM_QB(n)中的每一个的电压的控制电路。
第(n+1)栅极驱动电路320可以包括用于通过第(n+1)个第一扫描输出端子Nsc1(n+1)向第(n+1)条第一扫描线SCL1(n+1)输出第(n+1)个第一扫描信号SCAN1(n+1)的第(n+1)个第一扫描驱动器321、用于通过第(n+1)个第二扫描输出端子Nsc2(n+1)向第(n+1)条第二扫描线SCL2(n+1)输出第(n+1)个第二扫描信号SCAN2(n+1)的第(n+1)个第二扫描驱动器322、以及用于通过第(n+1)个发光输出端子Nem(n+1)向第(n+1)条发光线EML(n+1)输出第(n+1)个发光信号EM(n+1)的第(n+1)个发光驱动器323。
第(n+1)个第一扫描驱动器321可以包括上拉晶体管和下拉晶体管，以及用于分别控制上拉晶体管的栅极节点(Q节点)和下拉晶体管的栅极节点(QB节点)的电压的控制电路。
第(n+1)个第二扫描驱动器322可以包括上拉晶体管Tu和下拉晶体管Td，以及用于分别控制上拉晶体管Tu的栅极节点(Q节点)SCAN2_Q(n+1)和下拉晶体管Td的栅极节点(QB节点)SCAN2_QB(n+1)的电压的控制电路。
第(n+1)个发光驱动器323可以包括上拉晶体管和下拉晶体管，以及用于控制上拉晶体管的栅极节点(Q节点)和下拉晶体管的栅极节点(QB节点)的电压中的每一个的控制电路。
参考图8，在图4的补偿电路中，由于第一扫描晶体管SCT1、第二扫描晶体管SCT2和发光晶体管EMT是N型晶体管，所以第n个发光驱动器313中包括的上拉晶体管TEu和下拉晶体管TEd是N型晶体管，并且第(n+1)个第二扫描驱动器322中包括的上拉晶体管Tu和下拉晶体管Td是N型晶体管。
在第(n+1)个第二扫描驱动器322中，上拉晶体管Tu被控制为由Q节点SCAN2_Q(n+1)的电压来导通/关断，并且上拉晶体管Tu控制时钟输入端子Nclksc2(n+1)和第(n+1)个第二扫描输出端子Nsc2(n+1)之间的连接。下拉晶体管Td被控制为由QB节点SCAN2_QB(n+1)的电压来导通/关断，下拉晶体管Td控制被施加低电平栅极电压VGL的节点与第(n+1)个第二输出端子Nsc2(n+1)之间的连接。
在第n个发光驱动器313中，上拉晶体管TEu被控制为由Q节点EM_Q(n)的电压来导通/关断，并且上拉晶体管TEu控制被施加高电平栅极电压EMVGH的节点与第n个发光输出端子Nem(n)之间的连接。下拉晶体管Ted由QB节点EM_QB(n)的电压导通和关断，并且控制被施加低电平栅极电压EMVGL的节点与第n个发光输出端子Nem(n)之间的连接。
第n个发光驱动器313还可以包括连接在上拉晶体管TEu的栅极节点EM_Q(n)和源极节点Nem(n)之间的电容器CE。
参考图7和图8，根据本公开实施例的显示装置100还可以包括同步晶体管T_sync。同步晶体管T_sync根据第(n+1)个第二扫描驱动器322的Q节点SCAN2_Q(n+1)的电压而被控制，控制第n个发光输出端子Nem(n)和第(n+1)个第二扫描驱动器322的时钟输入端子Nclksc2(n+1)之间的电连接。这里，同步晶体管T_sync可以包括在栅极驱动电路130中或包括在显示面板110中。
参考图8，从第(n+1)个第二扫描驱动器322输出的信号SCAN2_out(n+1)可以是与第(n+1)个第二扫描信号SCAN2(n+1)相同的信号。从第n个发光驱动器313输出的信号EM_out(n)可以是与第n个发光信号EM(n)相同的信号。
参考图8，同步晶体管T_sync可以是N型晶体管。
另外，参考图8，同步晶体管T_sync的类型可以与第一扫描晶体管SCT1和第二扫描晶体管SCT2中的每一个的类型相同，为N型。
此外，参考图8，同步晶体管T_sync的类型可以与包括在第(n+1)个第二扫描驱动器322中的上拉晶体管Tu和下拉晶体管Td的每种类型相同，为N型。
参考图9，在第(n+1)个第二扫描驱动器322中，当Q节点SCAN2_Q(n+1)的电压主要上升时，同步晶体管T_sync导通。此时，第(n+1)个第二扫描信号SCAN2(n+1)为低电平电压，并且第n个发光驱动器313的Q节点EM_Q(n)为低电平电压。
因此，导通的同步晶体管T_sync输出第(n+1)个第二扫描信号SCAN2(n+1)的低电平电压作为输出信号T_sync_out。导通的同步晶体管T_sync的输出信号T_sync_out施加到第n个发光驱动器313的第n个发光输出端子Nem(n)。也就是说，通过导通的同步晶体管T_sync，第(n+1)个第二扫描信号SCAN2(n+1)的低电平电压施加到第n个发光驱动器313的第n个发光输出端子Nem(n)。
第n个发光驱动器313的输出信号EM_out(n)为第(n+1)个第二扫描信号SCAN2(n+1)的低电平电压，并且是同步晶体管T_sync的输出信号T_sync_out，并且是在初始化时段Tinit期间具有低电平电压的第n个发光信号EM(n)。
参考图9，在第(n+1)个第二扫描驱动器322中，当Q节点SCAN2_Q(n+1)的电压二次增加(提升)时，同步晶体管T_sync连续导通。此时，第(n+1)个第二扫描信号SCAN2(n+1)为高电平电压，并且第n个发光驱动器313的Q节点EM_Q(n)为高电平电压。
因此，在第(n+1)个第二扫描驱动器322中，同步晶体管T_sync可以由Q节点SCAN2_Q(n+1)的提升的高电压完全导通。因此，同步晶体管T_sync输出第(n+1)个第二扫描信号SCAN2(n+1)的高电平电压作为输出信号T_sync_out。导通的同步晶体管T_sync的输出信号T_sync_out施加到第n个发光驱动器313的第n个发光输出端子Nem(n)。也就是说，通过导通的同步晶体管T_sync，第(n+1)个第二扫描信号SCAN2(n+1)的高电平电压施加到第n个发光输出端子Nem(n)。
另外，由于第n个发光驱动器313的Q节点EM_Q(n)为高电平电压，高电平栅极电压EMVGH可以通过上拉晶体管TEu输出到第n个发光输出端子Nem(n)。
第n个发光驱动器313的输出信号EM_out(n)为高电平栅极电压EMVGH、第(n+1)个第二扫描信号SCAN2(n+1)的高电平电压、同步晶体管T_sync的输出信号T_sync_out和在采样时段Tsam期间具有高电平电压的第n个发光信号EM(n)。
如上所述，第n个发光信号EM(n)从低电平电压上升到高电平电压EMVGH的时序可以与第(n+1)个第二扫描信号SCAN2(n+1)从低电平电压上升到高电平电压的时序同步。
在这种情况下，在第(n+1)个第二扫描驱动器322中，由于Q节点(SCAN2_Q(n+1))被提升以具有高电压，同步晶体管T_sync可以完全导通，从而大大改善了第n个发光信号EM(n)的上升特性。
参考图9，在第(n+1)个第二扫描驱动器322中，当Q节点SCAN2_Q(n+1)的电压最初下降时，下降的电压也是高电平电压，因此，同步晶体管T_sync维持导通状态。
此时，第(n+1)个第二扫描信号SCAN2(n+1)为低电平电压，并且第n个发光驱动器313的Q节点EM_Q(n)为低电平电压，并且第n个发光驱动器313的QB节点EM_QB(n)为高电平电压。
因此，导通的同步晶体管T_sync输出第(n+1)个第二扫描信号SCAN2(n+1)的低电平电压作为输出信号T_sync_out。导通的同步晶体管T_sync的输出信号T_sync_out施加到第n个发光驱动器313的第n个发光输出端子Nem(n)。即，通过导通的同步晶体管T_sync，第(n+1)个第二扫描信号SCAN2(n+1)的低电平电压施加到第n个发光输出端子Nem(n)。
另外，由于第n个发光驱动器313的QB节点EM_QB(n)为高电平电压，低电平栅极电压EMVGL通过下拉晶体管Ted而施加到第n个发光输出端子Nem(n)。
第n个发光驱动器313的输出信号EM_out(n)为低电平栅极电压EMVGL，并且是第(n+1)个第二扫描信号SCAN2(n+1)的低电平，并且是同步晶体管T_sync的输出信号T_sync_out，并且是在写入时段Twr期间具有低电平电压的第n个发光信号EM(n)。
如上所述，第n个发光信号EM(n)从高电平电压下降到低电平电压EMVGL的时序可以与第(n+1)个第二扫描信号SCAN2(n+1)从高电平电压下降到低电平电压的时序同步。
根据使用同步晶体管T_sync的上述操作，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一低电平电压段改变为第一高电平电压段的上升时序可以与第(n+1)个第二扫描信号SCAN2(n+1)的上升时序同步。此外，在第n个发光信号EM(n)中，第一高电平电压段改变为第二低电平电压段的下降时序可以与第(n+1)个第二扫描信号SCAN2(n+1)的下降时序同步。
因此，在采样时段Tsam的开始时序处，可以缩短第n个发光信号EM(n)上升的长度。因此，内部补偿时间可能更长。
另外，在采样时段Tsam的结束时序处，可以缩短第n个发光信号EM(n)的下降长度。因此，作为图像信号的数据电压Vdata的输入时间增加，因此补偿率可以增加。
因此，采样时段Tsam中的第(n+1)个第二扫描信号SCAN2(n+1)和第n个发光信号EM(n)的开关操作时序彼此同步，从而可以改善补偿率。
图10示出了从图4的补偿电路修改的补偿电路，图11是图,10的补偿电路的驱动时序图，并且图12示出了用于图10的补偿电路的栅极驱动电路130。
在图10的补偿电路中，第一扫描晶体管SCT1、第二扫描晶体管SCT2和发光晶体管EMT都是P型晶体管。仅在这方面，图10的补偿电路不同于图4的补偿电路，并且其余构造都相同。
参考图10，由于第一扫描晶体管SCT1、第二扫描晶体管SCT2和发光晶体管EMT都是P型晶体管，所以第一扫描晶体管SCT1和第二扫描晶体管SCT2以及发光三极管EMT中的每一个的导通电平电压是低电平电压。第一扫描晶体管SCT1、第二扫描晶体管SCT2和发光晶体管EMT中的每一个的关断电平电压是高电平电压。
因此，图11所示的图10的补偿电路的驱动时序图也与图5所示的图4的补偿电路的驱动时序图相同，除了电压电平的改变。
参考图11，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，第n个发光信号EM(n)可以包括第一高电平电压段、第一低电平电压段、第二高电平电压段和第二低电平电压段。
在第n个子像素行SPR(n)中包括的第n个子像素SP(n)的驱动时段期间，在第n个发光信号EM(n)中，第一高电平电压段可以对应于初始化时段Tinit，第一低电平电压段可以对应于采样时段Tsam，第二高电平电压段可以对应于写入时段Twr，并且第二低电平电压段可以对应于发光时段Tem。
在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一高电平电压段改变为第一低电平电压段的下降时序可以与第m个第二扫描信号SCAN2(m)的下降时序同步。
在施加到图10的补偿电路同步方法中，m是(n+1)。因此，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)的驱动时段期间，在第n个发光信号EM(n)中，第一高电平电压段改变为第一低电平电压段的下降时序可以与第(n+1)个第二扫描信号SCAN2(n+1)的下降时序同步。
参考图12，栅极驱动电路130可以包括用于图10的补偿电路的第n个发光驱动器313和第(n+1)个第二扫描驱动器322。第n个发光驱动器313中包括的上拉晶体管TEu和下拉晶体管TEd的每种类型以及第(n+1)个第二扫描驱动器322中包括的上拉晶体管Tu和下拉晶体管Td的每种类型与P型相同。
在这种情况下，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一低电平电压段改变为第二高电平电压段的上升时序可以与第(n+1)个第二扫描信号SCAN2(n+1)的上升时序同步。
因此，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段中的采样时段Tsam期间，第n个发光信号EM(n)可以与第(n+1)个第二扫描信号SCAN2(n+1)相同。即，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段中的采样时段Tsam期间，第n个发光信号EM(n)的下降时序和上升时序可以与第(n+1)个第二扫描信号SCAN2(n+1)的下降时序和上升时序同步。
参考图10和图12，在作为第n个子像素SP(n)的等效电路的补偿电路中的第一扫描晶体管SCT1、第二扫描晶体管SCT2和发光晶体管EMT为P型晶体管的情况下，第n个发光驱动器313可以包括为P型晶体管的上拉晶体管TEu和下拉晶体管TEd，并且第(n+1)个第二扫描驱动器322可以包括为P型晶体管的上拉晶体管Tu和下拉晶体管Td。
参考图12，在第(n+1)个第二扫描驱动器322中，上拉晶体管Tu可以被控制为由Q节点SCAN2_Q(n+1)的电压来导通/关断，并且可以控制在时钟输入端子Nclksc2(n+1)和第(n+1)个第二扫描输出端子Nsc2(n+1)之间的连接。下拉晶体管Td被控制为由QB节点SCAN2_QB(n+1)的电压来导通/关断，并且控制在施加高电平栅极电压VGH的节点与第(n+1)个第二扫描输出端子Nsc2(n+1)之间的连接。
在第n个发光驱动器313中，上拉晶体管TEu被控制为由Q节点EM_Q(n)的电压来导通/关断，并且控制在被施加了低电平栅极电压EMVGL的节点与第n个发光输出端子Nem(n)之间的连接。下拉晶体管TEd被控制为由QB节点EM_QB(n)的电压来导通和关断，并且控制在被施加了高电平栅极电压EMVGH的节点与第n个发光输出端子Nem(n)之间的连接。
如上所述，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段中的采样时段Tsam期间，第n个发光信号EM(n)和第(n+1)个第二扫描信号SCAN2(n+1)之间的同步可以由同步晶体管T_sync启用。
同步晶体管T_sync可以根据第(n+1)个第二扫描驱动器322的Q节点SCAN2_Q(n+1)的电压来控制，并且可以控制在发光输出端子Nem(n)和第(n+1)个第二扫描驱动器322的时钟输入端子Nclksc2(n+1)之间的电连接。这里，同步晶体管T_sync可以包括在栅极驱动电路130中或包括在显示面板110中。
使得第n个发光信号EM(n)和第(n+1)个第二扫描信号SCAN2(n+1)之间能够同步的同步晶体管T_sync的操作方法与上面参考图9描述的方法相同，除了晶体管类型和相应改变的各种电压电平之外。
参考图12，同步晶体管T_sync可以是P型晶体管。同步晶体管T_sync的类型可以与第一扫描晶体管SCT1和第二扫描晶体管SCT2中的每一个的类型相同，为P型。同步晶体管T_sync的类型与包括在第(n+1)个第二扫描驱动器322中的上拉晶体管Tu和下拉晶体管Td中的每一个的类型相同，为P型。
根据使用同步晶体管T_sync的上述操作，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一高电平电压段改变为第一低电平电压段的下降时序可以与第(n+1)个第二扫描信号SCAN2(n+1)的下降时序同步。并且，在第n个发光信号EM(n)中，第一低电平电压段改变为第二高电平电压段的上升时序可以与第(n+1)个第二扫描信号SCAN2(n+1)的上升时序同步。
因此，在采样时段Tsam的开始时序处，可以缩短第n个发光信号EM(n)上升的长度。因此，内部补偿时间可能更长。
另外，在采样时段Tsam的结束时序处，可以缩短第n个发光信号EM(n)的下降长度。因此，作为图像信号的数据电压Vdata的输入时间增加，并且因此补偿率可以增加。
因此，采样时段Tsam中的第(n+1)个第二扫描信号SCAN2(n+1)和第n个发光信号EM(n)的开关操作时序彼此同步，以便改善补偿率。
图13示出了从图4的补偿电路修改的另一个补偿电路，图14是图13的补偿电路的驱动时序图，并且图15示出了用于图13的补偿电路的栅极驱动电路。
在图13的补偿电路中，第一扫描晶体管SCT1、第二扫描晶体管SCT2为N型晶体管，并且发光晶体管EMT为P型晶体管。仅在这方面，图13的补偿电路不同于图4的补偿电路，并且其余构造都相同。
参考图13，由于第一扫描晶体管SCT1和第二扫描晶体管SCT2为N型晶体管，所以第一扫描晶体管SCT1和第二扫描晶体管SCT2中的每一个的导通电平电压为高电平电压，并且第一扫描晶体管SCT1和第二扫描晶体管SCT2中的每一个的关断电平电压为低电平电压。
由于发光晶体管EMT为P型晶体管，发光晶体管EMT的导通电平电压为低电平电压，并且发光晶体管EMT的关断电平电压为高电平电压。
因此，在图14所示的图13的补偿电路的驱动时序图中，仅针对第n个发光信号EM(n)，改变电压电平以匹配P型晶体管，并且图13的补偿电路的驱动时序图与图15所示的图4的补偿电路的驱动时序图相同。
参考图14，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，第n个发光信号EM(n)可以包括第一高电平电压段、第一低电平电压段、第二高电平电压段和第二低电平电压段。
在第n个子像素行SPR(n)中包括的第n个子像素SP(n)的驱动时段期间，在第n个发光信号EM(n)中，第一高电平电压段可以对应于初始化时段Tinit，第一低电平电压段可以对应于采样时段Tsam，第二高电平电压段可以对应于写入时段Twr，并且第二低电平电压段可以对应于发光时段Tem。
在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一高电平电压段改变为第一低电平电压段的下降时序可以与第m个第二扫描信号SCAN2(m)的下降时序同步。
在施加到图13的补偿电路的同步方法中，m是n。因此，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)的驱动时段期间，在第n个发光信号EM(n)中，第一高电平电压段改变为第一低电平电压段的下降时序可以与第n个第二扫描信号SCAN2(n)的下降时序同步。这里，第n个第二扫描信号SCAN2(n)的下降时序是从作为第n个第二扫描信号SCAN2(n)的导通电平电压的高电平电压下降到作为关断电平电压的低电平电压的时序。
参考图15，栅极驱动电路130可以包括用于图13的补偿电路的第n个发光驱动器313和第(n+1)个第二扫描驱动器322。
包括在第n个发光驱动器313中的上拉晶体管TEu和下拉晶体管TEd是P型晶体管。包括在第(n+1)个第二扫描驱动器322中的上拉晶体管Tu和下拉晶体管Td是N型晶体管。
因此，在包括在第n个发光驱动器313中的上拉晶体管TEu和下拉晶体管TEd的类型不同于包括在第(n+1)个第二扫描驱动器322中的上拉晶体管Tu和下拉晶体管Td的类型的情况下，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一低电平电压段改变为第二高电平电压段的上升时序与第(n+1)个第二扫描信号SCAN2(n+1)的上升时序不同步。
参考图13和图15，在第一扫描晶体管SCT1和第二扫描晶体管SCT2在作为第n个子像素SP(n)的等效电路的补偿电路中是N型晶体管的情况下，第(n+1)个第二扫描驱动器322可以包括为N型晶体管的上拉晶体管Tu和下拉晶体管Td。
在发光晶体管EMT在作为第n个子像素SP(n)的等效电路的补偿电路中是P型晶体管的情况下，第n个发光驱动器313可以包括为P型晶体管的上拉晶体管TEu和下拉晶体管TEd。
参考图15，在第(n+1)个第二扫描驱动器322中，上拉晶体管Tu被控制为由Q节点SCAN2_Q(n+1)的电压来导通/关断，并且控制在时钟输入端子Nclksc2(n+1)和第(n+1)个第二扫描输出端子Nsc2(n+1)之间的连接。下拉晶体管Td被控制为由QB节点SCAN2_QB(n+1)的电压来导通/关断，并且控制在被施加了低电平栅极电压VGL的节点与第(n+1)个第二扫描输出端子Nsc2(n+1)之间的连接。
在第n个发光驱动器313中，上拉晶体管TEu被控制为由Q节点EM_Q(n)的电压来导通/关断，并且控制在被施加了低电平栅极电压EMVGL的节点与第n个发光输出端子Nem(n)之间的连接。下拉晶体管TEd被控制为由QB节点EM_QB(n)的电压来导通/关断，并且控制在被施加了高电平栅极电压EMVGH的节点与第n个发光输出端子Nem(n)之间的连接。
如上所述，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段中的采样时段Tsam期间，第n个发光信号EM(n)的下降时序和第(n+1)个第二扫描信号SCAN2(n+1)的下降时序之间的同步可以由同步晶体管T_sync启用。
同步晶体管T_sync可以根据第(n+1)个第二扫描驱动器322的Q节点SCAN2_Q(n+1)的电压来控制，并且可以控制在第n个发光驱动器313的发光输出端子Nem(n)和第(n+1)个第二扫描驱动器322的时钟输入端子Nclksc2(n+1)之间的电连接。这里，同步晶体管T_sync可以包括在栅极驱动电路130中或包括在显示面板110中。
使得第n个发光信号EM(n)和第(n+1)个第二扫描信号SCAN2(n+1)之间能够同步的同步晶体管T_sync的操作方法与上面参考图9描述的方法相同，除了晶体管类型和相应改变的各种电压电平之外。
参考图15，同步晶体管T_sync可以是N型晶体管。同步晶体管T_sync的类型可以与第一扫描晶体管SCT1和第二扫描晶体管SCT2中的每一个的类型相同，为N型。同步晶体管T_sync的类型与包括在第(n+1)个第二扫描驱动器322中的上拉晶体管Tu和下拉晶体管Td中的每一个的类型相同，为N型。
根据使用同步晶体管T_sync的上述操作，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一高电平电压段改变为第一低电平电压段的下降时序可以与第(n+1)个第二扫描信号SCAN2(n+1)的下降时序同步。
因此，在采样时段Tsam的开始时序处，可以缩短第n个发光信号EM(n)下降的长度。因此，内部补偿时间可能更长。
图16示出了从图4的补偿电路修改的另一个补偿电路，图17是图16的补偿电路的驱动时序图，并且图18示出了用于图16的补偿电路的栅极驱动电路130。
在图16的补偿电路中，第一扫描晶体管SCT1、第二扫描晶体管SCT2为P型晶体管，并且发光晶体管EMT为N型晶体管。仅在这方面，图16的补偿电路不同于图4的补偿电路，并且其余构造都相同。
参考图16，由于第一扫描晶体管SCT1和第二扫描晶体管SCT2为P型晶体管，所以第一扫描晶体管SCT1和第二扫描晶体管SCT2中的每一个的导通电平电压为低电平电压，并且第一扫描晶体管SCT1和第二扫描晶体管SCT2中的每一个的关断电平电压为高电平电压。
由于发光晶体管EMT为N型晶体管，所以发光晶体管EMT的导通电平电压为高电平电压，并且发光晶体管EMT的关断电平电压为低电平电压。
因此，在图17所示的图16的补偿电路的驱动时序图中，仅针对第n个第一扫描信号SCAN1(n)和第n个第二扫描信号SCAN2(n)，改变电压电平以匹配P型晶体管，并且图16的补偿电路的驱动时序图与图5所示的图4的补偿电路的驱动时序图相同。
参考图17，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，第n个发光信号EM(n)可以包括第一低电平电压段、第一高电平电压段、第二低电平电压段和第二高电平电压段。
在第n个子像素行SPR(n)中包括的第n个子像素SP(n)的驱动时段期间，在第n个发光信号EM(n)中，第一低电平电压段可以对应于初始化时段Tinit，第一高电平电压段可以对应于采样时段Tsam，第二低电平电压段可以对应于写入时段Twr，并且第二高电平电压段可以对应于发光时段Tem。
在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一低电平电压段改变为第一高电平电压段的上升时序可以与第m个第二扫描信号SCAN2(m)的上升时序同步。
在施加到图16的补偿电路的同步方法中，m是n。因此，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)的驱动时段期间，在第n个发光信号EM(n)中，第一低电平电压段改变为第一高电平电压段的上升时序可以与第n个第二扫描信号SCAN2(n)的上升时序同步。此处，第n个第二扫描信号SCAN2(n)的上升时序是从作为第n个第二扫描信号SCAN2(n)的导通电平电压的低电平电压上升到作为关断电平电压的高电平电压的时序。
参考图18，栅极驱动电路130可以包括用于图16的补偿电路的第n个发光驱动器313和第(n+1)个第二扫描驱动器322。
包括在第n个发光驱动器313中的上拉晶体管TEu和下拉晶体管TEd是N型晶体管。包括在第(n+1)个第二扫描驱动器322中的上拉晶体管Tu和下拉晶体管Td是P型晶体管。
因此，在包括在第n个发光驱动器313中的上拉晶体管TEu和下拉晶体管TEd的类型不同于包括在第(n+1)个第二扫描驱动器322中的上拉晶体管Tu和下拉晶体管Td的类型的情况下，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一高电平电压段改变为第二低电平电压段的上升时序与第(n+1)个第二扫描信号SCAN2(n+1)的上升时序不同步。
参考图16和图18，在第一扫描晶体管SCT1和第二扫描晶体管SCT2在作为第n个子像素SP(n)的等效电路的补偿电路中是P型晶体管的情况下，第(n+1)个第二扫描驱动器322可以包括为P型晶体管的上拉晶体管Tu和下拉晶体管Td。
在发光晶体管EMT在作为第n个子像素SP(n)的等效电路的补偿电路中是N型晶体管的情况下，第n个发光驱动器313可以包括为N型晶体管的上拉晶体管TEu和下拉晶体管Ted。
参考图18，在第(n+1)个第二扫描驱动器322中，上拉晶体管Tu被控制为由Q节点SCAN2_Q(n+1)的电压来导通/关断，并且控制在时钟输入端子Nclksc2(n+1)和第(n+1)个第二扫描输出端子Nsc2(n+1)之间的连接。下拉晶体管Td被控制为由QB节点SCAN2_QB(n+1)的电压来导通/关断，并且控制在被施加了高电平栅极电压VGH的节点与第(n+1)个第二扫描输出端子Nsc2(n+1)之间的连接。
在第n个发光驱动器313中，上拉晶体管TEu被控制为由Q节点EM_Q(n)的电压来导通/关断，并且控制在被施加了高电平栅极电压EMVGH的节点与第n个发光输出端子Nem(n)之间的连接。下拉晶体管TEd被控制为由QB节点EM_QB(n)的电压来导通/关断，并且控制在被施加了低电平栅极电压EMVGL的节点与第n个发光输出端子Nem(n)之间的连接。
如上所述，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段中的采样时段Tsam期间，第n个发光信号EM(n)的上升时序和第(n+1)个第二扫描信号SCAN2(n+1)的上升时序之间的同步可以由同步晶体管T_sync启用。
同步晶体管T_sync可以根据第(n+1)个第二扫描驱动器322的Q节点SCAN2_Q(n+1)的电压来控制，并且可以控制在第n个发光驱动器313的发光输出端子Nem(n)和第(n+1)个第二扫描驱动器322的时钟输入端子Nclksc2(n+1)之间的电连接。这里，同步晶体管T_sync可以包括在栅极驱动电路130中或包括在显示面板110中。
使得第n个发光信号EM(n)和第(n+1)个第二扫描信号SCAN2(n+1)之间能够同步的同步晶体管T_sync的操作方法与上面参考图9描述的方法相同，除了晶体管类型和相应改变的各种电压电平之外。
参考图18，同步晶体管T_sync可以是P型晶体管。同步晶体管T_sync的类型可以与第一扫描晶体管SCT1和第二扫描晶体管SCT2中的每一个的类型相同，为P型。同步晶体管T_sync的类型与包括在第(n+1)个第二扫描驱动器322中的上拉晶体管Tu和下拉晶体管Td中的每一个的类型相同，为P型。
根据使用同步晶体管T_sync的上述操作，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，在第n个发光信号EM(n)中，第一低电平电压段改变为第一高电平电压段的上升时序可以与第(n+1)个第二扫描信号SCAN2(n+1)的上升时序同步。
因此，在采样时段Tsam的开始时序处，可以缩短第n个发光信号EM(n)上升的长度。因此，内部补偿时间可能更长，从而改善补偿率。
如上所述，第n个发光信号EM(n)从低电平电压上升到高电平电压EMVGH的时序可以与第(n+1)个第二扫描信号SCAN2(n+1)从低电平电压上升到高电平电压的时序同步。
此时，在第(n+1)个第二扫描驱动器322中，Q节点SCAN2_Q(n+1)被提升以具有高电压，因此同步晶体管T_sync可以完全导通，从而大大改善第n个发光信号EM(n)的上升特性。
图19A和图19B示出了在根据本公开实施例的显示装置100中通过使用同步晶体管T_sync而具有改善的上升特性和下降特性的发光信号EM(n)。
图19A示出了在第n个子像素SP(n)被驱动的时段内的采样时段Tsam期间施加到N型发光晶体管EMT的栅极节点的第n个发光信号EM(n)。
图19B示出了在第n个子像素SP(n)被驱动的时段内的采样时段Tsam期间施加到P型发光晶体管EMT的栅极节点的第n个发光信号EM(n)。
参考图19A和图19B，使用同步晶体管T_sync，第n个发光信号EM(n)的上升时序和/或下降时序可以与第m个第二扫描信号SCAN2(m)的上升时序和/或下降时序同步，从而可以减小第n个发光信号EM(n)的上升长度和/或下降长度。
因此，在采样时段Tsam的开始时序处，可以缩短第n个发光信号EM(n)的上升长度或下降长度。因此，可以延长内部补偿时间。
另外，在采样时段Tsam的结束时序处，可以缩短第n个发光信号EM(n)的下降长度或上升长度。因此，可以增加作为图像信号的数据电压Vdata的输入时间，从而可以增加补偿率。
这样，采样时段Tsam中的第(n+1)个第二扫描信号SCAN2(n+1)和第n个发光信号EM(n)的开关时序彼此同步，从而提高补偿率。
图20示出了从图4的补偿电路修改的另一个补偿电路，并且21是图20的补偿电路的驱动时序图。
参考图20，包括在第n个子像素行SPR(n)中的第n个子像素SP(n)可以包括发光器件ED、用于驱动发光器件ED的驱动晶体管DRT、由第n个第一扫描信号SCAN1(n)控制并控制驱动晶体管DRT的第一节点N1与数据线DL之间的电连接的第一扫描晶体管SCT1、由第n个第二扫描信号SCAN2(n)控制并控制驱动晶体管DRT的第一节点N1和供应参考电压Vref的参考线RVL之间的电连接的第二扫描晶体管SCT2、由第m个第一扫描信号SCAN1(m)控制并控制驱动晶体管DRT的第二节点N2和初始化线IVL之间的电连接的第三扫描晶体管SCT3、由第n个发光信号EM(n)控制并控制驱动晶体管DRT的第三节点N3和驱动线DVL之间的电连接的发光晶体管EMT、以及连接在驱动晶体管DRT的第一节点N1和第二节点N2之间的存储电容器Cst。
发光晶体管EMT可以是P型晶体管，并且第一扫描晶体管SCT1、第二扫描晶体管SCT2和第三扫描晶体管SCT3中的每一个可以是N型晶体管。
由于发光晶体管EMT为P型晶体管，所以发光晶体管EMT的导通电平电压为低电平电压，并且发光晶体管EMT的关断电平电压为高电平电压。
由于第一扫描晶体管SCT1、第二扫描晶体管SCT2和第三扫描晶体管SCT3为N型晶体管，所以第一扫描晶体管SCT1、第二扫描晶体管SCT2和第三扫描晶体管SCT3中的每一个的导通电平电压为高电平电压，并且第一扫描晶体管SCT1、第二扫描晶体管SCT2和第三扫描晶体管SCT3中的每一个的关断电平电压为低电平电压。
参考图21，在第n个子像素行SPR(n)中包括的第n个子像素SP(n)被驱动的时段期间，第n个发光信号EM(n)的上升时序可以与第n个第一扫描信号SCAN1(n)的上升时序同步。
因此，在采样时段Tsam的结束时序处，可以缩短第n个发光信号EM(n)的下降长度。因此，可以增加作为图像信号的数据电压Vdata的输入时间，从而可以增加补偿率。
根据上述本公开的实施例，可以准确地执行内部补偿，而不受控制发光或发光时序的发光晶体管的开关性能的劣化或偏差的影响。结果，可以提供能够改善图像质量的显示装置100和栅极驱动电路130。
根据本公开的实施例，可以提供一种显示装置100和栅极驱动电路130，其能够改善作为一种栅极信号的发光信号EM的上升特性和/或下降特性，从而改善驱动晶体管DRT的阈值电压补偿性能，以改善图像质量。
根据本公开的实施例，可以提供一种显示装置100和栅极驱动电路130，其能够改善作为一种栅极信号的发光信号EM的上升特性和/或下降特性，从而增加数据输入时间并且改善子像素SP的充电性能，以改善图像质量。
本公开的一些实施例包括显示装置，其具有显示面板，该显示面板包括多条数据线、多条第一扫描线、多条第二扫描线、多条发光线和多个子像素。显示装置还包括用于向多条数据线输出数据电压的数据驱动电路、以及用于向多条第一扫描线输出第一扫描信号、向多条第二扫描线输出第二扫描信号、以及向多条发光线输出发光信号的栅极驱动电路。
例如，多个子像素中的每一个子像素包括发光器件、用于驱动发光器件的驱动晶体管、由第一扫描信号控制并被配置为控制驱动晶体管的第一节点和数据线之间的电连接的第一扫描晶体管、由第二扫描信号控制并被配置为控制驱动晶体管的第二节点与初始化线之间的电连接的第二扫描晶体管、由发光信号控制并被配置为控制驱动晶体管的第三节点和驱动线之间的电连接的发光晶体管、以及连接在驱动晶体管的第一节点和第二节点之间的存储电容器。
多个子像素构成多个子像素行，并且多个子像素行包括第n个子像素行。
多条第一扫描线包括对应于第n个子像素行的第n条第一扫描线和对应于与第n个子像素行相同或不同的第m个子像素行的第m条第一扫描线，并且多条第二扫描线包括对应于第n个子像素行的第n条第二扫描线和对应于第m个子像素行的第m条第二扫描线，并且多条发光线包括对应于第n个子像素行的第n条发光线和对应于第m个子像素行的第m条发光线
在第n个子像素行中包括的第n个子像素被驱动的时段期间，第n个发光信号包括第一关断电平电压段、第一导通电平电压段、第二关断电平电压段和第二导通电平电压段，并且在第n个发光信号中，第一关断电平电压段改变为第一导通电平电压段的上升时序或下降时序可以与第m个第二扫描信号的上升时序或下降时序同步。
根据本公开的一些实施例的显示装置包括具有第n个栅极驱动电路、第m个栅极驱动电路和同步晶体管的栅极驱动电路。
第n个栅极驱动电路包括用于向第n条第一扫描线输出第n个第一扫描信号的第n个第一扫描驱动器、以及用于向第n条第二扫描线输出第n个第二扫描信号的第n个第二扫描驱动器、以及用于向第n条发光线输出第n个发光信号的第n个发光驱动器。
第m个栅极驱动电路包括用于向第m条第一扫描线输出第m个第一扫描信号的第m个第一扫描驱动器、用于向第m条第二扫描线输出第m个第二扫描信号的第m个第二扫描驱动器、以及用于向第m条发光线输出第m个发光信号的第m个发光驱动器。
同步晶体管基于第m个第二扫描驱动器的Q节点的电压而被控制，并且控制第n个发光驱动器的输出端子和第m个第二扫描驱动器的时钟输入端子之间的电连接。
在一些实施例中，同步晶体管的类型与第一扫描晶体管和第二扫描晶体管中的每一个的类型相同。
呈现以上描述是为了使本领域技术人员能够做出和使用本发明的技术思想，并且在特定应用及其要求的上下文中提供以上描述。对所描述的实施例的各种修改、添加和替换对于本领域技术人员来说将是显而易见的，并且在不脱离本发明的精神和范围的情况下，本文定义的一般原理可以应用于其他实施例和应用。以上描述和附图仅出于说明的目的提供了本发明的技术思想的示例。即，所公开的实施例旨在示出本发明的技术思想的范围。因此，本发明的范围不限于所示的实施例，而是被赋予与权利要求一致的最宽范围。本发明的保护范围应基于所附权利要求来解释，并且在其等同物的范围内的所有技术思想都应被解释为包括在本发明的范围内。

Claims (17)

1.一种显示装置，包括：
显示面板，包括多条数据线、多条第一扫描线、多条第二扫描线、多条发光线、以及多个子像素；
数据驱动电路，用于向所述多条数据线输出数据电压；
栅极驱动电路，用于向所述多条第一扫描线输出第一扫描信号，向所述多条第二扫描线输出第二扫描信号，以及向所述多条发光线输出发光信号，
其中，所述多个子像素包括多个子像素行，并且所述多个子像素行包括第n个子像素行，
其中，所述多条第一扫描线包括对应于所述第n个子像素行的第n条第一扫描线和对应于与所述第n个子像素行相同或不同的第m个子像素行的第m条第一扫描线，并且所述多条第二扫描线包括对应于所述第n个子像素行的第n条第二扫描线和对应于所述第m个子像素行的第m条第二扫描线，并且所述多条发光线包括对应于所述第n个子像素行的第n条发光线和对应于所述第m个子像素行的第m条发光线，
其中，所述栅极驱动电路包括：
第n个栅极驱动电路，包括用于向所述第n条第一扫描线输出第n个第一扫描信号的第n个第一扫描驱动器、用于向所述第n条第二扫描线输出第n个第二扫描信号的第n个第二扫描驱动器、以及用于向所述第n条发光线输出第n个发光信号的第n个发光驱动器；
第m个栅极驱动电路，包括用于向所述第m条第一扫描线输出第m个第一扫描信号的第m个第一扫描驱动器、用于向所述第m条第二扫描线输出第m个第二扫描信号的第m个第二扫描驱动器、以及用于向所述第m条发光线输出第m个发光信号的第m个发光驱动器，其中，所述第m个第二扫描驱动器包括上拉晶体管和下拉晶体管、以及用于控制所述上拉晶体管的栅极节点的电压和所述下拉晶体管的栅极节点的电压的控制电路；以及
基于所述上拉晶体管的所述栅极节点的所述电压来控制的同步晶体管，并且所述同步晶体管控制所述第n个发光驱动器的输出端子与所述第m个第二扫描驱动器的时钟输入端子之间的电连接。
2.根据权利要求1所述的显示装置，其中，在包括在所述第n个子像素行中的第n个子像素被驱动的时段期间，所述第n个发光信号包括第一关断电平电压段、第一导通电平电压段、第二关断电平电压段和第二导通电平电压段，并且在所述第n个发光信号中，所述第一关断电平电压段改变为所述第一导通电平电压段的上升时序或下降时序与所述第m个第二扫描信号的上升时序或下降时序同步。
3.根据权利要求2所述的显示装置，其中，所述第n个发光驱动器包括上拉晶体管和下拉晶体管，并且所述第m个第二扫描驱动器包括上拉晶体管和下拉晶体管，
其中，在包括在所述第n个发光驱动器中的所述上拉晶体管和所述下拉晶体管中的每一个的类型与包括在所述第m个第二扫描驱动器中的所述上拉晶体管和所述下拉晶体管中的每一个的类型相同的情况下，在包括在所述第n个子像素行中的所述第n个子像素被驱动的时段期间，在所述第n个发光信号中，所述第一导通电平电压段改变为所述第二关断电平电压段的下降时序或上升时序与所述第m个第二扫描信号的下降时序或上升时序同步。
4.根据权利要求2所述的显示装置，其中，所述第n个发光驱动器包括上拉晶体管和下拉晶体管，并且所述第m个第二扫描驱动器包括上拉晶体管和下拉晶体管,
其中，在包括在所述第n个发光驱动器中的所述上拉晶体管和所述下拉晶体管中的每一个的类型与包括在所述第m个第二扫描驱动器中的所述上拉晶体管和所述下拉晶体管中的每一个的类型不同的情况下，在包括在所述第n个子像素行中的所述第n个子像素被驱动的时段期间，在所述第n个发光信号中，所述第一导通电平电压段改变为所述第二关断电平电压段的下降时序或上升时序与所述第m个第二扫描信号的下降时序或上升时序不同步。
5.根据权利要求1所述的显示装置，其中，包括在所述第n个子像素行中的第n个子像素包括：
发光器件；
用于驱动所述发光器件的驱动晶体管；
第一扫描晶体管，由所述第n个第一扫描信号控制，并且被配置为控制所述驱动晶体管的第一节点与数据线之间的电连接；
第二扫描晶体管，由所述第n个第二扫描信号控制，并且被配置为控制所述驱动晶体管的第二节点与初始化线之间的电连接；
发光晶体管，由所述第n个发光信号控制，并且被配置为控制所述驱动晶体管的第三节点与驱动线之间的电连接；以及
连接在所述驱动晶体管的所述第一节点和所述第二节点之间的存储电容器，
其中，在包括在所述第n个子像素行中的所述第n个子像素被驱动的时段期间，所述第n个发光信号包括第一关断电平电压段、第一导通电平电压段、第二关断电平电压段和第二导通电平电压段，并且在所述第n个发光信号中，所述第一关断电平电压段改变为所述第一导通电平电压段的上升时序或下降时序与所述第m个第二扫描信号的上升时序或下降时序同步。
6.根据权利要求5所述的显示装置，其中，所述同步晶体管的类型与所述第一扫描晶体管和所述第二扫描晶体管中的每一个的类型相同。
7.根据权利要求5所述的显示装置，其中，所述第n个发光驱动器包括上拉晶体管和下拉晶体管，并且所述第m个第二扫描驱动器包括上拉晶体管和下拉晶体管，
其中，所述同步晶体管的类型与包括在所述第m个第二扫描驱动器中的所述上拉晶体管和所述下拉晶体管中的每一个的类型相同。
8.根据权利要求5所述的显示装置，其中，在所述第一扫描晶体管、所述第二扫描晶体管和所述发光晶体管是N型晶体管的情况下，所述第n个发光驱动器包括为N型晶体管的上拉晶体管和下拉晶体管，并且所述第m个第二扫描驱动器包括为N型晶体管的上拉晶体管和下拉晶体管，并且所述同步晶体管为N型晶体管。
9.根据权利要求8所述的显示装置，其中，m是(n+1)，并且在包括在所述第n个子像素行中的所述第n个子像素被驱动的所述时段期间，在所述第n个发光信号中，所述第一关断电平电压段改变为所述第一导通电平电压段的上升时序与第(n+1)个第二扫描信号的上升时序同步，并且，在所述第n个发光信号中，所述第一导通电平电压段改变为所述第二关断电平电压段的下降时序与所述第(n+1)个第二扫描信号的下降时序同步。
10.根据权利要求5所述的显示装置，其中，在所述第一扫描晶体管、所述第二扫描晶体管和所述发光晶体管为P型晶体管的情况下，所述第n个发光驱动器包括为P型晶体管的上拉晶体管和下拉晶体管，并且所述第m个第二扫描驱动器包括为P型晶体管的上拉晶体管和下拉晶体管，并且所述同步晶体管为P型晶体管。
11.根据权利要求10所述的显示装置，其中，m是(n+1)，并且在包括在所述第n个子像素行中的所述第n个子像素被驱动的所述时段期间，在所述第n个发光信号中，所述第一关断电平电压段改变为所述第一导通电平电压段的下降时序与第(n+1)个第二扫描信号的下降时序同步，并且，在所述第n个发光信号中，所述第一导通电平电压段改变为所述第二关断电平电压段的上升时序与所述第(n+1)个第二扫描信号的上升时序同步。
12.根据权利要求5所述的显示装置，其中，在所述第一扫描晶体管和所述第二扫描晶体管是N型晶体管并且所述发光晶体管是P型晶体管的情况下，所述第n个发光驱动器包括为P型晶体管的上拉晶体管和下拉晶体管，并且所述第m个第二扫描驱动器包括为N型晶体管的上拉晶体管和下拉晶体管，并且所述同步晶体管为N型晶体管。
13.根据权利要求12所述的显示装置，其中，所述m是n，并且在包括在所述第n个子像素行中的所述第n个子像素被驱动的所述时段期间，在所述第n个发光信号中，所述第一关断电平电压段改变为所述第一导通电平电压段的下降时序与所述第n个第二扫描信号的下降时序同步，并且在所述第n个发光信号中，所述第一导通电平电压段改变为所述第二关断电平电压段的上升时序与所述第n个第二扫描信号的上升时序不同步。
14.根据权利要求5所述的显示装置，其中，在所述第一扫描晶体管和所述第二扫描晶体管是P型晶体管并且所述发光晶体管是N型晶体管的情况下，所述第n个发光驱动器包括为N型晶体管的上拉晶体管和下拉晶体管，并且所述第m个第二扫描驱动器包括为P型晶体管的上拉晶体管和下拉晶体管，并且所述同步晶体管为P型晶体管。
15.根据权利要求14所述的显示装置，其中，所述m是n，并且在包括在所述第n个子像素行中的所述第n个子像素被驱动的所述时段期间，在所述第n个发光信号中，所述第一关断电平电压段改变为所述第一导通电平电压段的上升时序与所述第n个第二扫描信号的上升时序同步，并且在所述第n个发光信号中，所述第一导通电平电压段改变为所述第二关断电平电压段的下降时序与所述第n个第二扫描信号的下降时序不同步。
16.根据权利要求5所述的显示装置，其中，在包括在所述第n个子像素行中的所述第n个子像素被驱动的所述时段内的其中所述第n个发光信号是所述第一导通电平电压段的时段期间，所述驱动晶体管的所述第二节点的电压被提升，并且所述驱动晶体管的所述第一节点和所述第二节点之间的电压差变为所述驱动晶体管的阈值电压。
17.一种栅极驱动电路，包括：
第n个栅极驱动电路，包括用于向对应于第n个子像素行的第n条第一扫描线输出第n个第一扫描信号的第n个第一扫描驱动器、用于向对应于所述第n个子像素行的第n条第二扫描线输出第n个第二扫描信号的第n个第二扫描驱动器、以及用于向对应于所述第n个子像素行的第n条发光线输出第n个发光信号的第n个发光驱动器；
第m个栅极驱动电路，包括用于向对应于与所述第n个子像素行相同或不同的第m个子像素行的第m条第一扫描线输出第m个第一扫描信号的第m个第一扫描驱动器、用于向对应于所述第m个子像素行的第m条第二扫描线输出第m个第二扫描信号的第m个第二扫描驱动器、以及用于向对应于所述第m个子像素行的第m条发光线输出第m个发光信号的第m个发光驱动器，其中，所述第m个第二扫描驱动器包括上拉晶体管和下拉晶体管、以及用于控制所述上拉晶体管的栅极节点的电压和所述下拉晶体管的栅极节点的电压的控制电路；以及
基于所述上拉晶体管的所述栅极节点的所述电压来控制的同步晶体管，并且所述同步晶体管控制所述第n个发光驱动器的输出端子与所述第m个第二扫描驱动器的时钟输入端子之间的电连接。
CN202111505160.8A 2020-12-17 2021-12-10 显示装置和栅极驱动电路 Active CN114648960B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200177895A KR20220087316A (ko) 2020-12-17 2020-12-17 표시장치 및 게이트 구동 회로
KR10-2020-0177895 2020-12-17

Publications (2)

Publication Number Publication Date
CN114648960A CN114648960A (zh) 2022-06-21
CN114648960B true CN114648960B (zh) 2024-06-25

Family

ID=81992586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111505160.8A Active CN114648960B (zh) 2020-12-17 2021-12-10 显示装置和栅极驱动电路

Country Status (3)

Country Link
US (1) US11600232B2 (zh)
KR (1) KR20220087316A (zh)
CN (1) CN114648960B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955057B2 (en) * 2021-03-30 2024-04-09 Samsung Electronics Co., Ltd. Display apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109147648A (zh) * 2017-06-16 2019-01-04 昆山国显光电有限公司 像素电路及其驱动方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141285A (ko) * 2014-06-09 2015-12-18 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 유기 발광 표시 장치
KR102290559B1 (ko) * 2015-02-02 2021-08-18 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
KR102439225B1 (ko) * 2015-08-31 2022-09-01 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 장치 및 방법
KR102503160B1 (ko) * 2015-09-30 2023-02-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR20180079087A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102598383B1 (ko) * 2018-12-10 2023-11-06 엘지디스플레이 주식회사 표시 장치 및 신호 반전 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109147648A (zh) * 2017-06-16 2019-01-04 昆山国显光电有限公司 像素电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
US20220199033A1 (en) 2022-06-23
CN114648960A (zh) 2022-06-21
KR20220087316A (ko) 2022-06-24
US11600232B2 (en) 2023-03-07

Similar Documents

Publication Publication Date Title
US8994621B2 (en) Display device and method for driving same
CN113066428B (zh) 电致发光显示装置
CN113012644B (zh) 显示装置、驱动电路及驱动显示装置的方法
CN111837173B (zh) 显示装置以及其驱动方法
KR20160128545A (ko) 유기 발광 표시 장치 및 그 구동 방법
CN112785975B (zh) 发光显示装置及其驱动方法
CN108281115B (zh) 显示装置、显示面板、驱动方法和选通驱动器电路
US8810488B2 (en) Display device and method for driving the same
CN112259032A (zh) 显示装置及其驱动方法和栅极驱动电路
CN114648960B (zh) 显示装置和栅极驱动电路
CN112017573B (zh) 显示装置、控制器、驱动电路和驱动方法
EP4177877A1 (en) Gate driving circuit and display device
US20190355309A1 (en) Display device and method of driving the same
US11488543B2 (en) Gate driving circuit and display device
US11386827B1 (en) Level shifter and display device
KR101570541B1 (ko) 유기전계발광표시장치
KR20160015509A (ko) 유기발광표시장치
CN114648959A (zh) 栅极驱动电路和显示装置
US20240221580A1 (en) Display device and driving method
CN114512100B (zh) 显示装置及其驱动方法
US20230215380A1 (en) Gate driving circuit and display device
US20240221673A1 (en) Display Device and Driving Method
KR20240107890A (ko) 표시 장치 및 구동 방법
US20230186854A1 (en) Display Device
CN116386492A (zh) 选通驱动电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant