CN114631253B - 具有缓冲部件的开关电路 - Google Patents
具有缓冲部件的开关电路 Download PDFInfo
- Publication number
- CN114631253B CN114631253B CN201980101313.7A CN201980101313A CN114631253B CN 114631253 B CN114631253 B CN 114631253B CN 201980101313 A CN201980101313 A CN 201980101313A CN 114631253 B CN114631253 B CN 114631253B
- Authority
- CN
- China
- Prior art keywords
- string
- switching circuit
- stray
- switch
- damping factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 64
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 238000013016 damping Methods 0.000 claims description 81
- 230000001419 dependent effect Effects 0.000 claims 1
- 239000007787 solid Substances 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明涉及一种作为或用于电压源转换器的开关电路(15),包括:串联的开关串,其包括第一和第二开关(S1,S2),电容器串,其包括至少一个电容器(C1),将开关串的第一端与电容器串的第一端互连的第一导体(16),将开关串的第二端与电容器串的第二端互连的第二导体(18),连接在开关串的第一端与电容器串的第一端之间的第一部件串,以及连接在开关串的第二端与电容器串的第二端之间的第二部件串,其中,第一部件串包括用于第一开关(S1)的至少一个缓冲部件(20,22),以及第二部件串包括用于第二开关(S2)的至少一个缓冲部件(24,26)。
Description
技术领域
本发明总体上涉及一种用于电压源转换器的开关电路。
背景技术
用于电压源转换器(例如半桥开关电路等)开关电路通常包括与电容器串进行并联的开关串。这些开关在其工作过程中可能会经历振铃。通常使用与开关并联连接的缓冲部件来抑制这种振铃,这些开关与每个缓冲器并联,或者与整个串并联。
US2018/0048255中公开了一种这样的缓冲器实现方案。
然而,这些开关可能不得不应对高电压水平。由此,上述缓冲部件也不得不被设计用于应对这些高电压水平。因此,缓冲部件必然会变得又大又笨重。
因此,提供用于开关电路的缓冲部件是令人感兴趣的,这些缓冲部件不必承受开关的高电压水平,并且因此可以使其具有较低的电压额定值。
发明内容
本发明的一个目的是提供一种开关电路,可以降低缓冲部件的电压额定值。
根据第一方面,该目的通过作为或用于电压源转换器的开关电路来实现,该开关电路包括:
-串联的开关串,该开关串包括第一开关和第二开关,
-电容器串,该电容器串包括至少一个电容器,
-第一导体,该第一导体在该第一开关处将该串联的开关串的第一端与该电容器串的第一端互连,
-第二导体,该第二导体在第二开关处将该串联的开关串的第二端与该电容器串的第二端互连,
-第一部件串,该第一部件串连接在该串联的开关串的第一端与该电容器串的第一端之间,以及
-第二部件串,该第二部件串连接在该串联的开关串的第二端与该电容器串的第二端之间,
其中,该第一部件串包括用于该第一开关的至少一个缓冲部件,以及该第二部件串包括用于该第二开关的至少一个缓冲部件。
以这种方式,可以降低缓冲部件的电压额定值。
根据第一变型,该第一部件串包括用于该第一开关的第一缓冲电阻器和第一缓冲电容器,以及该第二部件串包括用于该第二开关的第二缓冲电阻器和第二缓冲电容器。
为了提供有效的阻尼,每个缓冲电容器的值可以依据用于连接开关元件串中的对应开关的该开关的端子之间的杂散电容来设置。更具体地,该缓冲电容器的值可以被设置为该杂散电容和阻尼因子的函数。附加地,该函数可以包括该杂散电容与该阻尼因子的多项式之间的关系,该多项式可以是二阶多项式。
该阻尼因子进而可以是经由该开关电路的阻抗的表达式所获得的阻尼因子,该阻抗可以是从电容器串看到的开关电路的阻抗。更具体地,该阻尼因子可以从开关电路的动力学特征的多项式中获得,该多项式可以是开关电路的阻抗的多项式。阻抗可以是变换平面中的阻抗,诸如拉普拉斯平面中的阻抗。
为了改善阻尼,每个缓冲电阻器的值可以进而被设置为该阻尼因子、该杂散电容、以及使用该第一和第二导体在该开关元件串与该电容器串之间形成的环路的杂散电感的函数。以这种方式,该杂散电感形成了环路杂散电感。附加地,电阻器值可以被设置为基于该阻尼因子的第一表达式和基于该环路杂散电感除以该杂散电容的第二表达式的组合,其中,该第一表达式可以是该阻尼因子的二阶多项式的逆元,以及该第二表达式可以基于该杂散电感除以该杂散电容的平方根和该阻尼因子的进一步多项式,该进一步多项式可以是三阶多项式。
该阻尼因子可以被设置为固定值,选自0.25至0.45的范围,并且有利地被设置为0.35。这是有利的,因为这些部件串的杂散电感是未知的。
该阻尼因子可以基于该第一部件串和第二部件串的杂散电感与该环路杂散电感之间的商来设置。为了进一步改善阻尼,该阻尼因子可以是在该商处达到最大的阻尼因子。
可替代地,该阻尼因子可以是在该商处达到最大的绝对阻尼对应的阻尼因子,其中,绝对阻尼因子可以基于该开关电路的阻抗的多项式的主导极点对中的至少一个极点来获得,该多项式可以是已经用这些缓冲部件串的杂散电感调整的特征多项式。
该开关电路可以是两级转换器。可替代地,它可以是模块化多级转换器的单元。由此,本发明的第二方面可以涉及电压源转换器,该电压源转换器是或者包括根据第一方面的开关电路。
附图说明
下面将参照附图描述本发明,其中,
图1示意性地示出了模块化多级转换器的相腿,该模块化多级转换器包括作为半桥开关电路的单元,
图2示意性地示出了实现为开关电路的两级转换器,
图3示意性地示出了开关电路,该开关电路包括与第一导体和第二导体并联的第一缓冲部件串和第二缓冲部件串,该第一和第二导体将开关串与电容器串互连,
图4示意性地示出了包括开关电路的电路板,
图5a示意性地示出了阻尼因子与第一和第二缓冲部件串的杂散电感与导体的杂散电感之间的商、以及固定阻尼因子的关系,
图5b示出了该商与绝对阻尼因子、以及与固定阻尼因子相关联的绝对阻尼因子之间的关系,
图6a示出了对于不同的商值和作为商的函数的阻尼因子,绝对阻尼因子的主导极点对的极点轨迹,以及
图6b示出了当阻尼因子固定时,对于不同的商值,绝对阻尼因子的主导极点对的极点轨迹。
具体实施方式
下面,将给出开关电路的优选实施例的详细描述。
图1示出了实现开关电路的第一种方式。图1示出了连接在第一直流(DC)端子T1和第二DC端子T2之间的模块化多级转换器10的一个相腿,其中,第一DC端子T1和第二DC端子T2具有第一DC电压VDC1和第二DC电压VDC2。相腿的中点向第三交流(AC)端子T3提供AC电压VAC。该相腿包括连接在第一DC端子T1和第三AC端子T3之间的上相臂以及连接在第二DC端子T2和第三AC端子T3之间的下相臂,其中,上相臂通过上相电感器LA连接到第三端子T3,以及下相臂经由下相电感器LB连接到第三端子T3。相腿的相臂包括单元12,其在本示例中是半桥单元。单元包括与电容器串并联的开关串,该开关串包括至少两个开关,该电容器串包括至少一个电容器。在本示例中,开关串包括第一上开关和第二下开关,以及电容器串包括单个电容器。该单元是开关电路的示例。作为示例,开关被实现为带反并联二极管的绝缘栅双极晶体管(IGBT)。这里应该认识到,在转换器10中可以有三个这样的相腿,AC电压的每个相位对应一个相腿。
图2示出了另一种类型的转换器,其是两级电压源转换器14。在这种情况下,电容器串是连接在转换器的DC端子T1与T2之间的一串DC链路电容器CDC。作为示例,电容器串在这种情况下也仅包括与开关串并联的一个电容器CDC,其中,每个开关可以被认为是换流阀。因此,存在第一上阀V1和第二下阀V2,其中,每个阀可以基于带反并联二极管的IGBT。另外,每个阀可以通过串联连接的几个这样的部件组合来形成。由此可以看出,存在包括至少一个电容器的电容器串和包括至少两个开关的串联的开关串。阀V1与阀V2之间的中点形成第三端子T3。在这种情况下,整个转换器14是开关电路。这里应该认识到,可以有三个这样的开关电路,AC电压的每个相位对应一个开关电路。
因此,开关电路可以是电压源转换器的单元,或者它可以是电压源转换器。由此还可以看出,电压源转换器可以是开关电路,或者其可以包括开关电路。
图3示意性地示出了广义上的开关电路15。在开关电路15中,开关串的第一端在第一开关S1处经由第一导体16连接到电容器串C1的第一端,并且开关串的第二端在第二开关S2处经由第二导体18连接到电容器串的第二端。由此,存在第一导体16在第一开关S1处将串联的开关串的第一端与电容器串的第一端互连,以及存在第二导体18在第二开关S2处将串联的开关串的第二端与电容器串的第二端互连。使用连接端子将这些开关连接成开关串,这些连接端子对于IGBT而言是发射极和集电极,而这些连接端子对于二极管而言是阳极和阴极。
在开关电路是两级转换器的情况下,导体16和导体18可以实现为DC电源母线。在开关电路是单元的情况下,可能的是导体16和导体18可以是电路板上的导体迹线,如图4中指示的。
每个开关S1和S2都具有杂散电容Cstray。由两个导体16和导体18、开关串以及电容器串形成的环路具有杂散电感Lloop,其中,环路的杂散电感的第一半Lloop/2可以被认为是由第一导体16提供的,而环路的杂散电感的第二半Lloop/2可以被认为是由第二导体18提供的。为了抑制由杂散电容和杂散电感引起的振铃,存在连接在串联的一串开关S1和S2的第一端与电容器串C1的第一端之间的第一部件串,以及连接在串联的一串开关S1和S2的第二端与电容器串C1的第二端之间的第二部件串,其中,第一部件串包括用于第一开关S1的至少一个缓冲部件,以及第二部件串包括用于第二开关S2的至少一个缓冲部件。杂散电容Cstray可以是开关的晶体管和二极管中固有的。因此,该杂散电容Cstray可以被视为用于连接开关串中的开关的连接端子之间的电容。杂散电感Lloop主要由连接开关串和电容器串的导体16和18贡献。然而,晶体管和二极管可能起很小的作用。因此,杂散电感Lloop/2和杂散电容Cstray不是任何部件,而是出现在开关电路15中的寄生量。
在图3中给出的示例中,第一部件串包括用于第一开关S1的彼此串联的第一缓冲电阻器20和第一缓冲电容器22,而第二部件串包括用于第二开关S2的彼此串联的第二缓冲电阻器24和第二缓冲电容器26。可以看出,在第一和第二部件串的每一个中也存在电感Lsnub/2。这些电感是这些串的杂散电感。因此,它们也不是任何部件,而是出现在开关电路15中的寄生量。
如前所述,开关电路15的杂散电感Lloop和杂散电容Cstray导致开关S1和S2上出现振铃。提供第一和第二缓冲部件串是为了抑制振铃,其中,第一缓冲部件串与第一导体16并联,以及第二缓冲部件串与第二导体18并联。第一缓冲电阻器20和第二缓冲电阻24可以一起被视为提供缓冲电阻Rsnub,以及由此第一电阻器20可以具有Rsnub/2的电阻,而第二电阻器24可以被视为具有Rsnub/2的电阻。同理,两个缓冲电容器22和26可以一起被视为提供缓冲电容Csnub。由此,第一电容器22可以具有2*Csnub的电容,而第二电容器26可以具有2*Csnub的电容。另外,这两个缓冲部件串还可以一起具有杂散电感或缓冲器电感Lsnub。由此,第一缓冲部件串可以被视为具有杂散电感Lsnub/2,而第二缓冲部件串可以被视为具有杂散电感Lsnub/2。
如图4中可以看出,缓冲部件串可以放置在电路板28的导体结构中,该导体结构与形成母线16和18的第一和第二导体迹线并联。这些部件串的缓冲器电感或杂散电感可以是这些串的这些导体结构的杂散电感。
第一缓冲部件串和第二缓冲部件串即使安装不紧密,也能够给出良好的阻尼,例如,在Lsnub与Lloop一样大的情况下。
利用这种放置类型,缓冲部件的额定值可以被显著降低。这些部件不必额定为电容器串的全DC电压。它们只需承受一半环路电感上出现的电压波动。
实际上以及如图4中可以看出,可以使用与电源母线16和18并联的母线(具有较低电流额定值)来安装缓冲部件。这些低电流额定值母线的终端应尽可能靠近晶体管开关和dc链路电容器端子。因此,它们应该尽可能靠近(即邻近)开关串中连接到第一导体16的第一开关S1的端子、电容器串中连接到第一导体16的电容器C1的端子、开关串中连接到第二导体18的第二开关S2的端子以及电容器串中连接到第二导体18的电容器C1的端子。
为了提供有效的阻尼,以特殊方式选择缓冲部件的值可能是有利的。下面描述一种可以执行部件值选择的方法。
首先,缓冲器杂散电感可以忽略不计,即Lsnub=0。
另外,由于在任何时候两个晶体管开关中只有一个导通,从包括电容器C1的电容器串看到的阻抗可以近似地由下式给出
Z(s)的分子多项式等于
等式(2)是电路动力学的特征多项式,并且其可以因式分解为
展开(3)并且用(2)的系数确定其系数,允许将Csnub、Rsnub和a作为ω1、ζ以及换向环路参数Lloop和Cstray的函数求解。为了减少篇幅,省略了这些函数。相对阻尼ζ是自由选择的设计参数,例如,选择为ζ=1以获得临界阻尼。给定期望的ζ,最小化Csnub是有意义的,而不是以非***的方式挑选Csnub。给定其中最小电容可以通过求解δCsnub/δω1中的ω1获得。然后,将其代入Csnub和Rsnub的函数中,则得到
如可以在等式(4)中看出,每个缓冲电容的值取决于杂散电容Cstray。还可以看出,该值被设置为杂散电容Cstray和阻尼因子ζ的函数。如在等式(4)中还可以看出,附加地,该函数可以包括杂散电容Cstray与阻尼因子ζ的多项式之间的关系,其中,该多项式是二阶多项式。
在等式(4)中还可以看出,每个缓冲电阻器的值被设置为阻尼因子ζ、杂散电容Cstray和环路杂散电感Lloop的函数。更具体地,电阻器值被设置为基于阻尼因子ζ的第一表达式和基于环路杂散电感Lloop除以杂散电容Cstray的第二表达式的组合,其中,该第一表达式是阻尼因子ζ的二阶多项式的逆元,以及第二表达式基于杂散电感Lloop除以杂散电容Cstray的平方根和阻尼因子ζ的多项式,该多项式是阻尼因子的三阶多项式。
现在可以考虑缓冲器杂散电感。包含缓冲器杂散电感Lsnub意味着三次特征多项式(2)被修改为四次多项式。应用(4),引入归一化拉普拉斯变量并且使Lsnub=qLloop允许该特征多项式以以下无量纲形式表达:
其中,
等式(5)可以转换为具有分子和分母的传递函数,其中,分母与阻尼有关。
在等式(5)和(6)中可以看出,阻尼因子是基于缓冲器电感(即第一和第二部件串的杂散电感)与环路杂散电感之间的商q来设置的。作为q的函数的ζ的合适选择是使电路的阻尼最大化的选择。阻尼因子ζ因此可以是在商q处达到最大的阻尼因子。显然,对于q=0,这个选择是ζ=1,因为此时该电路被很大程度地抑制。对于q>0,开关瞬变主要由(5)的主导极点对(即最靠近原点的极点对)控制。振铃的指数衰减主要由该极点对的实部确定。下面,使用了绝对阻尼的表达式,该绝对阻尼是该实部的绝对值。
由于等式(5)是用无阻尼角谐振频率ωo归一化的,它不是缓冲器参数的函数,最大化绝对阻尼可能是比最大化相对阻尼更好的策略;然后,开关瞬变在尽可能短的时间内振铃。因此,所使用的阻尼因子可以是在商q处达到最大的绝对阻尼因子对应的阻尼因子,其中,绝对阻尼因子是基于开关电路的阻抗的多项式的主导极点对中的至少一个极点获得的,该多项式是已经利用缓冲器杂散电感进行调整的上述特征多项式。
通过调用使绝对阻尼最大化的数值搜索算法,作为q的函数的ζ的期望选择表现为图5a中的实曲线。对应的绝对阻尼(即极点对的真实值)在图5b中描绘为实曲线,并且极点轨迹在图6a中示出。如可以看出,随着q从0增加到1,绝对阻尼大约减半(|Re{s}|/ωo从0.58减少到0.30)。主导极点对的相对阻尼从1下降到0.4,这仍然是完全可接受的。(图6a中还示出了非主导极点对的轨迹。这些完全位于主导极点对轨迹的左侧,即阻尼较高。)因此,缓冲器杂散电感可以与环路电感一样大,而不会显著削弱阻尼。
需要重申的是,阻尼最大化需要知道商q=Lsnub/Lloop,从而允许根据图5a中的实曲线来挑选缓冲器设计过程中的ζ。
可能难以确定缓冲部件串的杂散电感Lsnub。因此,有可能q并不准确。为了克服这一点,ζ可以是固定的,选自0.25到0.45的范围,并且有利地被设置为0.35。在该值为0.35的情况下,对于极值q=0和q=1会获得相等的绝对阻尼。因此,对于ζ=0.35,这是可以实现的。这样的阻尼在图5a中示为虚直线。如图5b中的虚曲线所示,对于q的除极值之外的所有其他值,都获得了更高的绝对阻尼。图6b示出了ζ的这个固定值的极点轨迹。对于q=0,所获得的主导极点对的相对阻尼显然是0.35,但是对于q=1,该主导极点对的相对阻尼增加到0.49,因为极点对(不同于图6a中那样)随着q增加而接近实轴。另一方面,对于q=1,非主导极点对的实部接近主导极点对的实部。对于接近1的q,可以预期非主导极点对的某种影响。
综上所述,已经示出,在(4)中设置ζ=0.35可以为范围[0,Lloop]内的任何Lsnub提供足够的阻尼。对于ζ=0.35,获得(4)的以下特例:
可以看出,缓冲部件值是基于开关电路的杂散电容和杂散电感来设置的。作为示例,晶体管杂散电容可以从所用部件的数据表中获得,而作为示例,环路杂散电感可以通过不带缓冲部件的开关电路的导通和关断实验获得。根据这些实验可以获得频率。然后,就有可能利用关于杂散电容的知识从频率中提取环路杂散电感。
本发明可以以多种方式变化。虽然上文仅仅给出的开关的示例是带反并联二极管的IGBT对,但应该认识到其他开关也是可能的。例如,带或不带反并联二极管的结型栅极场效应晶体管(JFET)和金属氧化物半导体场效应晶体管(MOSFET)、以及带反并联二极管的集成栅极换向晶闸管(IGCT)或栅极关断晶闸管(GTO)是可能的。还应该认识到,如果开关电路是单元,它不限于半桥单元,还可以是全桥单元。还设想了实现不同于两级转换器的其他类型的电压源转换器的开关电路,诸如三级转换器,比如中性点箝位转换器。也有可能在缓冲部件串中仅使用一个缓冲部件。例如,仅使用缓冲电容器或仅使用缓冲电阻器是可能的。因此,应当意识到,本发明仅受所附权利要求的限制。
Claims (15)
1.一种作为或用于电压源转换器(10;14)的开关电路(15),所述开关电路包括:
-串联的开关串,所述开关串包括第一开关和第二开关(S1,S2),
-电容器串,所述电容器串包括至少一个电容器(C1),
-第一导体(16),所述第一导体在所述第一开关(S1)处将所述串联的开关串的第一端与所述电容器串的第一端互连,
-第二导体(18),所述第二导体在所述第二开关(S2)处将所述串联的开关串的第二端与所述电容器串的第二端互连,
-第一部件串,所述第一部件串连接在所述串联的开关串的第一端与所述电容器串的第一端之间,以及
-第二部件串,所述第二部件串连接在所述串联的开关串的第二端与所述电容器串的第二端之间,
-其中,所述第一部件串包括用于所述第一开关(S1)的第一缓冲电阻器(20)和第一缓冲电容器(22),并且所述第二部件串包括用于所述第二开关(S2)的第二缓冲电阻器(24)和第二缓冲电容器(26)。
2.根据权利要求1所述的开关电路(15),其中,每个缓冲电容器(22,26)的值依据所述开关串中的对应的开关(S1,S2)的端子之间的杂散电容(Cstray)来设置,所述端子用于连接所述开关。
3.根据权利要求2所述的开关电路(15),其中,所述缓冲电容器的值被设置为所述杂散电容(Cstray)和阻尼因子(ζ)的函数。
4.根据权利要求3所述的开关电路(15),其中,所述函数包括所述阻尼因子(ζ)的多项式和杂散电容(Cstray)之间的关系。
5.根据权利要求2所述的开关电路(15),其中,每个缓冲电阻器(20,24)的值被设置为阻尼因子(ζ)、所述对应的开关(S1,S2)的端子之间的杂散电容(Cstray)、以及使用所述第一导体和第二导体(16,18)形成在所述开关串与所述电容器串之间的环路的杂散电感(Lloop)的函数,所述杂散电感(Lloop)由此形成环路杂散电感。
6.根据权利要求5所述的开关电路(15),其中,所述电阻器值被设置为基于所述阻尼因子(ζ)的第一表达式与基于所述环路杂散电感(Lloop)除以所述杂散电容(Cstray)的第二表达式的组合。
7.根据权利要求6所述的开关电路(15),其中,所述第一表达式是所述阻尼因子(ζ)的多项式的逆元,并且所述第二表达式基于所述环路杂散电感(Lloop)除以所述杂散电容(Cstray)的平方根和所述阻尼因子(ζ)的进一步多项式。
8.根据权利要求3至7中任一项所述的开关电路(15),其中,所述阻尼因子(ζ)被设置为固定值,并且所述阻尼因子选自0.25至0.45的范围。
9.根据权利要求8所述的开关电路(15),其中,所述阻尼因子(ζ)被设置为固定值,并且所述阻尼因子被设置为0.35。
10.根据权利要求5至7中任一项所述的开关电路(15),其中,所述阻尼因子(ζ)基于所述第一部件串和第二部件串的杂散电感(Lsnub)与所述环路杂散电感(Lloop)之间的商(q)来设置。
11.根据权利要求10所述的开关电路(15),其中,所述阻尼因子(ζ)是与在所述商(q)处最大的绝对阻尼因子对应的阻尼因子。
12.根据权利要求11所述的开关电路(15),其中,所述绝对阻尼因子基于所述开关电路的阻抗的多项式中的至少一个极点获得。
13.根据权利要求10所述的开关电路(15),其中,所述阻尼因子(ζ)是在所述商(q)处最大的阻尼因子。
14.根据权利要求1至7中任一项所述的开关电路(15),其中,所述开关电路是两级转换器(14)。
15.根据权利要求1至7中任一项所述的开关电路(15),其中,所述开关电路是模块化多级转换器(10)的单元。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2019/077848 WO2021073721A1 (en) | 2019-10-15 | 2019-10-15 | Switching circuit with snubber components |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114631253A CN114631253A (zh) | 2022-06-14 |
CN114631253B true CN114631253B (zh) | 2023-05-16 |
Family
ID=68289954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980101313.7A Active CN114631253B (zh) | 2019-10-15 | 2019-10-15 | 具有缓冲部件的开关电路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11646653B2 (zh) |
EP (1) | EP4046265B1 (zh) |
JP (1) | JP7230280B2 (zh) |
KR (1) | KR102661064B1 (zh) |
CN (1) | CN114631253B (zh) |
WO (1) | WO2021073721A1 (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004080880A (ja) * | 2002-08-13 | 2004-03-11 | Fuji Electric Holdings Co Ltd | スナバ回路 |
CN202524283U (zh) * | 2012-04-11 | 2012-11-07 | 中国矿业大学 | 一种模块化多电平变流器子模块的缓冲电路结构 |
EP3073812A2 (en) * | 2015-03-18 | 2016-09-28 | Delta Electronics Inc. | Integrated power electronics assembly module |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5982646A (en) | 1998-06-30 | 1999-11-09 | General Electric Company | Voltage clamp snubbers for three level converter |
US6166933A (en) * | 1999-10-01 | 2000-12-26 | Pillar Industries, Inc. | Snubber circuit for an inverter having inductively coupled resistance |
JP3665934B2 (ja) | 2001-08-03 | 2005-06-29 | 株式会社日立製作所 | 3レベルインバータ装置 |
JP4488693B2 (ja) * | 2003-06-20 | 2010-06-23 | 東芝三菱電機産業システム株式会社 | 半導体交流スイッチ装置 |
JPWO2006003936A1 (ja) | 2004-07-01 | 2007-08-16 | 関西電力株式会社 | スナバ回路及びスナバ回路を有するパワー半導体装置 |
DE202013104510U1 (de) | 2013-10-04 | 2013-11-14 | Abb Technology Ag | Halbleiterstapel für Umrichter mit Snubber-Kondensatoren |
WO2015162675A1 (ja) * | 2014-04-21 | 2015-10-29 | 株式会社安川電機 | 発電システムおよび電力変換装置 |
US9813008B2 (en) | 2016-04-06 | 2017-11-07 | Lcdrives Corp | Half-bridge switching circuit system |
US10361650B2 (en) | 2016-04-06 | 2019-07-23 | Lcdrives Corp. | Half-bridge switching circuit system |
WO2018006970A1 (en) * | 2016-07-07 | 2018-01-11 | Abb Schweiz Ag | Semiconductor power stack of a modular multilevel converter |
US10581342B2 (en) | 2017-07-10 | 2020-03-03 | General Electric Company | Three-level two-stage decoupled active NPC converter |
US10720378B2 (en) | 2017-08-31 | 2020-07-21 | Delta Electronics (Shanghai) Co., Ltd | Component structure, power module and power module assembly structure |
JP2019086295A (ja) | 2017-11-01 | 2019-06-06 | 三菱電機株式会社 | 信頼性試験装置 |
-
2019
- 2019-10-15 KR KR1020227012516A patent/KR102661064B1/ko active IP Right Grant
- 2019-10-15 CN CN201980101313.7A patent/CN114631253B/zh active Active
- 2019-10-15 US US17/768,128 patent/US11646653B2/en active Active
- 2019-10-15 WO PCT/EP2019/077848 patent/WO2021073721A1/en unknown
- 2019-10-15 EP EP19789923.0A patent/EP4046265B1/en active Active
- 2019-10-15 JP JP2022522721A patent/JP7230280B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004080880A (ja) * | 2002-08-13 | 2004-03-11 | Fuji Electric Holdings Co Ltd | スナバ回路 |
CN202524283U (zh) * | 2012-04-11 | 2012-11-07 | 中国矿业大学 | 一种模块化多电平变流器子模块的缓冲电路结构 |
EP3073812A2 (en) * | 2015-03-18 | 2016-09-28 | Delta Electronics Inc. | Integrated power electronics assembly module |
Also Published As
Publication number | Publication date |
---|---|
EP4046265A1 (en) | 2022-08-24 |
WO2021073721A1 (en) | 2021-04-22 |
CN114631253A (zh) | 2022-06-14 |
US20220368246A1 (en) | 2022-11-17 |
KR20220051032A (ko) | 2022-04-25 |
US11646653B2 (en) | 2023-05-09 |
JP7230280B2 (ja) | 2023-02-28 |
EP4046265B1 (en) | 2023-10-04 |
KR102661064B1 (ko) | 2024-04-26 |
JP2022543920A (ja) | 2022-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zygmanowski et al. | Capacitance and inductance selection of the modular multilevel converter | |
US7292460B2 (en) | Converter circuit for switching a large number of switching voltage levels | |
TWI675542B (zh) | 模組化電源系統 | |
Verdelho et al. | Four-wire current-regulated PWM voltage converter | |
US6617814B1 (en) | Integrated DC link choke and method for suppressing common-mode voltage in a motor drive | |
Marzoughi et al. | Investigation and comparison of cascaded H-bridge and modular multilevel converter topologies for medium-voltage drive application | |
US20220045623A1 (en) | Multi-level circuit, three-phase multi-level circuit, and control method | |
US7016205B2 (en) | Ripple-current reduction schemes for AC converters | |
US20020190697A1 (en) | 18-pulse rectification system using a wye-connected autotransformer | |
US9502987B1 (en) | Circuit and method for managing common mode noise in isolated resonant DC-DC power converters | |
US20180262124A1 (en) | Power inverter and power inverting method | |
Najjar et al. | Design procedure and efficiency analysis of a 99.3% efficient 10 kW three-phase three-level hybrid GaN/Si active neutral point clamped converter | |
WO2017144430A1 (en) | Modular multilevel converter and power electronic transformer | |
US9929668B1 (en) | Powder conditioner with reduced capacitor voltage ripples | |
US11171575B2 (en) | Modular multilevel converter topologies | |
CN107482940B (zh) | 一种用于高速永磁电机驱动***的模块化多电平变换器 | |
Dalla Vecchia et al. | A three-phase AC–AC converter in open-delta connection based on switched capacitor principle | |
CN102823122B (zh) | 具有第二和第三阶谐波降低滤波器的模块化多级功率转换器 | |
CN114631253B (zh) | 具有缓冲部件的开关电路 | |
Sedaghati et al. | A class of half‐bridge quasi‐Z‐source inverters: Detailed steady‐state analysis in various operating states, design considerations, and derivation of general topology | |
US10811984B2 (en) | Bidirectional DC-to-DC converter with voltage limitation device including switching element and voltage limitation capacitor | |
Choi et al. | Multi-pulse converters for high voltage and high power applications | |
CN109672344B (zh) | 双向直流变换器及其控制方法 | |
JP2016226224A (ja) | モジュラーマルチレベル変換器 | |
Son et al. | Unidirectional Vienna Converter Design Based On Series-Connected Component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20231226 Address after: Zurich, SUI Patentee after: Hitachi Energy Co.,Ltd. Address before: Swiss Baden Patentee before: Hitachi energy Switzerland AG |
|
TR01 | Transfer of patent right |