KR102661064B1 - 스너버 컴포넌트들을 갖는 스위칭 회로 - Google Patents

스너버 컴포넌트들을 갖는 스위칭 회로 Download PDF

Info

Publication number
KR102661064B1
KR102661064B1 KR1020227012516A KR20227012516A KR102661064B1 KR 102661064 B1 KR102661064 B1 KR 102661064B1 KR 1020227012516 A KR1020227012516 A KR 1020227012516A KR 20227012516 A KR20227012516 A KR 20227012516A KR 102661064 B1 KR102661064 B1 KR 102661064B1
Authority
KR
South Korea
Prior art keywords
string
switching circuit
stray
snubber
switches
Prior art date
Application number
KR1020227012516A
Other languages
English (en)
Other versions
KR20220051032A (ko
Inventor
렌나르트 하르네포르스
다니엘 요한네손
Original Assignee
히타치 에너지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 에너지 리미티드 filed Critical 히타치 에너지 리미티드
Publication of KR20220051032A publication Critical patent/KR20220051032A/ko
Application granted granted Critical
Publication of KR102661064B1 publication Critical patent/KR102661064B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 전압 소스 컨버터용 스위칭 회로 (15) 에 관한 것이며, 스위칭 회로는 제 1 및 제 2 스위치 (S1, S2) 를 포함하는 직렬 연결된 스위치들의 스트링, 적어도 하나의 커패시터 (C1) 를 포함하는 커패시터들의 스트링, 스위치들의 스트링의 제 1 단부를 커패시터들의 스트링의 제 1 단부와 상호연결하는 제 1 도체 (16), 스위치들의 스트링의 제 2 단부를 커패시터들의 스트링의 제 2 단부와 상호연결하는 제 2 도체 (18), 스위치들의 스트링의 제 1 단부와 커패시터들의 스트링의 제 1 단부 사이에 연결된 컴포넌트들의 제 1 스트링 및 스위치들의 스트링의 제 2 단부와 스위치들의 스트링의 제 2 단부 사이에 연결된 컴포넌트들의 제 2 스트링을 포함하고, 컴포넌트들의 제 1 스트링은 제 1 스위치 (S1) 에 대한 적어도 하나의 스너버 컴포넌트 (20, 22) 를 포함하고 컴포넌트들의 제 2 스트링은 제 2 스위치 (S2) 에 대한 적어도 하나의 스너버 컴포넌트 (24, 26) 를 포함한다.

Description

스너버 컴포넌트들을 갖는 스위칭 회로
본 발명은 일반적으로 전압 소스 컨버터용 스위칭 회로에 관한 것이다.
하프-브리지 스위칭 회로와 같은 전압 소스 컨버터에 사용된 스위칭 회로는 통상적으로 커패시터들의 스트링과 병렬인 스위치들의 스트링을 포함한다. 이러한 스위치들은 이들의 동작 동안 링잉 (ringing) 을 경험할 수도 있다. 이 링잉은 통상적으로 각각의 스너버와 병렬 또는 전체 스트링과 병렬인, 스위치들과 병렬로 연결된 스너버 컴포넌트들을 사용하여 댐핑된다.
하나의 이러한 스너버 실현이 US 2018/0048255 에 개시되어 있다.
그러나, 스위치들은 고전압 레벨을 핸들링해야 할 수도 있다. 이에 의해 위에 언급된 스너버 컴포넌트들은 또한 이러한 고전압 레벨을 핸들링하도록 설계되어야 한다. 결과적으로, 스너버 컴포넌트들은 크고 부피가 커야 한다.
따라서 스너버 컴포넌트들이 스위치들의 고전압 레벨을 견딜 필요가 없고 따라서 더 낮은 정격 전압으로 이루어질 수도 있는, 스위칭 회로용 스너버 컴포넌트들을 제공하는데 관심이 있다.
본 발명의 하나의 목적은 스너버 컴포넌트들의 정격 전압이 낮아질 수도 있는 스위칭 회로를 제공하는 것이다.
이 목적은 전압 소스 컨버터로서 또는 전압 소스 컨버터용 스위칭 회로를 통해 해결되며, 스위칭 회로는,
- 제 1 및 제 2 스위치를 포함하는 직렬 연결된 스위치들의 스트링,
- 적어도 하나의 커패시터를 포함하는 커패시터들의 스트링,
- 제 1 스위치에서, 직렬 연결된 스위치들의 스트링의 제 1 단부를 커패시터들의 스트링의 제 1 단부와 상호 연결하는 제 1 도체,
- 제 2 스위치에서, 직렬 연결된 스위치들의 스트링의 제 2 단부를 커패시터들의 스트링의 제 2 단부와 상호연결하는 제 2 도체,
- 직렬 연결된 스위치들의 스트링의 제 1 단부와 커패시터들의 스트링의 제 1 단부 사이에 연결된 컴포넌트들의 제 1 스트링, 및
- 직렬 연결된 스위치들의 스트링의 제 2 단부와 커패시터들의 스트링의 제 2 단부 사이에 연결된 컴포넌트들의 제 2 스트링을 포함하고,
컴포넌트들의 제 1 스트링은 제 1 스위치에 대한 적어도 하나의 스너버 컴포넌트를 포함하고, 컴포넌트들의 제 2 스트링은 제 2 스위치에 대한 적어도 하나의 스너버 컴포넌트를 포함한다.
이러한 방식으로 스너버 컴포넌트들의 정격 전압이 낮아질 수도 있다.
제 1 변형에 따라, 컴포넌트들의 제 1 스트링은 제 1 스위치에 대한 제 1 스너버 저항 및 제 1 스너버 커패시터를 포함하고, 컴포넌트들의 제 2 스트링은 제 2 스위치에 대한 제 2 스너버 저항 및 제 2 스너버 커패시터를 포함한다.
효율적인 댐핑을 제공하기 위해, 각각의 스너버 커패시터는 스위칭 엘리먼트들의 스트링에서 스위치를 연결하는데 사용된 대응하는 스위치의 단말기들 사이의 표유 커패시턴스에 따라 설정된 값을 가질 수도 있다. 스너버 커패시터는 특히 표유 커패시턴스와 댐핑 팩터의 함수로서 설정된 값을 가질 수도 있다. 함수는 부가적으로 표유 커패시턴스와 댐핑 팩터의 다항식 사이의 관계를 포함할 수도 있으며, 이 다항식은 2차 다항식일 수도 있다.
댐핑 팩터는 결국 스위칭 회로의 임피던스의 식을 통해 획득된 댐핑 팩터일 수도 있으며, 이 임피던스는 커패시터들의 스트링에서 보여지는 바와 같이 스위칭 회로의 임피던스일 수도 있다. 댐핑 팩터는 특히 스위칭 회로의 임피던스의 다항식일 수도 있는, 스위칭 회로의 역학에 대한 특성의 다항식으로부터 획득될 수도 있다. 임피던스는 라플라스 평면 (Laplace plane) 과 같은, 변환된 평면에서의 임피던스일 수도 있다.
댐핑을 개선하기 위해, 각각의 스너버 저항은 결국 제 1 및 제 2 도체를 사용하여 커패시터들의 스트링과 스위칭 엘리먼트들의 스트링 사이에 형성된 루프의 표유 인덕턴스 및 표유 커패시턴스, 댐핑 팩터의 함수로서 설정된 값을 가질 수도 있다. 이러한 방식으로 표유 인덕턴스는 루프 표유 인덕턴스를 형성한다. 저항 값은 부가적으로 댐핑 팩터에 기초한 제 1 식과 표유 표유 커패시턴스로 나눈 루프 표유 인덕턴스에 기초한 제 2 식의 조합으로서 설정될 수도 있으며, 여기서 제 1 식은 댐핑 팩터의 2차 다항식의 역일 수도 있고 제 2 식은 표유 커패시턴스로 나눈 표유 인덕턴스의 제곱근과 댐핑 팩터의 추가 다항식에 기초할 수도 있으며, 이 추가 다항식은 3차 다항식일 수도 있다.
댐핑 팩터는 고정 값으로서 설정되고 0.25 와 0.45 의 범위에서 선택되며 유리하게는 0.35 로서 설정된다. 이것은 컴포넌트들의 스트링들의 표유 인덕턴스를 알 수 없다는 이점이 있다.
댐핑 팩터는 루프 표유 인덕턴스와 컴포넌트들의 제 1 및 제 2 스트링의 표유 인덕턴스 사이의 몫에 기초하여 설정될 수도 있다. 댐핑을 더욱 개선하기 위해, 댐핑 팩터는 몫에서 최대화되는 댐핑 팩터일 수도 있다.
대안으로, 댐핑 팩터는 몫에서 최대화되는 절대 댐핑에 대응하는 댐핑 팩터일 수도 있으며, 여기서 절대 댐핑 팩터는 스위칭 회로의 임피던스의 다항식의 우세 극점 (dominant pole) 쌍에서 적어도 하나의 극점에 기초하여 획득될 수도 있으며, 이 다항식은 스너버 컴포넌트들의 스트링들의 표유 인덕턴스로 조정된 특성 다항식 (characteristic polynomial) 일 수도 있다.
스위칭 회로는 2-레벨 컨버터일 수도 있다. 대안으로, 이것은 모듈식 멀티레벨 컨버터의 셀일 수도 있다. 이로써 본 발명의 제 2 양태는 제 1 양태에 따른 스위칭 회로이거나 이를 포함하는 전압 소스 컨버터에 관한 것일 수도 있다.
본 발명은 첨부 도면들을 참조하여 다음에서 설명될 것이다.
도 1 은 하프-브리지 스위칭 회로들로서 셀들을 포함하는 모듈식 멀티레벨 컨버터의 위상 레그를 개략적으로 나타낸다.
도 2 는 스위칭 회로로서 실현된 2-레벨 컨버터를 개략적으로 나타낸다.
도 3 은 스위치들의 스트링을 커패시터들의 스트링과 상호연결하는 제 1 및 제 2 도체와 병렬로 연결된 스너버 컴포넌트들의 제 1 및 제 2 스트링을 포함하는 스위칭 회로를 개략적으로 나타낸다.
도 4 는 스위칭 회로를 포함하는 회로 기판을 개략적으로 나타낸다.
도 5a 는 스너버 컴포넌트들의 제 1 및 제 2 스트링들의 표유 인덕턴스와 도체들의 표유 인덕턴스 뿐만 아니라 고정된 댐핑 팩터 사이의 몫과 댐핑 계수의 관계를 개략적으로 나타낸다.
도 5b 는 몫과 절대 댐핑 팩터 뿐만 아니라 고정된 댐핑 팩터와 연관된 절대 댐핑 팩터 사이의 관계를 나타낸다.
도 6a 는 몫의 함수로서 댐핑 팩터와 몫의 상이한 값들에 대한 절대 댐핑 팩터의 우세 극점 쌍의 극점 위치를 나타낸다.
도 6b 는 댐핑 팩터가 고정될 때 몫의 상이한 값들에 대한, 절대 댐핑 팩터의 우세 극점 쌍의 극점 위치를 나타낸다.
다음에서, 스위칭 회로의 바람직한 실시형태들의 상세한 설명이 주어질 것이다.
도 1 은 스위칭 회로를 실현하는 제 1 방식을 나타낸다. 도 1 은 제 1 및 제 2 직류 전류 (DC) 단자 (T1 및 T2) 사이에 연결된 모듈식 멀티레벨 컨버터 (10) 의 하나의 위상 레그를 나타내며, 여기서 DC 단자들 (T1 및 T2) 은 제 1 및 제 2 전압 (VDC1 및 VDC2) 을 갖는다. 위상 레그의 중간지점은 제 3 교류 전류 (AC) 단자 (T3) 에 AC 전압 (VAC) 을 제공한다. 위상 레그는 제 1 DC 단자 (T1) 와 제 3 AC 단자 (T3) 사이에 연결된 상부 위상 암과 제 2 DC 단자 (T2) 와 제 3 AC 단자 (T3) 사이에 연결된 하부 위상 암을 포함하며, 여기서 상부 위상 암은 상부 위상 인덕터 (LA) 와 제 3 단자 (T3) 에 연결되고 하부 위상 암은 하부 위상 인덕터 (LB) 를 통해 제 3 단자 (T3) 에 연결된다. 위상 레그의 위상 암들은 이 예에서 하프-브리지 셀들인 셀들 (12) 을 포함한다. 셀은 적어도 하나의 커패시터를 포함하는 커패시터들의 스트링과 병렬로 적어도 2개의 스위치를 포함하는 스위치들의 스트링을 포함한다. 본 예에서 스위치들의 스트링은 제 1 상부 스위치 및 제 2 하부 스위치를 포함하고 커패시터들의 스트링은 단일 커패시터를 포함한다. 셀은 스위칭 회로의 예이다. 스위치는 예로서 역병렬 (anti-parallel) 다이오드를 갖는 절연-게이트 바이폴라 트랜지스터 (IGBT) 로서 실현된다. 여기서 AC 전압의 각 위상에 대해 하나씩, 컨버터 (10) 에 3개의 이러한 위상 레그가 있을 수도 있음을 알아야 한다.
도 2 는 2-레벨 전압 소스 컨버터 (14) 인, 다른 타입의 컨버터를 나타낸다. 이 경우 커패시터들의 스트링은 컨버터의 DC 단자들 (T1 및 T2) 사이에 연결된 DC 링크 커패시터들 (CDC) 의 스트링이다. 일 예로서, 커패시터들의 스트링은 이 경우에도 스위치들의 스트링과 병렬로 하나의 커패시터 (CDC) 만을 포함하며, 여기서 각각의 스위치는 컨버터 밸브로 간주될 수도 있다. 따라서 제 1 상부 밸브 (V1) 및 제 2 하부 밸브 (V2) 가 있으며, 여기서 각각의 밸브는 역병렬 다이오드를 갖는 IGBT 에 기초할 수도 있다. 각각의 밸브는 또한 직렬로 연결된 여러 이러한 컴포넌트 조합들을 통해 형성될 수도 있다. 이로써 적어도 하나의 커패시터를 포함하는 커패시터들의 스트링 및 적어도 2개의 스위치를 포함하는 직렬 연결된 스위치들의 스트링이 있음을 알 수 있다. 밸브들 (V1과 V2) 사이의 중간지점은 제 3 단자 (T3) 를 형성한다. 이 경우 전체 컨버터 (14) 가 스위칭 회로이다. 여기서 AC 전압의 각 위상에 대해 하나씩, 3개의 이러한 스위칭 회로가 있을 수도 있음을 알아야 한다.
이와 같이 스위칭 회로는 전압 소스 컨버터용 셀일 수도 있거나 전압 소스 컨버터일 수도 있다. 이로써 또한 전압 소스 컨버터가 스위칭 회로일 수도 있거나 스위칭 회로를 포함할 수도 있음을 알 수 있다.
도 3 은 일반화된 스위칭 회로 (15) 를 개략적으로 나타낸다. 스위칭 회로 (15) 에서, 스위치들의 스트링의 제 1 단부는 제 1 스위치 (S1) 에서, 제 1 도체 (16) 를 통해 커패시터들 (C1) 의 스트링의 제 1 단부에 연결되고, 스위치들의 스트링의 제 2 단부는 제 2 스위치 (S2) 에서, 제 2 도체 (18) 를 통해 커패시터들의 스트링의 제 2 단부에 연결된다. 이로써 제 1 스위치 (S1) 에서, 직렬 연결된 스위치들의 스트링의 제 1 단부를 커패시터들의 스트링의 제 1 단부와 상호연결하는 제 1 도체 (16) 및 제 2 스위치 (S2) 에서, 직렬 연결된 스위치들의 스트링의 제 2 단부를 커패시터들의 스트링의 제 2 단부와 상호연결하는 제 2 도체 (18) 가 있다. 스위치들은 IGBT들에 대해 이미터들 및 컬렉터들이고 다이오드들에 대해 양극들 및 음극들인, 연결 단자들을 사용하여 스위치들의 스트링에 연결된다.
스위칭 회로가 2-레벨 컨버터인 경우, 도체들 (16 및 18) 은 DC 전원 버스바들로서 실현될 수도 있다. 스위칭 회로가 셀인 경우, 도체들 (16 및 18) 은 도 4 에 표시된 바와 같이, 회로 기판 상의 도체 트레이스들일 수 있는 것이 가능하다.
각각의 스위치 (S1 및 S2) 는 표유 커패시턴스 (Cstray) 를 갖는다. 2개의 도체들 (16 및 18), 스위치들의 스트링 및 커패시터들의 스트링으로 형성된 루프는 표유 인덕턴스 (Lloop) 를 가지며, 여기서 루프의 표유 인덕턴스의 제 1 절반 (Lloop/2) 은 제 1 도체 (16) 에 의해 제공되는 것으로 간주될 수도 있고 루프의 표유 인덕턴스의 제 2 절반 (Lloop/2) 은 제 2 도체 (18) 에 의해 제공되는 것으로 간주될 수도 있다. 표유 커패시턴스들과 표유 인덕턴스에 의해 야기된 링잉을 댐핑하기 위해 직렬 연결된 스위치들 (S1 및 S2) 의 스트링의 제 1 단부와 커패시터들 (C1) 의 스트링의 제 1 단부 사이에 연결된 컴포넌트들의 제 1 스트링과, 직렬 연결된 스위치들 (S1 및 S2) 의 스트링의 제 2 단부와 커패시터들 (C1) 의 스트링의 제 2 단부 사이에 연결된 컴포넌트들의 제 2 스트링이 있으며, 여기서 컴포넌트들의 제 1 스트링은 제 1 스위치 (S1) 에 대한 적어도 하나의 스너버 컴포넌트를 포함하고 컴포넌트들의 제 2 스트링은 제 2 스위치 (S2) 에 대한 적어도 하나의 스너버 컴포넌트를 포함한다. 표유 커패시턴스 (Cstray) 는 스위치들의 트랜지스터들과 다이오드들에 내제될 수도 있다. 따라서 이 표유 커패시턴스 (Cstray) 는 스위치들의 스트링에서 스위치를 연결하는데 사용된 연결 단자들 사이의 커패시턴스로서 보여질 수 있다. 표유 인덕턴스 (Lloop) 는 스위치들의 스트링을 커패시터들의 스트링과 연결하는 도체들 (16, 18) 에 의해 대부분 기여된다. 그러나, 트랜지스터들 및 다이오드들은 약간 기여할 수도 있다. 이와 같이 표유 인덕턴스 (Lloop) 및 표유 커패시턴스 (Cstray) 는 임의의 컴포넌트들이 아니라 스위칭 회로 (15) 에 나타나는 기생 양들이다.
도 3 에 주어진 예에서, 컴포넌트들의 제 1 스트링은 서로 직렬로 연결된 제 1 스위치 (S1) 에 대한 제 1 스너버 저항 (20) 및 제 1 스너버 커패시터 (22) 를 포함하는 한편, 컴포넌트들의 제 2 스트링은 서로 직렬로 연결된 제 2 스위치 (S2) 에 대한 제 2 스너버 저항 (24) 및 제 2 스너버 커패시터 (26) 를 포함한다. 알 수 있는 바와 같이, 컴포넌트들의 제 1 및 제 2 스트링들 각각에 또한 인덕턴스 (Lsnub/2) 가 있다. 이러한 인덕턴스들은 스트링들의 표유 인덕턴스들이다. 따라서 이들은 또한 임의의 컴포넌트들이 아니라, 스위칭 회로 (15) 에 나타나는 기생 양들이다.
앞서 언급했듯이 스위칭 회로 (15) 의 표유 인덕턴스 (Lloop) 및 표유 커패시턴스 (Cstray) 는 스위치들 (S1 및 S2) 에 걸쳐 링잉이 발생하게 한다. 스너버 컴포넌트들의 제 1 및 제 2 스트링은 링잉을 댐핑하기 위해 제공되며, 여기서 스너버 컴포넌트들의 제 1 스트링은 제 1 도체 (16) 와 병렬로 연결되고 스너버 컴포넌트들의 제 2 스트링은 제 2 도체 (18) 와 병렬로 연결된다. 제 1 및 제 2 스너버 저항들 (20, 24) 은 함께 스너버 저항 (Rsnub) 을 제공하는 것으로 보여질 수도 있으며, 이로써 제 1 저항 (20) 은 Rsnub/2 의 저항을 가질 수도 있는 한편, 제 2 저항 (24) 은 Rsnub/2 의 저항을 갖는 것으로 보여질 수도 있다. 유사한 방식으로 2개의 스너버 커패시터 (22 및 26) 는 함께 스너버 커패시턴스 (Csnub) 를 제공하는 것으로 보여질 수도 있다. 이로써 제 1 커패시터 (22) 는 2*Csnub 의 커패시턴스를 가질 수도 있는 한편, 제 2 커패시터 (26) 는 2*Csnub 의 커패시턴스를 가질 수도 있다. 더욱이, 스너버 컴포넌트들의 2개의 스트링은 함께 표유 인덕턴스 또는 스너버 인덕턴스 (Lsnub) 을 또한 가질 수도 있다. 이로써 스너버 컴포넌트들의 제 1 스트링은 표유 인덕턴스 (Lsnub/2) 를 갖는 것으로 보여질 수도 있고 스너버 컴포넌트들의 제 2 스트링은 표유 인덕턴스 (Lsnub/2) 를 갖는 것으로 보여질 수도 있다.
도 4 에서 알 수 있는 바와 같이, 스너버 컴포넌트들의 스트링들은 회로 기판 (28) 의 도체 구조들에 배치될 수도 있으며, 이 도체 구조들은 버스바들 (16 및 18) 을 형성하는 제 1 및 제 2 도체 트레이스들과 병렬로 연결된다. 컴포넌트들의 스트링들의 스너버 인덕턴스 또는 표유 인덕턴스는 스트링들의 이러한 도체 구조들의 표유 인덕턴스일 수도 있다.
스너버 컴포넌트들의 제 1 및 제 2 스트링들은, 예를 들어 Lsnub 이 Lloop만큼 큰 경우, 단단히 설치되지 않더라도 양호한 댐핑을 제공할 수 있다.
이러한 타입의 배치로, 스너버 컴포넌트들의 정격은 상당히 낮아질 수 있다. 컴포넌트들은 커패시터들의 스트링의 전체 DC 전압에 대해 정격이 될 필요는 없다. 이들은 루프 인덕턴스의 절반에 걸쳐 발생하는 전압 변동들만 견뎌야 한다.
실제로 도 4 에서 알 수 있는 바와 같이, 스너버 컴포넌트들은 전력 버스바들 (16 및 18) 과 병렬로 실행되는 버스바들 (더 낮은 정격 전류) 을 사용하여 설치될 수도 있다. 이러한 저전류 정격 버스바들의 종단들은 가능한 한 트랜지스터-스위치 및 dc-링크 커패시터 단자들에 가까워야 한다. 따라서 이들은 제 1 도체 (16) 에 연결되는 스위치들의 스트링에서 제 1 스위치 (S1) 의 단자에, 제 1 도체 (16) 에 연결되는 커패시터들의 스트링에서의 커패시터 (C1) 의 단자에, 제 2 도체 (18) 에 연결되는 스위치들의 스트링에서의 제 2 스위치 (S2) 의 단자에 그리고 제 2 도체 (18) 에 연결되는 커패시터들의 스트링에서의 커패시터 (C1) 의 단자에, 가능한 한 가까워야, 즉 인접하여야 한다.
효율적인 댐핑을 제공하기 위해, 스너버 컴포넌트들의 값들은 특별한 방식으로 선택되는 경우 유리할 수도 있다. 컴포넌트 값 선택이 수행될 수 있는 하나의 방식이 하기에 설명되어 있다.
초기에, 스너버 표유 인덕턴스는 무시될 수도 있다, 즉 Lsnub = 0.
또한, 2개의 트랜지스터 스위치 중 단 하나만이 항상 턴 온되기 때문에, 커패시터 (C1) 를 포함하는 커패시터들의 스트링에서 보여진 임피던스는 대략 다음과 같이 주어질 수 있다.
Z(s) 의 분자 다항식은 다음과 같다
방정식 (2) 는 회로 역학에 대한 특성 다항식이며 다음과 같이 인수분해될 수 있다
(3) 을 확장하고 그 계수들을 (2) 의 계수들로 식별하면 Csnub, Rsnub 및 a 가 ω1, ζ, 및 정류-루프 (commutation-loop) 파라미터들 Lloop 및 Cstray 의 함수들로서 해결될 수 있도록 한다. 공간을 절약하기 위해, 이러한 함수들이 생략된다. 상대 댐핑 ζ 는 임계 댐핑을 획득하기 위해 예를 들어 ζ = 1 과 같이, 자유롭게 선정하는 설계 파라미터이다. 비체계적인 방식으로 Csnub 를 선택하기 보다는, 원하는 ζ 가 주어지면 Csnub 를 최소화하는 것이 합리적이다. 최소 커패시턴스는 에서 에 대해 해결하고, 를 제공함으로써 획득될 수 있으며, 여기서 . 그 후 이들의 Csnub 및 Rsnub 에 대한 함수들에서의 치환은 다음을 산출한다
방정식 (4) 에서 알 수 있는 바와 같이, 각각의 스너버 커패시터는 표유 커패시턴스 (Cstray) 에 따라 설정된 값을 갖는다. 또한 값이 표유 커패시턴스 (Cstray) 및 댐핑 팩터 (ζ) 의 함수로서 설정됨을 알 수 있다. 방정식 (4) 에서 또한 알 수 있는 바와 같이, 함수는 부가적으로 표유 커패시턴스 (Cstray) 와 댐핑 팩터 (ζ) 의 다항식 사이의 관계를 포함할 수도 있으며, 여기서 다항식은 2차 다항식일 수도 있다.
방정식 (4) 에서 또한 알 수 있는 바와 같이, 각각의 스너버 저항은 댐핑 팩터 (ζ), 표유 커패시턴스 (Cstray) 및 루프 표유 인덕턴스 (Lloop) 의 함수로서 설정된 값을 갖는다. 저항 값은 특히 댐핑 팩터 (ζ) 에 기초한 제 1 식과 표유 커패시턴스 (Cstray) 로 나눈 루프 표유 인덕턴스 (Lloop) 에 기초한 제 2 식의 조합으로서 설정되고, 여기서 제 1 식은 댐핑 팩터 (ζ) 의 2차 다항식의 역이고 제 2 식은 표유 커패시턴스 (Cstray) 로 나눈 표유 인덕턴스 (Lloop) 의 제곱근과 댐핑 팩터 (ζ) 의 다항식에 기초하며, 이는 댐핑 팩터의 3차 다항식이다.
이제 스너버 표유 인덕턴스가 고려될 수 있다. 스너버 표유 인덕턴스 (Lsnub ) 의 포함은 3차 특성 다항식 (2) 이 4차 다항식으로 수정됨을 의미한다. (4) 를 적용하여, 정규화된 라플라스 변수 를 도입하며, 그리고 Lsnub = qLloop 로 하면, 이러한 특성 다항식이 다음의 무차원 형식으로 표현될 수 있도록 한다:
식중
방정식 (5) 는 분자와 분모가 있는 전달 함수로 컨버팅될 수 있으며, 여기서 분모는 댐핑에 관심이 있다. 분모는 일반 형식 이며, 여기서 각각의 괄호들의 세트는 복소 켤레 극점 쌍을 제공한다.
방정식들 (5) 및 (6) 에서 댐핑 팩터가 스너버 인덕턴스, 즉 컴포넌트들의 제 1 및 제 2 스트링의 표유 인덕턴스와 루프 표유 인덕턴스 사이의 몫 (q) 에 기초하여 설정됨을 알 수 있다. q 의 함수로서 ζ 의 적절한 선정은 회로의 댐핑을 최대화하는 것이다. 따라서 댐핑 계수 (ζ) 는 몫 (q) 에서 최대화되는 댐핑 계수일 수도 있다. 분명히, q = 0 에 대해, 이 선정은 ζ = 1 인데, 이는 회로가 그 후 임계적으로 댐핑되기 때문이다. q > 0 에 대해, 스위칭 트랜지언트는 주로 (5) 의 우세 극점 쌍, 즉 원점에 가장 가까이 위치되는 극점 쌍에 의해 통제된다. 링잉의 지수 감쇠는 주로 이 극점 쌍의 실수 부분에 의해 결정된다. 다음에서는 절대 댐핑라는 표현이 사용되며, 이 절대 댐핑은 이 실수 부분의 절대값이다.
(5) 는 스너버 파라미터들의 함수가 아닌, 댐핑되지 않은 각 공진 주파수 (ω0) 로 정규화되기 때문에, 절대 댐핑을 최대화하는 것은 상대 댐핑을 최대화하는 것보다 우수한 전략일 수도 있으며; 그 후 스위칭 트랜지언트가 가능한 가장 짧은 시간에 크게 링잉된다. 따라서, 사용되는 댐핑 팩터는 몫 (q) 에서 최대화되는 절대 댐핑 팩터에 대응하는 댐핑 팩터일 수도 있으며, 여기서 절대 댐핑 팩터는 스위칭 회로의 임피던스의 다항식의 우세 극점 쌍에서 적어도 하나의 극점에 기초하여 획득되며, 이 다항식은 스너버 표유 인덕턴스로 조정된 상술한 특성 다항식이다.
절대 댐핑을 최대화하는 수치 탐색 알고리즘을 호출함으로써, q 의 함수로서 원하는 ζ 의 선택이 도 5a 에서 실선 곡선으로 나타나 있다. 대응하는 절대 댐핑, 즉 극점 쌍의 실제 값은 도 5b 에서 실선 곡선으로 도시되고 극점 위치는 도 6a 에 나타나 있다. 알 수 있는 바와 같이, 절대 댐핑은 q 가 0 에서 1 로 증가 (|Re{s}|/ω0 가 0.58 에서 0.30 으로 감소) 함에 따라 대략 절반이 된다. 우세 극점 쌍의 상대 댐핑은 1 에서 0.4 로 떨어지며, 이는 아직 상당히 수용가능하다. (도 6a 에는 또한 비 우세 극점 쌍의 위치가 나타나 있다. 이들은 우세 극점 쌍에 대한 위치의 좌측에 완전히 위치되며, 즉 댐핑이 더 높다.) 따라서, 스너버 표유 인덕턴스는 댐핑을 현저히 손상시키지 않으면서 루프 인덕턴스만큼 클 수 있다.
댐핑 최대화는 몫 q = Lsnub/Lloop 에 대한 지식을 필요로 하여, 스너버 설계 절차에서의 ζ 가 도 5a 에서의 실선 곡선에 따라 선정될 수 있도록 한다.
스너버 컴포넌트들의 스트링들의 표유 인덕턴스 (Lsnub) 를 결정하는 것은 어려울 수도 있다. 따라서, q 가 정확하지 않을 가능성이 있다. 이를 피하기 위해, ζ 는 0.25 와 0.45 의 범위에서 고정되고 선택되며 유리하게는 0.35 로서 설정될 수 있다. 0.35 의 값으로 극치 q = 0 및 q = 1 에 대해 동일한 절대 댐핑이 획득된다. 따라서 이것은 ζ = 0.35 에 대해 달성된다. 이러한 댐핑은 도 5a 에서 직선 파선으로 나타낸다. 도 5b 에서 파선 곡선으로 나타낸 바와 같이, 극치보다 q 의 다른 모든 값들에 대해 더 높은 절대 댐핑이 획득된다. 도 6b 는 ζ 의 이러한 고정 값에 대한 극점 위치를 나타낸다. q = 0 에 대해, 우세 극점 쌍의 획득된 상대 댐핑은 분명히 0.35 이지만, 이는 q = 1 에 대해 0.49 로 증가하며, 이는 도 6a 에서와 달리 - 극점 쌍이 q 가 증가함에 따라 실제 축에 접근하기 때문이다. 다른 한편으로, 비우세 극점 쌍의 실수 부분이 q = 1 에 대해 우세 극점 쌍의 실수 부분에 가깝다. 1 에 가까운 q 에 대해 비우세 극점 쌍의 일부 효과가 예상될 수 있다.
결론적으로, (4) 에서 ζ = 0.35 로 설정하면 범위 [0, Lloop] 에서 임의의 Lsnub 에 대해 적절한 댐핑을 제공하는 것이 나타났다. ζ = 0.35 에 대해, (4) 의 다음과 같은 특별한 경우가 획득된다:
알 수 있는 바와 같이, 스너버 컴포넌트 값들은 스위칭 회로의 표유 커패시턴스들 및 표유 인덕턴스들에 기초하여 설정된다. 트랜지스터 표유 커패시턴스는 예로서 사용된 컴포넌트들의 데이터시트로부터 획득될 수도 있는 한편, 루프 표유 인덕턴스는 예로서 스너버 컴포넌트들 없이 스위칭 회로의 턴온 및 턴오프 실험들을 통해 획득될 수도 있다. 이러한 실험들로부터 주파수가 획득될 수 있다. 그 후 표유 커패시턴스에 관한 지식으로 주파수로부터 루프 표유 인덕턴스를 추출하는 것이 가능하다.
본 발명은 다양한 방식들로 변경될 수 있다. 위에 주어진 스위치들의 유일한 예들은 역병렬 다이오드들을 갖는 IGBT들의 쌍들이지만, 다른 스위치들이 가능함을 알아야 한다. 예를 들어, 이는 역병렬 다이오드들이 있거나 없는 접합 게이트 전계 효과 트랜지스터 (JFET) 및 금속 산화물 반도체 전계 효과 트랜지스터 (MOSFET) 뿐만 아니라 역병렬 다이오드들을 갖는 집적 게이트 정류 사이리스터 (IGCT) 또는 게이트 턴 오프 사이리스터 (GTO) 로 가능하다. 또한 스위칭 회로가 셀인 경우, 하프-브리지 셀에 제한되지 않고, 또한 풀-브리지 셀일 수도 있음을 알아야 한다. 또한 중성 지점 클램프 컨버터들처럼 3-레벨 컨버터들과 같은 2-레벨 컨버터들 이외의 다른 타입의 전압 소스 컨버터들을 구현하는 스위칭 회로들이 예상된다. 또한 하나의 스너버 컴포넌트만이 스너버 컴포넌트들의 스트링에서 사용되는 것이 가능하다. 예를 들어 스너버 커패시터 또는 스너버 저항만으로 가능하다. 따라서, 본 발명은 다음의 청구항들에 의해서만 제한된다는 것을 알아야 한다.

Claims (15)

  1. 전압 소스 컨버터 (10; 14) 로서 또는 전압 소스 컨버터 (10; 14) 용 스위칭 회로 (15) 로서,
    상기 스위칭 회로는,
    - 제 1 및 제 2 스위치 (S1, S2) 를 포함하는 직렬 연결된 스위치들의 스트링,
    - 적어도 하나의 커패시터 (C1) 를 포함하는 커패시터들의 스트링,
    - 상기 제 1 스위치 (S1) 에서, 상기 직렬 연결된 스위치들의 스트링의 제 1 단부를 상기 커패시터들의 스트링의 제 1 단부와 상호 연결하는 제 1 도체 (16),
    - 상기 제 2 스위치 (S2) 에서, 상기 직렬 연결된 스위치들의 스트링의 제 2 단부를 상기 커패시터들의 스트링의 제 2 단부와 상호 연결하는 제 2 도체 (18),
    - 상기 직렬 연결된 스위치들의 스트링의 상기 제 1 단부와 상기 커패시터들의 스트링의 상기 제 1 단부 사이에 연결된 컴포넌트들의 제 1 스트링, 및
    - 상기 직렬 연결된 스위치들의 스트링의 상기 제 2 단부와 상기 커패시터들의 스트링의 상기 제 2 단부 사이에 연결된 컴포넌트들의 제 2 스트링을 포함하고,
    - 상기 컴포넌트들의 제 1 스트링은 상기 제 1 스위치 (S1) 에 대한 적어도 하나의 스너버 컴포넌트 (20, 22) 를 포함하고, 상기 컴포넌트들의 제 2 스트링은 상기 제 2 스위치 (S2) 에 대한 적어도 하나의 스너버 컴포넌트 (24, 26) 를 포함하고,
    상기 컴포넌트들의 제 1 스트링은 상기 제 1 스위치 (S1) 에 대한 제 1 스너버 저항 (20) 및 제 1 스너버 커패시터 (22) 를 포함하고, 상기 컴포넌트들의 제 2 스트링은 상기 제 2 스위치 (S2) 에 대한 제 2 스너버 저항 (24) 및 제 2 스너버 커패시터 (26) 를 포함하는, 스위칭 회로 (15).
  2. 삭제
  3. 제 1 항에 있어서,
    각각의 스너버 커패시터 (22, 26) 는 상기 직렬 연결된 스위치들의 스트링에서 스위치를 연결하기 위해 사용된 대응 스위치 (S1, S2) 의 단자들 사이의 표유 커패시턴스 (Cstray) 에 따라 설정된 값을 갖는, 스위칭 회로 (15).
  4. 제 3 항에 있어서,
    상기 스너버 커패시터는 상기 표유 커패시턴스 (Cstray) 및 댐핑 팩터 (ζ) 의 함수로서 설정된 값을 갖는, 스위칭 회로 (15).
  5. 제 4 항에 있어서,
    상기 함수는 상기 댐핑 팩터 (ζ) 의 다항식과 상기 표유 커패시턴스 (Cstray) 사이의 관계를 포함하는, 스위칭 회로 (15).
  6. 제 3 항에 있어서,
    각각의 스너버 저항 (20, 24) 은 댐핑 팩터 (ζ), 상기 대응 스위치 (S1, S2) 의 단자들 사이의 상기 표유 커패시턴스 (Cstray), 및 상기 제 1 및 제 2 도체 (16, 18) 를 사용하여 상기 커패시터들의 스트링과 상기 스위치들의 스트링 사이에 형성된 루프의 표유 인덕턴스 (Lloop) 의 함수로서 설정된 값을 가지며, 이에 의해 상기 표유 인덕턴스 (Lloop) 가 루프 표유 인덕턴스를 형성하는, 스위칭 회로 (15).
  7. 제 6 항에 있어서,
    상기 댐핑 팩터 (ζ) 에 기초한 제 1 식과 상기 표유 커패시턴스 (Cstray) 로 나눈 루프 표유 인덕턴스 (Lloop) 에 기초한 제 2 식의 조합으로서 저항 값이 설정되는, 스위칭 회로 (15).
  8. 제 7 항에 있어서,
    상기 제 1 식은 상기 댐핑 팩터 (ζ) 의 다항식의 역이고, 상기 제 2 식은 상기 댐핑 팩터 (ζ) 의 추가 다항식과 상기 표유 커패시턴스 (Cstray) 로 나눈 상기 표유 인덕턴스 (Lloop) 의 제곱근에 기초하는, 스위칭 회로 (15).
  9. 제 4 항, 제 5 항, 제 7 항 또는 제 8 항에 있어서,
    상기 댐핑 팩터 (ζ) 는 0.25 와 0.45 의 범위에서 선택되는 고정 값으로서 설정되거나, 또는 0.35 로서 설정되는, 스위칭 회로 (15).
  10. 제 4 항, 제 5 항, 제 7 항 또는 제 8 항에 있어서,
    상기 댐핑 팩터 (ζ) 는 루프 표유 인덕턴스 (Lloop) 와 상기 컴포넌트들의 제 1 및 제 2 스트링의 표유 인덕턴스 (Lsnub) 사이의 몫 (q) 에 기초하여 설정되는, 스위칭 회로 (15).
  11. 제 10 항에 있어서,
    상기 댐핑 팩터 (ζ) 는 상기 몫 (q) 에서 최대화되는 절대 댐핑에 대응하는 댐핑 팩터인, 스위칭 회로 (15).
  12. 제 11 항에 있어서,
    상기 절대 댐핑 팩터는 상기 스위칭 회로의 임피던스의 다항식에서 적어도 하나의 극점에 기초하여 획득되는, 스위칭 회로 (15).
  13. 제 10 항에 있어서,
    상기 댐핑 팩터 (ζ) 는 상기 몫 (q) 에서 최대화되는 댐핑 팩터인, 스위칭 회로 (15).
  14. 제 1 항, 제 3 항 내지 제 5 항, 제 7 항 및 제 8 항 중 어느 한 항에 있어서,
    상기 스위칭 회로는 2-레벨 컨버터 (14) 인, 스위칭 회로 (15).
  15. 제 1 항, 제 3 항 내지 제 5 항, 제 7 항 및 제 8 항 중 어느 한 항에 있어서,
    상기 스위칭 회로는 모듈식 멀티레벨 컨버터 (10) 의 셀인, 스위칭 회로 (15).
KR1020227012516A 2019-10-15 2019-10-15 스너버 컴포넌트들을 갖는 스위칭 회로 KR102661064B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2019/077848 WO2021073721A1 (en) 2019-10-15 2019-10-15 Switching circuit with snubber components

Publications (2)

Publication Number Publication Date
KR20220051032A KR20220051032A (ko) 2022-04-25
KR102661064B1 true KR102661064B1 (ko) 2024-04-26

Family

ID=68289954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227012516A KR102661064B1 (ko) 2019-10-15 2019-10-15 스너버 컴포넌트들을 갖는 스위칭 회로

Country Status (6)

Country Link
US (1) US11646653B2 (ko)
EP (1) EP4046265B1 (ko)
JP (1) JP7230280B2 (ko)
KR (1) KR102661064B1 (ko)
CN (1) CN114631253B (ko)
WO (1) WO2021073721A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080880A (ja) * 2002-08-13 2004-03-11 Fuji Electric Holdings Co Ltd スナバ回路
US20160218615A1 (en) 2013-10-04 2016-07-28 Abb Technology Ag Semiconductor stack for converter with snubber capacitors
US20170294859A1 (en) 2016-04-06 2017-10-12 Russel Hugh Marvin Half-bridge switching circuit system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982646A (en) 1998-06-30 1999-11-09 General Electric Company Voltage clamp snubbers for three level converter
US6166933A (en) * 1999-10-01 2000-12-26 Pillar Industries, Inc. Snubber circuit for an inverter having inductively coupled resistance
JP3665934B2 (ja) 2001-08-03 2005-06-29 株式会社日立製作所 ３レベルインバータ装置
JP4488693B2 (ja) * 2003-06-20 2010-06-23 東芝三菱電機産業システム株式会社 半導体交流スイッチ装置
JPWO2006003936A1 (ja) 2004-07-01 2007-08-16 関西電力株式会社 スナバ回路及びスナバ回路を有するパワー半導体装置
CN202524283U (zh) 2012-04-11 2012-11-07 中国矿业大学 一种模块化多电平变流器子模块的缓冲电路结构
WO2015162675A1 (ja) * 2014-04-21 2015-10-29 株式会社安川電機 発電システムおよび電力変換装置
CN106033934B (zh) * 2015-03-18 2019-05-21 台达电子工业股份有限公司 集成式功率转换电路组装模块
US10361650B2 (en) 2016-04-06 2019-07-23 Lcdrives Corp. Half-bridge switching circuit system
WO2018006970A1 (en) * 2016-07-07 2018-01-11 Abb Schweiz Ag Semiconductor power stack of a modular multilevel converter
US10581342B2 (en) 2017-07-10 2020-03-03 General Electric Company Three-level two-stage decoupled active NPC converter
US10720378B2 (en) 2017-08-31 2020-07-21 Delta Electronics (Shanghai) Co., Ltd Component structure, power module and power module assembly structure
JP2019086295A (ja) 2017-11-01 2019-06-06 三菱電機株式会社 信頼性試験装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080880A (ja) * 2002-08-13 2004-03-11 Fuji Electric Holdings Co Ltd スナバ回路
US20160218615A1 (en) 2013-10-04 2016-07-28 Abb Technology Ag Semiconductor stack for converter with snubber capacitors
US20170294859A1 (en) 2016-04-06 2017-10-12 Russel Hugh Marvin Half-bridge switching circuit system

Also Published As

Publication number Publication date
EP4046265A1 (en) 2022-08-24
WO2021073721A1 (en) 2021-04-22
CN114631253A (zh) 2022-06-14
US20220368246A1 (en) 2022-11-17
KR20220051032A (ko) 2022-04-25
US11646653B2 (en) 2023-05-09
CN114631253B (zh) 2023-05-16
JP7230280B2 (ja) 2023-02-28
EP4046265B1 (en) 2023-10-04
JP2022543920A (ja) 2022-10-14

Similar Documents

Publication Publication Date Title
EP3396840B1 (en) Active neutral point clamped inverter, zero-crossing switching method and zero-crossing switching apparatus thereof
US8665617B2 (en) Plant for transmitting electric power
US8966294B2 (en) Clamp circuits for power converters
US9344004B2 (en) Power conversion system
US20090040800A1 (en) Three phase rectifier and rectification method
US7016205B2 (en) Ripple-current reduction schemes for AC converters
KR101862615B1 (ko) 하이브리드 능동 필터를 포함하는 전압형 컨버터
US10381938B2 (en) Resonant DC-DC converter
US6219265B1 (en) Three-point converter and method for its operation
WO2012041020A1 (zh) 单相五电平功率变换器
US11171575B2 (en) Modular multilevel converter topologies
WO2017144430A1 (en) Modular multilevel converter and power electronic transformer
US8564981B2 (en) Modular multi-level power converter with second and third order harmonics reduction filter
KR102661064B1 (ko) 스너버 컴포넌트들을 갖는 스위칭 회로
US10811984B2 (en) Bidirectional DC-to-DC converter with voltage limitation device including switching element and voltage limitation capacitor
CN109672344B (zh) 双向直流变换器及其控制方法
Li et al. Comparative analysis of three-level diode neural-point-clamped and active neural-point-clamped zero-current-transition inverters
Järvisalo et al. Three-phase three-level GaN-ANPC inverter with a 1 MHz switching frequency
US20230327571A1 (en) Transformer arrangement and method for voltage conversion
KR20090056110A (ko) 스위치 클램프트 멀티-레벨 인버터
Kim et al. Snubber circuit for diode-clamped four-level inverter and converter

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant