CN114597264B - 一种功率mosfet器件及其制作方法 - Google Patents

一种功率mosfet器件及其制作方法 Download PDF

Info

Publication number
CN114597264B
CN114597264B CN202210500218.8A CN202210500218A CN114597264B CN 114597264 B CN114597264 B CN 114597264B CN 202210500218 A CN202210500218 A CN 202210500218A CN 114597264 B CN114597264 B CN 114597264B
Authority
CN
China
Prior art keywords
epitaxial layer
type
conductivity type
type epitaxial
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210500218.8A
Other languages
English (en)
Other versions
CN114597264A (zh
Inventor
朱袁正
杨卓
黄薛佺
朱晨凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING MICRO ONE ELECTRONICS Inc
Wuxi NCE Power Co Ltd
Original Assignee
NANJING MICRO ONE ELECTRONICS Inc
Wuxi NCE Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING MICRO ONE ELECTRONICS Inc, Wuxi NCE Power Co Ltd filed Critical NANJING MICRO ONE ELECTRONICS Inc
Priority to CN202210500218.8A priority Critical patent/CN114597264B/zh
Publication of CN114597264A publication Critical patent/CN114597264A/zh
Application granted granted Critical
Publication of CN114597264B publication Critical patent/CN114597264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种功率MOSFET器件及其制造方法，所述功率MOSFET器件分为有源区和终端区，在第一导电类型衬底上设有第一导电类型外延层，在第一导电类型外延层上设有第二导电类型外延层，在有源区的第一导电类型外延层和第二导电类型外延层中设有第一导电类型阱区，在第一导电类型外延层和第二导电类型外延层中设有沟槽，在有源区的第二导电类型外延层中设有第一导电类型源极和第二导电类型源极，在终端区的第二导电类型外延层中设有第二导电类型源极，本发明能够缓解半导体晶圆在制造过程中产生的翘曲，有效提高功率半导体器件的终端耐压，提高功率半导体器件的可靠性。

Description

一种功率MOSFET器件及其制作方法
技术领域
本发明涉及一种半导体器件及其制作方法，尤其是一种MOSFET器件及其制造方法。
背景技术
金属氧化层半导体场效晶体管（Metal Oxide Semiconductor Field-EffectTransistor，MOSFET）是一种电压控制型的电子器件，一般具有源极，栅极和漏极三个端口。对于功率MOSFET而言，由于其关断时需要承担高电压，因此势必需要一定的芯片面积来形成耗尽层耐压。特别地，对于横向功率MOSFET器件而言，高压器件势必意味着较大的芯片面积，从而造成了芯片成本的提高，然而这种器件又有着易于集成的优点。对于纵向功率MOSFET器件而言，其将耐压的部分由横向转移到了纵向，这样一来就能极大程度上减小芯片的面积。此外，横向功率器件中的常用的场板技术能很大程度上提高器件的耐压效率，将这种技术引入到纵向功率器件中，屏蔽栅型MOSFET（Shield Gate Trench MOSFET，SGTMOSFET）器件结构便应运而生。
对于完整的MOSFET芯片，其主要包括有源区和终端区两部分，其中有源区中为功率MOSFET器件，设置在芯片中央区域，终端区则用来优化芯片边缘部分的耐压，一般设置在有源区***。一般在设计功率MOSFET器件时，需要同时考虑有源区中功率MOSFET部分的耐压和终端区的耐压，终端区作为有源区的保护部分，其耐压水平需要高于有源区，只有这样才能确保有源区的功率MOSFET器件安全可靠地工作。
半导体材料在经过长时间高温过程以后，晶粒会增大，晶界会减少，从而使半导体衬底的应力发生明显改变，半导体衬底产生明显的张应力，最终导致半导体衬底向上翘曲。屏蔽栅MOSFET器件由于深沟槽的存在，多晶的表面积很大，半导体衬底经过高温后张应力更大，半导体衬底向上翘曲的会更加严重，最终导致半导体衬底在后续的注入和光刻工艺无法被设备吸住，无法加工。
屏蔽栅型MOSFET的新器件结构和新制造工艺不断的涌现，以达到两个最基本的目标：最大的功率处理能力，最小的功率损耗。现有结构一般采用单次外延或者多次外延的工艺方法来实现。所谓单次外延即在衬底上只进行一次均匀浓度的外延生长，使用该种方法制造的MOSFET器件生产周期短，成本低，然而为了达到器件耐压的要求，一般会采用较高的电阻率，因此相同面积下器件的导通电阻也就较大。多次外延即在衬底上进行两次以上的外延工艺，为了控制成本，一般以两次外延工艺居多。该种工艺方法第一次外延会使用浓度较高（电阻率较低）的外延，第二次则使用浓度较低（电阻率较高）的外延，第一次高浓度外延能够有效降低器件的导通电阻，第二次低浓度外延则主要用来提升器件的击穿电压。无论是单次外延还是多次外延的工艺方法，器件终端区和有源区都同处一个外延层中，很难进一步提高器件终端区的耐压，使得器件面临可靠性的问题。
为了解决上述晶圆翘曲、终端区耐压不足的问题，本发明结构利用两次外延结合离子注入的工艺方法，有效避免了晶圆翘曲问题，并且改变了漂移区的掺杂浓度分布，提高了终端区的耐压水平，最终提高器件的可靠性。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种MOSFET器件及其工艺方法，有效避免了半导体晶圆在制造过程中发生翘曲，提高了器件终端区域的耐压，最终提高了器件的可靠性。
为实现以上技术目的，本发明的技术方案是：一种功率MOSFET器件，所述功率MOSFET器件分为有源区和终端区，包括漏极金属，在所述漏极金属上设有第一导电类型衬底，在所述第一导电类型衬底上设有第一导电类型外延层，在所述第一导电类型外延层上设有第二导电类型外延层，在所述有源区的第一导电类型外延层和第二导电类型外延层中设有第一导电类型阱区。
在所述第一导电类型外延层和第二导电类型外延层中设有由二氧化硅绝缘材质组成的第一类沟槽和第二类沟槽，所述第一类沟槽位于有源区以及有源区和终端区的交界处，所述位于有源区的第一类沟槽完全位于有源区的第一导电类型阱区，所述位于有源区和终端区的交界处的第一类沟槽位于有源区的第一导电类型阱区、有源区以及终端区，所述第二类沟槽完全位于终端区，所述第一类沟槽内还设有由多晶硅材质组成的第一栅极和第二栅极，所述第一栅极位于第一类沟槽上部，所述第二栅极位于第一类沟槽下部，所述第一栅极和第二栅极之间有二氧化硅隔离，所述第二类沟槽内设有由多晶硅材质组成的第三栅极。
在所述有源区的第二导电类型外延层中设有高浓度的第一导电类型源极和第二导电类型源极，在所述终端区的第二导电类型外延层中设有高浓度的第二导电类型源极，所述第二导电类型外延层上方还设有源极金属，通过所述源极金属，所述终端区的第二导电类型源极与所述有源区的第一导电类型源极、第二导电类型源极相连，所述源极金属与第二导电类型外延层表面还设有绝缘介质层隔离。
一种功率MOSFET器件的制作方法，包括如下步骤：
步骤一：选取第一导电类型衬底材料并在其表面外延生长第一导电类型外延层；
步骤二：利用掩膜窗口，在所述第一导电类型外延层表面的有源区选择性注入第一导电类型离子形成第一导电类型阱区；
步骤三：在所述第一导电类型外延层表面外延形成第二导电类型外延层，所述第一导电类型阱区由于外延过程中的高温扩散至所述第二导电类型外延层中；
步骤四：在所述第二导电类型外延层的上表面选择性刻蚀出有源区的第一类沟槽和终端区的第二类沟槽；
步骤五：在第一类沟槽和第二类沟槽内生长由二氧化硅材质组成的栅极氧化层，再在沟槽内填充多晶硅至第二导电类型外延层表面；
步骤六：利用掩膜窗口，在所述第二导电类型外延层表面选择性刻蚀多晶硅形成第二类沟槽内的第三栅极，进一步刻蚀第一类沟槽内的多晶硅形成第二栅极，再进行氧化层的淀积至第二导电类型外延层表面；
步骤七：利用掩膜窗口，刻蚀第一类沟槽内的氧化层，在所述第一类沟槽内进行栅极氧化层的生长形成第一栅极的栅极氧化层；
步骤八：在所述第一类沟槽内再次填充多晶硅至第二导电类型外延层表面，形成第一栅极，并将多余的多晶硅去除；
步骤九：在所述有源区的第二导电类型外延层表面注入高剂量的第一导电类型杂质，经激活后形成重掺杂的第一导电类型源极；
步骤十：利用掩膜窗口，在第二导电类型外延层表面选择性刻蚀硅，并注入高剂量的第二掺杂类型离子，经激活后形成重掺杂的第二导电类型源极；
步骤十一：在第二导电类型外延层表面淀积绝缘介质层，然后在绝缘介质层上选择性刻蚀出通孔，接着淀积金属并选择性刻蚀金属，形成源极金属、栅极金属、和漏极金属。
所述第一导电类型阱区可在形成第二导电类型外延层后，在第二导电类型外延层表面通过高能离子注入形成，其注入能量范围为200keV~500keV，随后通过高温过程对第一导电类型阱区进行推阱。
对于N型功率半导体器件，所述第一导电类型为N型，所述第二导电类型为P型；对于P型功率半导体器件，所述第一导电类型为P型，所述第二导电类型为N型。
所述第一栅极接栅极金属，所述第一导电类型源极和第二导电类型源极接至源极金属。
与传统的SGT MOSFET器件相比，本发明至少包括如下优点：本发明结构的沟槽在其形成后不会经历长时间的高温退火过程，避免沟槽加剧晶圆翘曲，提高了半导体器件的加工可靠性；第二导电类型外延层浓度较低，便于功率器件在开启时形成反型层；利用离子注入的方法在有源区和终端区形成不同的漂移区浓度分布，通过改变注入剂量、注入能量及退火的时间可灵活控制第一导电类型阱区的深度。最后，本发明结构能够提高终端保护区的耐压，提高器件的可靠性。
附图说明
附图1为本发明器件的剖视结构示意图。
附图2为本发明器件沿AA’剖面的归一化掺杂浓度变化图。
附图3为本发明器件沿BB’剖面的归一化掺杂浓度变化图。
附图4为本发明器件结构和传统结构击穿电压实测图。
附图标记说明：01—漏极金属；02—第一导电类型衬底；03—第一导电类型外延层；04—第二导电类型外延层；05—第三栅极；06—第二栅极；07—第一类沟槽；08—第一栅极；09—第一导电类型源极；10—第二类沟槽；11—第二导电类型源极；12—源极金属；13—绝缘介质层；14—第一导电类型阱区；100—有源区；101—终端区。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面结合具体附图和实施例对本发明作进一步说明。
实施例1
参照附图1，本发明公开了一种功率MOSFET器件，所述功率MOSFET器件分为有源区100和终端区101，包括漏极金属01，在所述漏极金属01上设有第一导电类型衬底02，在所述第一导电类型衬底02上设有第一导电类型外延层03，在所述第一导电类型外延层03上设有第二导电类型外延层04，在所述有源区100的第一导电类型外延层03和第二导电类型外延层04中设有第一导电类型阱区14。
在所述第一导电类型外延层03和第二导电类型外延层04中设有由二氧化硅等绝缘材质组成的第一类沟槽07和第二类沟槽10，所述第一类沟槽07位于有源区100以及有源区100和终端区101的交界处，所述位于有源区100的第一类沟槽07完全位于有源区100的第一导电类型阱区14，所述位于有源区100和终端区101的交界处的第一类沟槽07位于有源区100的第一导电类型阱区14、有源区100以及终端区101，所述第二类沟槽10完全位于终端区101，所述第一类沟槽07内还设有由多晶硅材质组成的第一栅极08和第二栅极06，所述第一栅极08位于第一类沟槽07上部，所述第二栅极06位于第一类沟槽07下部，所述第一栅极08和第二栅极06之间有二氧化硅隔离，所述第二类沟槽10内设有由多晶硅材质组成的第三栅极05，在所述有源区100的第二导电类型外延层04中设有高浓度的第一导电类型源极09和第二导电类型源极11，在所述终端区101的第二导电类型外延层04中设有高浓度的第二导电类型源极11，所述第二导电类型源极11上方还设有源极金属12，所述源极金属12与第二导电类型外延层04表面相接处还设有绝缘介质层13隔离，所述源极金属12穿过绝缘介质层13，向下延伸至第二导电类型外延层04中，并与第一导电类型源极09和第二导电类型11源极相连。
位于有源区100中的第二导电类型外延层04会被第一导电类型阱区14中的杂质反型成第一导电类型，第一导电类型阱区14的结深和掺杂浓度的不同，会影响到有源区100中第二导电类型外延层04的深度。具体而言，当有源区100中第一导电类型阱区14距离第二导电类型外延层04距离很近（如小于0.3um）且第一导电类型阱区14的浓度高于第二导电类型外延层04的浓度时，第二导电类型外延层04的结深会降低，有源区100中第二导电类型外延层04的结深也就低于终端区101的第二导电类型外延层04的结深；反之，当第一导电类型阱区14距离第二导电类型外延层04距离较远（如大于0.5um）或第一导电类型阱区14的浓度小于第二导电类型外延层04的浓度时，有源区100中第二导电类型外延层04的结深则基本不会受到影响。
以上两种情况均提高了有源区100中第一导电类型外延层03的综合浓度（即第一导电类型阱区14浓度加上第一导电类型外延层03的浓度），在设计时可以适当降低第一导电类型外延层03的浓度，最终使得终端区101的第一导电类型外延层03浓度较低，有源区100中第一导电类型外延层03的综合浓度较高，能够提高器件终端区的耐压能力。
实施例2
一种功率MOSFET器件的制作方法，包括如下步骤：
步骤一：选取第一导电类型衬底02材料并在其表面外延生长第一导电类型外延层03；
步骤二：利用掩膜窗口，在所述第一导电类型外延层03表面的有源区100选择性注入第一导电类型离子形成第一导电类型阱区14；
步骤三：在所述第一导电类型外延层03表面外延形成第二导电类型外延层04，所述第一导电类型阱区14由于外延过程中的高温扩散至所述第二导电类型外延层04中；
步骤四：在所述第二导电类型外延层03的上表面选择性刻蚀出有源区100的第一类沟槽07和终端区101的第二类沟槽10；
步骤五：在第一类沟槽07和第二类沟槽10内生长由二氧化硅材质组成的栅极氧化层，再在沟槽内填充多晶硅至第二导电类型外延层04表面；
步骤六：利用掩膜窗口，在所述第二导电类型外延层04表面选择性刻蚀多晶硅形成第二类沟槽10内的第三栅极05，进一步刻蚀第一类沟槽07内的多晶硅形成第二栅极06，再进行氧化层的淀积至第二导电类型外延层04表面；
步骤七：利用掩膜窗口，刻蚀第一类沟槽07内的氧化层，在所述第一类沟槽07内进行栅极氧化层的生长形成第一栅极08的栅极氧化层；
步骤八：在所述第一类沟槽07内再次填充多晶硅至第二导电类型外延层04表面，形成第一栅极08，并将多余的多晶硅去除；
步骤九：在所述有源区100的第二导电类型外延层04表面注入高剂量的第一导电类型杂质，经激活后形成重掺杂的第一导电类型源极09；
步骤十：利用掩膜窗口，在第二导电类型外延层04表面选择性刻蚀硅，并注入高剂量的第二掺杂类型离子，经激活后形成重掺杂的第二导电类型源极11；
步骤十一：在第二导电类型外延层04表面淀积绝缘介质层13，然后在绝缘介质层13上选择性刻蚀出通孔，接着淀积金属并选择性刻蚀金属，形成源极金属12、栅极金属、和漏极金属01。
可选地，第一导电类型阱区14可在形成第二导电类型外延层04后，在第二导电类型外延层04表面通过高能离子注入形成，其注入能量范围为200keV~500keV，随后通过高温过程对第一导电类型阱区14进行推阱。
可选地，对于N型功率半导体器件，所述第一导电类型为N型，所述第二导电类型为P型；对于P型功率半导体器件，所述第一导电类型为P型，所述第二导电类型为N型。
优选地，所述第一栅极08接栅极金属，所述第一导电类型源极09和第二导电类型源极11接至源极金属12。
本发明的工作原理：
功率MOSFET器件在关断承担高压时，功率MOSFET的源极金属12接低电位，漏极金属01接高电位，第二导电类型体区或第二导电类型外延层04和第一导电类型外延层03发生耗尽承担高压，此时第二栅极06和第三栅极05也接低电位（一般接地），因此第二栅极06和第三栅极05也能对第一导电类型外延层03起辅助耗尽的作用，耗尽区就能在第一导电类型外延层03中得到有效扩展。
对于传统结构，通常在制作完第一类沟槽和第二类沟槽后再进行第二导电类型体区的注入，注入完成后还需要进行长时间的高温退火，对于0.8um~0.9um的第二导电类型体区结深，通常使用1100℃的高温进行长达60分钟的退火，来让第二导电类型杂质进行充分的扩散，这就使得沟槽结构进一步加剧了晶圆的翘曲，特别是对于沟槽密度较大的器件，翘曲问题会更加严重，最终使得功率器件无法被继续加工。此外，对于掺杂浓度较高的外延层，需要注入浓度更高的相反类型的掺杂离子才能将外延层表面反型，使得反型区域的总掺杂离子数量较高，产生较多陷阱态，进而对功率器件的电流大小产生不利影响。
传统结构的功率器件通常使用单次外延或者多次外延的工艺方法，其终端区域和有源区的第一导电类型外延层掺杂浓度一致。有源区两侧均设有栅极沟槽结构，其对第一导电类型外延层的辅助耗尽效果也就较好。而在终端区域，该区域需要保证器件边缘部分的耐压，势必只存在一侧的沟槽及其内部的多晶硅栅极，对于第一导电类型外延层的辅助耗尽效果也就较弱，终端区域的耐压能力也就势必低于有源区，使得器件耐压时，终端区先行发生雪崩击穿，降低了功率MOSFET器件原本的耐压能力。
对于本发明结构，使用第二导电类型外延层04作为第二导电类型体区，可以避免器件在形成第一类沟槽07和第二类沟槽10后进行长时间的第二导电类型体区退火，也就规避了上述沟槽结构对于晶圆翘曲问题产生的不利影响。此外，在有源区100中会进行第一导电类型阱区14的离子注入，并在制作第一类沟槽07和第二类沟槽10前进行第一导电类型阱区14的高温退火，由于第一导电类型阱区14位置处的浓度为第一导电类型阱区14的浓度加上第二导电类型外延层04浓度，其综合浓度会较高，再加上第一导电类型阱区14的进一步扩散，第二导电类型外延层04下方区域可能会被第一导电类型阱区14反型成为第一导电类型，即在有源区100内第二导电类型外延层04的结深会降低，第二导电类型外延层04下方的第一导电类型外延层03浓度会提高。
而在终端区101中不进行第一导电类型阱区14的离子注入，通过选择性的离子注入，对器件的第一导电类型外延层03内实现浓度变化的第一导电类型掺杂，即本发明结构的终端区101内第一导电类型外延层03掺杂浓度会低于有源区内第一导电类型外延层03的掺杂浓度，器件内沿AA’截面的掺杂浓度如图2所示，图中已将具体掺杂浓度和座标尺寸进行了归一化处理。终端区域第一导电类型外延层03浓度的降低，会在器件关断承担高压时促进耗尽区在第一导电类型外延层03的扩展，终端区的耐压水平也就得到提高。此外，在器件导通时，由于终端区域不会贡献MOSFET器件的导通电流，较低浓度产生的高阻也就不会影响器件的正常工作。
为了避免第一导电类型阱区14的注入对有源区耐压的影响，可使用高能离子注入的方法形成第一导电类型阱区14，使得第一导电类型阱区所处位置较深，较合理的有源区掺杂浓度分布如图3所示，该掺杂浓度基于截面BB’，图中已将具体掺杂浓度和座标尺寸进行了归一化处理。如图所示，第一导电类型外延层03在表面位置依然保持了相对较低的掺杂浓度，这是为了便于第二导电类型外延层04对其下方第一导电类型外延层03进行耗尽，而在更深的位置，第一导电类型外延层03的浓度才因为第一导电类型阱区14的原因而逐步升高，这是因为在两侧第二栅极06的辅助耗尽作用下，第一导电类型外延层03在此位置已经不再耗尽，也就不会影响有源区的耐压。
为了证明本发明设计的合理性，分别对传统器件（使用多次外延工艺）和本发明器件结构进行了击穿电压的测试，其测试波形如图4所示，如图所示本发明结构的击穿电压相比传统结构有10%以上的提升，其原因是传统器件的终端区耐压不足，使得器件击穿直接发生在终端区域。而对于本结构发明而言，通过优化第一导电类型外延层03的浓度和第一导电类型阱区14的位置和浓度，提高了终端区域的耐压能力，使得器件的击穿发生在了有源区。
以上对本发明及其实施方式进行了描述，该描述没有限制性，实际的结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (5)

1.一种功率MOSFET器件，所述功率MOSFET器件分为有源区（100）和终端区（101），包括漏极金属（01），在所述漏极金属（01）上设有第一导电类型衬底（02），在所述第一导电类型衬底（02）上设有第一导电类型外延层（03），其特征在于，在所述第一导电类型外延层（03）上设有第二导电类型外延层（04），在所述有源区（100）的第一导电类型外延层（03）和第二导电类型外延层（04）中设有第一导电类型阱区（14）；
在所述第一导电类型外延层（03）和第二导电类型外延层（04）中设有由二氧化硅绝缘材质组成的第一类沟槽（07）和第二类沟槽（10），所述第一类沟槽（07）位于有源区（100）以及有源区（100）和终端区（101）的交界处，所述位于有源区（100）的第一类沟槽（07）完全位于有源区（100）的第一导电类型阱区（14），所述位于有源区（100）和终端区（101）的交界处的第一类沟槽（07）位于有源区（100）的第一导电类型阱区（14）、有源区（100）以及终端区（101），所述第二类沟槽（10）完全位于终端区（101），所述第一类沟槽（07）内还设有由多晶硅材质组成的第一栅极（08）和第二栅极（06），所述第一栅极（08）位于第一类沟槽（07）上部，所述第二栅极（06）位于第一类沟槽（07）下部，所述第一栅极（08）和第二栅极（06）之间有二氧化硅隔离，所述第二类沟槽（10）内设有由多晶硅材质组成的第三栅极（05）；
在所述有源区（100）的第二导电类型外延层（04）中设有高浓度的第一导电类型源极（09）和第二导电类型源极（11），在所述终端区（101）的第二导电类型外延层（04）中设有高浓度的第二导电类型源极（11），所述第二导电类型外延层（04）上方还设有源极金属（12），通过所述源极金属（12），所述终端区（101）的第二导电类型源极（11）与所述有源区（100）的第一导电类型源极（09）、第二导电类型源极（11）相连，所述源极金属（12）与第二导电类型外延层（04）表面还设有绝缘介质层（13）隔离。
2.根据权利要求1所述的一种功率MOSFET器件，其特征在于：对于N型功率半导体器件，所述第一导电类型为N型，所述第二导电类型为P型；对于P型功率半导体器件，所述第一导电类型为P型，所述第二导电类型为N型。
3.根据权利要求1所述的一种功率MOSFET器件，其特征在于，所述第一栅极（08）接栅极金属，所述第一导电类型源极（09）和第二导电类型源极（11）接至源极金属（12）。
4.一种功率MOSFET器件的制作方法，基于权利要求1-3任一项所述的一种功率MOSFET器件，其特征在于，包括如下步骤：
步骤一：选取第一导电类型衬底（02）材料并在其表面外延生长第一导电类型外延层（03）；
步骤二：利用掩膜窗口，在所述第一导电类型外延层（03）表面的有源区（100）选择性注入第一导电类型离子形成第一导电类型阱区（14）；
步骤三：在所述第一导电类型外延层（03）表面外延形成第二导电类型外延层（04），所述第一导电类型阱区（14）由于外延过程中的高温扩散至所述第二导电类型外延层（04）中；
步骤四：在所述第二导电类型外延层（03）的上表面选择性刻蚀出有源区（100）的第一类沟槽（07）和终端区（101）的第二类沟槽（10）；
步骤五：在第一类沟槽（07）和第二类沟槽（10）内生长由二氧化硅材质组成的栅极氧化层，再在沟槽内填充多晶硅至第二导电类型外延层（04）表面；
步骤六：利用掩膜窗口，在所述第二导电类型外延层（04）表面选择性刻蚀多晶硅形成第二类沟槽（10）内的第三栅极（05），进一步刻蚀第一类沟槽（07）内的多晶硅形成第二栅极（06），再进行氧化层的淀积至第二导电类型外延层（04）表面；
步骤七：利用掩膜窗口，刻蚀第一类沟槽（07）内的氧化层，在所述第一类沟槽（07）内进行栅极氧化层的生长形成第一栅极（08）的栅极氧化层；
步骤八：在所述第一类沟槽（07）内再次填充多晶硅至第二导电类型外延层（04）表面，形成第一栅极（08），并将多余的多晶硅去除；
步骤九：在所述有源区（100）的第二导电类型外延层（04）表面注入高剂量的第一导电类型杂质，经激活后形成重掺杂的第一导电类型源极（09）；
步骤十：利用掩膜窗口，在第二导电类型外延层（04）表面选择性刻蚀硅，并注入高剂量的第二掺杂类型离子，经激活后形成重掺杂的第二导电类型源极（11）；
步骤十一：在第二导电类型外延层（04）表面淀积绝缘介质层（13），然后在绝缘介质层（13）上选择性刻蚀出通孔，接着淀积金属并选择性刻蚀金属，形成源极金属（12）、栅极金属、和漏极金属（01）。
5.根据权利要求4所述的一种功率MOSFET器件的制作方法，其特征在于，在形成第二导电类型外延层（04）后，第一导电类型阱区（14）在第二导电类型外延层（04）表面通过高能离子的注入形成，其注入能量范围为200keV~500keV，随后，通过高温过程对第一导电类型阱区（14）进行推阱。
CN202210500218.8A 2022-05-10 2022-05-10 一种功率mosfet器件及其制作方法 Active CN114597264B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210500218.8A CN114597264B (zh) 2022-05-10 2022-05-10 一种功率mosfet器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210500218.8A CN114597264B (zh) 2022-05-10 2022-05-10 一种功率mosfet器件及其制作方法

Publications (2)

Publication Number Publication Date
CN114597264A CN114597264A (zh) 2022-06-07
CN114597264B true CN114597264B (zh) 2022-07-26

Family

ID=81813217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210500218.8A Active CN114597264B (zh) 2022-05-10 2022-05-10 一种功率mosfet器件及其制作方法

Country Status (1)

Country Link
CN (1) CN114597264B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140159149A1 (en) * 2012-12-12 2014-06-12 Force Mos Technology Co., Ltd. Short channel trench mosfets
US10930774B2 (en) * 2019-07-16 2021-02-23 Nami MOS CO., LTD. Shielded gate trench MOSFETs with floating trenched gates and channel stop trenched gates in termination
CN110335895A (zh) * 2019-07-31 2019-10-15 上海昱率科技有限公司 功率器件及其制造方法
US11329155B2 (en) * 2020-02-26 2022-05-10 Nami MOS CO., LTD. Trench MOSFETs integrated with clamped diodes having trench field plate termination to avoid breakdown voltage degradation

Also Published As

Publication number Publication date
CN114597264A (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
KR100305978B1 (ko) 트랜지스터의표면에저농도로도핑된에피택셜영역을갖는전계효과트렌치트랜지스터
US5930630A (en) Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure
CN102810566B (zh) 具有高阻断电压能力的功率半导体器件
US7989293B2 (en) Trench device structure and fabrication
US20220376107A1 (en) Mosfet in sic with self-aligned lateral mos channel
CN102479805A (zh) 一种超级结半导体元件及其制造方法
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
CN108242467B (zh) Ldmos器件及其制作方法
KR20100064264A (ko) 반도체 소자 및 이의 제조 방법
US20220052170A1 (en) Mosfet with distributed doped p-shield zones under trenches
TW201944494A (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
JP2987040B2 (ja) 絶縁ゲート型半導体装置
US20220384578A1 (en) Semiconductor device
US8575688B2 (en) Trench device structure and fabrication
KR100948663B1 (ko) 복수의 트렌치 ｍｏｓｆｅｔ 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법
JP4800566B2 (ja) 半導体装置及びその製造方法
CN110212026B (zh) 超结mos器件结构及其制备方法
CN114597264B (zh) 一种功率mosfet器件及其制作方法
CN115020486A (zh) 一种ldmos晶体管结构以及对应的制造方法
US6913977B2 (en) Triple-diffused trench MOSFET and method of fabricating the same
KR100587605B1 (ko) 고전압 트랜지스터 및 그 제조방법
CN112563142B (zh) 一种提高uis能力的超结mosfet制造方法
KR100492981B1 (ko) 래터럴 이중확산 모스 트랜지스터 및 그 제조방법
CN216958042U (zh) 一种ldmos晶体管结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant