CN114584088A - 运算放大器、集成电路及运算放大器的内部电源产生方法 - Google Patents
运算放大器、集成电路及运算放大器的内部电源产生方法 Download PDFInfo
- Publication number
- CN114584088A CN114584088A CN202011398531.2A CN202011398531A CN114584088A CN 114584088 A CN114584088 A CN 114584088A CN 202011398531 A CN202011398531 A CN 202011398531A CN 114584088 A CN114584088 A CN 114584088A
- Authority
- CN
- China
- Prior art keywords
- voltage
- power supply
- operational amplifier
- input
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000003247 decreasing effect Effects 0.000 claims description 9
- 238000010248 power generation Methods 0.000 claims description 9
- 239000013307 optical fiber Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种运算放大器、集成电路及运算放大器的内部电源产生方法,该运算放大器包括:第一输入端;第二输入端;第一供电端;第二供电端;输出端,以及内部电源产生电路,该内部电源产生电路被配置为在第一输入电压的不同电压范围内基于第一输入电压产生对应的第三电源电压和第四电源电压,作为运算放大器的内部电路的工作电压,且该第三电源电压与第四电源电压的电压差小于或等于预设阈值。由于在不同的输入电压范围内,作为内部电路工作电压的第三电源电压与第四电源电压的电压差均能保持在一个较小的范围内,使得运算放大器即使有一部分采用低压类的晶体管,也能够在高的输入电压下正常进行工作,节省了芯片的面积。
Description
技术领域
本发明涉及运算放大器技术领域,具体涉及一种运算放大器、集成电路及运算放大器的内部电源产生方法。
背景技术
运算放大器是模拟电路的基础。运算放大器(以下简称运放)在工作时,需要为其内部电路中的器件(例如晶体管)提供适当大小的工作电压。
在一些特定的应用中,要求运放的输入电压范围较宽,例如从负高压到正高压。这种情况下,运放内部电路的电源选取较为困难,若采用固定的电源电压进行直接供电,要么无法满足输入电压的全范围内的变化要求,要么会导致运放内部电路所需的两个电源电压的电压差值较大,若设计运放时采用低压工艺晶体管,则低压工艺晶体管直接接到高电压环境中,很容易造成器件击穿、烧毁等问题,严重影响集成电路芯片及相应通信终端的正常运行,而若在设计运放时采用高压工艺晶体管,还会由于高压工艺的晶体管体积较大而造成运放面积的增加。
因此,有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
发明内容
为了解决上述技术问题,本发明提供了一种运算放大器、集成电路及运算放大器的内部电源产生方法,使得运算放大器即使有一部分采用低压类的晶体管,也能够在高的输入电压下正常进行工作,在满足对输入电压的全范围内的变化需求时,也有助于节省芯片的面积。
一方面,根据本发明提供的一种运算放大器,包括:第一输入端,被配置为接收第一输入电压;
第二输入端,被配置为接收第二输入电压;
第一供电端,被配置为接收第一电源电压;
第二供电端,被配置为接收第二电源电压;
输出端,
其中,所述运算放大器还包括:
内部电源产生电路,与所述运算放大器的第一输入端和第一供电端连接,所述内部电源产生电路被配置为在所述第一输入电压的不同电压范围内基于所述第一输入电压产生对应的第三电源电压和第四电源电压,作为所述运算放大器的内部电路的工作电压,
其中,所述第三电源电压与所述第四电源电压的电压差小于或等于预设阈值。
可选地,所述内部电源产生电路包括:
比较单元,接收所述第一输入电压、第一参考电压和第二参考电压,用于在所述第一输入电压大于所述第一参考电压的情况下产生第一指示信号,或在所述第一输入电压大于或等于所述第二参考电压且小于或等于所述第一参考电压的情况下产生第二指示信号,或在所述第一输入电压小于所述第二参考电压的情况下产生第三指示信号;
内部电源产生单元,与所述比较单元连接,用于在接收到所述第一指示信号的情况下,将所述第一输入电压作为所述第三电源电压输出,以及将所述第三电源电压降低第一阈值后作为所述第四电源电压输出,
或用于在接收到所述第二指示信号的情况下,将所述第一电源电压降低第二阈值后作为所述第三电源电压输出,以及将所述第三电源电压降低第三阈值后作为所述第四电源电压输出,
或用于在接收到所述第三指示信号的情况下,将所述第一输入电压作为所述第四电源电压输出,以及将所述第四电源电压升高第四阈值后作为所述第三电源电压输出。
可选地,所述第一阈值、所述第三阈值和所述第四阈值均相等。
可选地,所述第二参考电压为0V。
可选地,所述内部电源产生单元在接收到所述第二指示信号的情况下,所述内部电源产生单元输出的所述第四电源电压大于或等于0V。
另一方面,根据本发明提供的一种集成电路,包括:如上述的的运算放大器。
再一方面,根据本发明提供的一种运算放大器的内部电源产生方法,该运算放大器包括接收第一输入电压的第一输入端;接收第二输入电压的第二输入端;以及接收第一电源电压的第一供电端,该方法包括:
基于第一参考电压和第二参考电压判断所述运算放大器所接收的第一输入电压所处的电压范围;
基于判断结果以及所述第一输入电压和所述第一电源电压生成对应的第三电源电压和第四电源电压,作为所述运算放大器的内部电路的工作电压,
其中,所述第三电源电压与所述第四电源电压的电压差小于或等于预设阈值。
可选地,基于判断结果以及所述第一输入电压和所述第一电源电压生成对应的第三电源电压和第四电源电压包括:
在所述第一输入电压大于所述第一参考电压的情况下,将所述第一输入电压作为所述第三电源电压输出,以及将所述第三电源电压降低第一阈值后作为所述第四电源电压输出;或者
在所述第一输入电压大于或等于所述第二参考电压且小于或等于所述第一参考电压的情况下,将所述第一电源电压降低第二阈值后作为所述第三电源电压输出,以及将所述第三电源电压降低第三阈值后作为所述第四电源电压输出;或者
在所述第一输入电压小于所述第二参考电压的情况下,将所述第一输入电压作为所述第四电源电压输出,以及将所述第四电源电压升高第四阈值后作为所述第三电源电压输出。
可选地,所述第一阈值、所述第三阈值和所述第四阈值均相等。
可选地,所述第二参考电压为0V。
可选地,在所述第一输入电压大于或等于所述第二参考电压且小于或等于所述第一参考电压的情况下,输出的所述第四电源电压大于或等于0V。
本发明的有益效果是:本发明公开了一种运算放大器及其内部电源产生方法,在运算放大器内设置内部电源产生电路,该内部电源产生电路能够在运算放大器所接收的第一输入电压的不同电压范围内基于该第一输入电压和第一电源电压产生对应的第三电源电压和第四电源电压作为其内部电路的工作电压。由于所产生的运算放大器内部电路的工作电压即第三电源电压和第四电源电压是随着输入电压的变化而变化的,并且在变化的过程中该第三电源电压和第四电源电压的电压差值均保持在小于或等于预设阈值的范围(一个较小的范围)内,进而使得该运算放大器即使有一部分采用低压类的晶体管,也能够在高的输入电压下正常进行工作,避免了在设计适用大变化范围的输入电压所采用的运算放大器时,所采用的耐高压但体积较大的晶体管对芯片面积的占用,在满足对输入电压的全范围内的变化需求时,也有效的节省了芯片的面积。
第三电源电压和第四电源电压互为基于第一阈值、第三阈值或第四阈值的升降,进而使得在第一输入电压的同一电压范围内,第三电源电压和第四电源电压的电压差值恒定,保证了运算放大器的优良性能。
第一阈值、第三阈值和第四阈值设置为相等,能够进一步的保证运算放大器的优良性能。同时也一定程度上降低了第三电源电压和第四电源电压的产生难度和内部电源产生电路的设计复杂程度。
另一方面,本公开还涉及一种集成电路,该集成电路中由于采用了上述的运算放大器,因此能够在具有良好性能的同时,也能够有效的减小集成电路的面积。
应当说明的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出一种运算放大器的结构示意图;
图2示出根据本公开实施例提供的运算放大器的内部结构示意图;
图3示出根据本公开实施例提供的运算放大器内部电路的工作电压的波形示意图;
图4示出根据本公开实施例提供的运算放大器的部分内部电路的电路结构示意图;
图5示出根据本公开实施例提供的运算放大器的内部电源产生方法的流程框图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是,本发明可以通过不同的形式来实现,并不限于本文所描述的实施例。相反的,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。
下面,参照附图对本发明进行详细说明。
图1示出一种运算放大器的结构示意图。
如图1所示,运算放大器100包括第一输入端V+、第二输入端V-、第一供电端VDD、第二供电端VEE和输出端OUT。其第一输入端V+用于接收第一输入电压,第二输入端V-用于接收第二输入电压,第一供电端VDD用于接收第一电源电压,第二供电端VEE用于接收第二电源电压;输出端OUT用于根据第一输入电压和第二输入电压产生输出电压。
运算放大器(以下简称运放)100一般为通过第一供电端VDD和第二供电端VEE所分别接收的电源电压为运放100的内部电路提供工作电压,同时,运放100的第一供电端VDD和第二供电端VEE(如为提供接地电压的参考地GND)所接收的电源电压通常为低压输入。在当运放100的输入端所接收的输入电压(如第一输入电压)的范围较宽时,例如从负高压到正高压,采用低压电源无法满足输入电压的全范围内的变化要求,而采用高压电源会导致运放100内部电路的两个电源电压的电压差值增大,还需设计专门的耐高压的大体积晶体管,容易造成运放面积的增加。
参考图2和图3,本公开在运放100中额外设置有内部电源产生电路,进而通过该内部电源产生电路重新产生运放100的内部电路所需工作电源和模拟地,以解决上述问题。具体如下。
图2示出根据本公开实施例提供的运算放大器的内部结构示意图,图3示出根据本公开实施例提供的运算放大器内部电路的工作电压的波形示意图。
如图2所示,本公开实施例中,运放100包括:被配置为接收第一输入电压的第一输入端V+;被配置为接收第二输入电压的第二输入端V-;被配置为接收第一电源电压的第一供电端VDD;被配置为接收第二电源电压的第二供电端VEE;以及输出端OUT。
同时,运放100还包括内部电源产生电路110,该内部电源产生电路110分别与运放100的第一输入端V+、第一供电端VDD和第二供电端VEE连接,以分别接收第一输入电压、第一电源电压和第二电源电压。同时,内部电源产生电路110还接收有第一参考电压V1和第二参考电压V2。其中,该内部电源产生电路110被配置为在第一输入电压的不同电压范围内,基于第一输入电压产生对应的第三电源电压VP和第四电源电压VN,以进一步作为运放100的内部电路120的工作电压。
本实施例中,不论第一输入电压在哪个电压区间内,内部电源产生电路110最终所对应产生的第三电源电压VP和第四电源电压VN之间的电压差值均小于或等于预设阈值,如此,可以使得运放100即使采用低压类的晶体管,也能够在高的输入电压下正常进行工作,避免了耐高压的大体积晶体管对芯片面积的占用,有效的节省了芯片的面积。
需要说明的是,本文中的预设阈值可由根据实际需求进行设置,只要能够保证运放100的内部电路120由足够的电压余度即可。示例性的,其可以设置为与正常的第一电源电压相等,也可以设置为大于或略小于正常的第一电源电压,本发明对此不做限定。
本公开中,第一参考电压V1和第二参考电压V2用于限定第一输入电压的电压区间。且第二参考电压V2可优选的设置为0V,以表示当第一输入电压的电压值处于小于第二参考电压V2的电压区间时,第一输入电压为负压,此时相应的,第三电源电压VP和第四电源电压VN所提供的内部电路120的工作电压应包含相应的负压部分,如选择第四电源电压VN为负压等。而当第一输入电压的电压值处于大于第二参考电压V2且小于第一参考电压V1的电压区间时,第一输入电压为正压,此时相应的,第三电源电压VP和第四电源电压VN均应为大于或等于0V的电位值。
可选地,第一参考电压V1和第二参考电压V2可为在运放100上设置相应的管脚,由外部直接提供;或为由运放内部电路中的某一节点分压(如第一电源电压)提供,本发明对此不做限定。
基于上述,内部电源产生电路110实质为实时的监测运放100所接收的第一输入电压的大小情况,进而动态的跟随第一输入电压的变化对应的产生不同的第三电源电压VP和第四电源电压VN。在这个过程中,根据第一输入电压所处的电压区间的不同,内部电源产生电路110可基于不同的方式产生第三电源电压VP和第四电源电压VN,以更好的满足对输入电压的全范围内变化的需求。因此,内部电源产生电路110可进一步包括:比较单元111和内部电源产生单元112。
其中,比较单元111接收第一输入电压、第一参考电压V1和第二参考电压V2,用于在第一输入电压大于第一参考电压V1的情况下产生第一指示信号,或在第一输入电压大于或等于第二参考电压V2且小于或等于第一参考电压V1的情况下产生第二指示信号,或在第一输入电压小于第二参考电压V2的情况下产生第三指示信号。内部电源产生单元112与比较单元111连接,用于在接收到第一指示信号的情况下,将第一输入电压作为第三电源电压VP输出,以及将第三电源电压VP降低第一阈值后作为第四电源电压输出VN,或用于在接收到第二指示信号的情况下,将第一电源电压降低第二阈值后作为第三电源电压VP输出,以及将第三电源电压VP降低第三阈值后作为第四电源电压VN输出,或用于在接收到第三指示信号的情况下,将第一输入电压作为第四电源电压VN输出,以及将第四电源电压VN升高第四阈值后作为第三电源电压VP输出。
由上述可知,第三电源电压VP和第四电源电压VN互为基于第一阈值、第三阈值或第四阈值而进行的电压升降变换,因此可以使得在第一输入电压的同一电压区间内,第三电源电压VP和第四电源电压VN的电压差值恒定,进而保证了运算放大器的优良性能。
进一步地,本公开中,前述第一阈值、第三阈值和第四阈值均相等。如此,能够使得在第一输入电压的的全范围内,始终保持第三电源电压VP和第四电源电压VN的电压差值恒定,如图3中所示,进而进一步的保证运算放大器的优良性能。同时也一定程度上降低了第三电源电压和第四电源电压的产生难度和内部电源产生电路110的设计复杂程度。
在本公开的其它一个实施例中,在内部电源产生单元112接收到第二指示信号的情况下,当运放100的第二供电端VEE连接参考地时,内部电源产生单元112也可直接将该参考地的电压作为第四电源电压VN输出,节省一定的电压变换步骤,提高效率。但是应当理解的是,此时也应该维持输出的第三电源电压VP的电压值不变,以保证第三电源电压VP与第四电源电压VN间的电压差恒定,提高电路性能。
示例性的,以第一输入电压的电压变换范围为从负高压到正高压(如-70V到+70V)、且第一参考电压V1为2.5V、第二参考电压V2为0V、第一电源电压为大于2.5V的低压输入,且预设阈值为2.5V,第一阈值电压、第三阈值电压和第四阈值电压均为2.5V为例,对本公开中不同的第一输入电压区间内,第三电源电压VP和第四电源电压VN的生成进行说明。
基于第一参考电压V1和第二参考电压V2,可将第一输入电压的范围分为了三个电压区间,在每个电压区间内分别对应产生不同的第三电源电压VP和第四电源电压VN。
在第一电压区间内,即在第一输入电压为大于2.5V且小于70V的情况下,此时,内部电源产生电路110所产生的第三电源电压VP的电压值等于第一输入电压的电压值,同时由于内部电路120在工作时需要第三电源电压VP和第四电源电压VN之间要有足够的电压余度,所以所产生的第四电源电压VN要比第三电源电压VP低,例如第四电源电压VN的电压值为第三电源电压VP的电压值减去第一阈值即2.5V。
在第二电压区间内,即在第一输入电压为小于或等于2.5V且大于或等于0V的情况下,基于前述,当第三电源电压VP由高电压减小时,第四电源电压VN也会随之减小,当第三电源电压VP减小到2.5V时,第四电源电压VN会减小到0V,此时若第三电源电压VP继续减小,第四电源电压VN会出现负值。但是由于此时第一输入电压为正电压,内部电路中不存在负电压的情况,故在第二电压区间内,要维持第三电源电压VP为2.5V不变(例如通过由固定的第一电源电压减去适当的第二阈值实现第三电源电压VP为2.5V不变),以及维持第四电源电压VN为0V不变(例如为由2.5V的第三电源电压VP减去第三阈值即2.5V得到第四电源电压VN,或为直接将0V的第二电源电压作为第四电源电压VN输出等)。
在第三电压区间内,即在第一输入电压为小于0V且大于-70V的情况下,此时,由于运放100中存在电压,因此第四电源电压VN需要为负电压,如将负压的第一输入电压作为第四电源电压VN输出,另第四电源电压VN跟随第一输入电压的变化而变化,同时,将第四电源电压VN的电压值上调第四阈值即2.5V后输出为第三电源电压VP,保证内部电路120有要有足够的电压余度。故在第三电压区间内,第四电源电压VN的电压值等于第一输入电压的电压值,第三电源电压VP的电压值为第四电源电压VN的电压值加上第四阈值即2.5V。
应当理解的是,本文中该各项参数的数值仅为示例性,具体可根据不同的实际需求来设置具体的参数值。本发明对此不做限定。
本公开中为基于第一参考电压V1和第二参考电压V2将第一输入电压的范围分为了三个电压区间。但可以理解的是,在本公开的其它实施例中,也可增设另外的参考电压,以对第一输入电压的电压区间进行更细致的划分,且其具体原理与前述相同,此处不再赘述。
可选地,第三电源电压VP和第四电源电压VN之间的升降转换可通过各种常见的具有升压或降压功能的电路实现,本发明对此不做限定。
下面参考图4以结合具体的实施例对基于本公开中产生的第三电源电压VP和第四电源电压VN工作的内部电路120的工作情况进行说。
图4示出根据本公开实施例提供的运算放大器的部分内部电路的电路结构示意图,如图4所示,第三电源电压VP和第四电源电压VN为内部电路120的电源和虚拟地。在第一输入电压和第二输入电压的全范围工作区间内,第三电源电压VP和第四电源电压VN的差值恒定为2.5V(或其它低压工艺的晶体管所能承受的任意电压值),保证了在第三电源电压VP和第四电源电压VN之间工作的晶体管能够正常工作且不会被损坏。
具体地,晶体管MP0和晶体管MP1为PMOS晶体管输入对。晶体管MN0和晶体管MN1为NMOS晶体管输入对。晶体管MP2、晶体管MP3、晶体管MP4、晶体管MP5和晶体管MN2、晶体管MN3、晶体管MN4、晶体管MN5为负载对。节点A、B、C和D与内部电路120的其它电路结构连接。在前述第一电压区间(第一输入电压大于第一参考电压V1,例如大于2.5V且小于70V)内,第三电源电压VP的电压值等于第一输入电压的电压值,所以晶体管MN0和晶体管MN1工作,晶体管MP0和晶体管MP1截止。在前述第二电压区间(第一输入电压小于或等于第一参考电压V1且大于或等于第二参考电压V2,例如小于或等于2.5V且大于或等于0V)内,第三电源电压VP的电压值等于2.5V,第一输入电压的电压值在0V至2.5V之间,所以晶体管MN0和晶体管MN1、晶体管MP0和晶体管MP1共同工作。在前述第三电压区间(第一输入电压小于第二参考电压V2,例如小于0V且大于-70V)内,第三电源电压VP的电压值等于第一输入电压的电压值加上2.5V,所以晶体管MP0和晶体管MP1工作,晶体管MN0和晶体管MN1截止。也即是说,不论第一输入电压处于怎样的电压区间内,基于本公开产生的第三电源电压VP和第四电源电压VN均能够保证内部电路120的正常稳定工作。
本公开中,利用第一输入电压或第一输入电压和第一电源电压来重新产生内部电路120所需的电源电位和虚拟地电位(即第三电源电压VP和第四电源电压VN)。这样运放100的内部电路120都可工作在电位VP和VN之间,且由于VP和VN间的压差较小,所以内部电路120可以采用低压类型的晶体管,节省了芯片的面积。此外,在第一输入电压的各电压区间内VP和VN的压差恒定,这样可以使得内部电路120能工作在恒定的电源和地电位之间,性能良好。
图5示出根据本公开实施例提供的运算放大器的内部电源产生方法的流程框图。
本公开中,运算放大器的内部电源产生方法所涉及的运算放大器如为前述图1至图4中所公开的运算放大器100。如图5所示,运算放大器的内部电源产生方法包括执行步骤S1至步骤S2。
具体地,在步骤S1中,基于第一参考电压和第二参考电压判断运算放大器所接收的第一输入电压所处的电压范围。
参考图2,本实施例中,可通过设置于运放100中的比较单元111基于第一参考电压和第二参考电压对第一输入电压的电压值所处的电压区间进行检测判断。例如,当比较单元111检测到第一输入电压大于第一参考电压V1时,可生成表示第一输入电压为处于第一电压区间的第一指示信号;同理,当比较单元111检测到第一输入电压小于或等于第一参考电压V1且大于或等于第二参考电压V2时,可生成表示第一输入电压为处于第二电压区间的第二指示信号;当比较单元111检测到第一输入电压小于第二参考电压V2时,可生成表示第一输入电压为处于第三电压区间的第三指示信号。
在步骤S2中,基于判断结果以及第一输入电压和第一电源电压生成对应的第三电源电压和第四电源电压,作为运算放大器的内部电路的工作电压。
本实施例中,步骤S2进一步包括:在第一输入电压大于第一参考电压V1的情况下,将第一输入电压作为第三电源电压输出,以及将第三电源电压降低第一阈值后作为第四电源电压输出;或者在第一输入电压大于或等于第二参考电压V2且小于或等于第一参考电压V1的情况下,将第一电源电压降低第二阈值后作为第三电源电压输出,以及将第三电源电压降低第三阈值后作为第四电源电压输出;或者在第一输入电压小于第二参考电压V2的情况下,将第一输入电压作为第四电源电压输出,以及将第四电源电压升高第四阈值后作为第三电源电压输出。
本实施例中,不论第一输入电压在哪个电压区间内,内部电源产生电路110最终所对应产生的第三电源电压VP和第四电源电压VN之间的电压差值均小于或等于预设阈值,如此,可以使得运放100即使采用低压类的晶体管,也能够在高的输入电压下正常进行工作,避免了耐高压的大体积晶体管对芯片面积的占用,有效的节省了芯片的面积。
需要说明的是,本文中的预设阈值可由根据实际需求进行设置,只要能够保证运放100的内部电路120由足够的电压余度即可。示例性的,其可以设置为与正常的第一电源电压相等,也可以设置为大于或略小于正常的第一电源电压,本发明对此不做限定。
本公开中,第一参考电压V1和第二参考电压V2用于限定第一输入电压的电压区间。且第二参考电压V2可优选的设置为0V,且进一步的,在第一输入电压的电压值处于大于第二参考电压V2且小于第一参考电压V1的情况下,第三电源电压VP和第四电源电压VN均应为大于或等于0V的电位值。
可选地,第一参考电压V1和第二参考电压V2可为在运放100上设置相应的管脚,由外部直接提供;或为由运放内部电路中的某一节点分压(如第一电源电压)提供,本发明对此不做限定。
进一步地,本公开中,第一阈值、第三阈值和第四阈值均相等。如此,能够使得在第一输入电压的的全范围内,始终保持第三电源电压VP和第四电源电压VN的电压差值恒定进而进一步的保证了运算放大器的优良性能。同时也一定程度上降低了第三电源电压和第四电源电压的产生难度和内部电源产生电路110的设计复杂程度。
进一步地,本公开还涉及一种集成电路,该该集成电路中包含有如图1至图4中所描述的运算放大器100。该集成电路中由于采用了前述的运算放大器,因此能够在具有良好性能的同时,也能够有效的减小集成电路的面积。
综上,本发明所公开的运算放大器及其内部电源产生方法,在运算放大器内设置内部电源产生电路,该内部电源产生电路能够在运算放大器所接收的第一输入电压的不同电压范围内基于该第一输入电压和第一电源电压产生对应的第三电源电压和第四电源电压作为其内部电路的工作电压。由于所产生的运算放大器内部电路的工作电压即第三电源电压和第四电源电压是随着输入电压的变化而变化的,并且在变化的过程中该第三电源电压和第四电源电压的电压差值均保持在小于或等于预设阈值的范围(一个较小的范围)内,进而使得该运算放大器即使有一部分采用低压类的晶体管,也能够在高的输入电压下正常进行工作,避免了在设计适用大变化范围的输入电压所采用的运算放大器时,所采用的耐高压但体积较大的晶体管对芯片面积的占用,在满足对输入电压的全范围内的变化需求时,也有效的节省了芯片的面积。
另一方面,第三电源电压和第四电源电压互为基于第一阈值、第三阈值或第四阈值的升降,进而使得在第一输入电压的同一电压范围内,第三电源电压和第四电源电压的电压差值恒定,保证了运算放大器的优良性能。
应当说明的是,在本文中,所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是:显然,上述实施例仅仅是为清楚地说明本发明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (11)
1.一种运算放大器,其中,包括:
第一输入端,被配置为接收第一输入电压;
第二输入端,被配置为接收第二输入电压;
第一供电端,被配置为接收第一电源电压;
第二供电端,被配置为接收第二电源电压;
输出端,
其中,所述运算放大器还包括:
内部电源产生电路,分别与所述运算放大器的第一输入端和第一供电端连接,所述内部电源产生电路被配置为在所述第一输入电压的不同电压范围内基于所述第一输入电压产生对应的第三电源电压和第四电源电压,作为所述运算放大器的内部电路的工作电压,
其中,所述第三电源电压与所述第四电源电压的电压差小于或等于预设阈值。
2.根据权利要求1所述的运算放大器,其中,所述内部电源产生电路包括:
比较单元,接收所述第一输入电压、第一参考电压和第二参考电压,用于在所述第一输入电压大于所述第一参考电压的情况下产生第一指示信号,或在所述第一输入电压大于或等于所述第二参考电压且小于或等于所述第一参考电压的情况下产生第二指示信号,或在所述第一输入电压小于所述第二参考电压的情况下产生第三指示信号;
内部电源产生单元,与所述比较单元连接,用于在接收到所述第一指示信号的情况下,将所述第一输入电压作为所述第三电源电压输出,以及将所述第三电源电压降低第一阈值后作为所述第四电源电压输出,
或用于在接收到所述第二指示信号的情况下,将所述第一电源电压降低第二阈值后作为所述第三电源电压输出,以及将所述第三电源电压降低第三阈值后作为所述第四电源电压输出,
或用于在接收到所述第三指示信号的情况下,将所述第一输入电压作为所述第四电源电压输出,以及将所述第四电源电压升高第四阈值后作为所述第三电源电压输出。
3.根据权利要求2所述的运算放大器,其中,所述第一阈值、所述第三阈值和所述第四阈值均相等。
4.根据权利要求2所述的运算放大器,其中,所述第二参考电压为0V。
5.根据权利要求4所述的运算放大器,其中,所述内部电源产生单元在接收到所述第二指示信号的情况下,所述内部电源产生单元输出的所述第四电源电压大于或等于0V。
6.一种集成电路,其中,包括:
如权利要求1-5中任一项所述的运算放大器。
7.一种运算放大器的内部电源产生方法,其中,所述运算放大器包括接收第一输入电压的第一输入端;接收第二输入电压的第二输入端;以及接收第一电源电压的第一供电端,该方法包括:
基于第一参考电压和第二参考电压判断所述运算放大器所接收的第一输入电压所处的电压范围;
基于判断结果以及所述第一输入电压和所述第一电源电压生成对应的第三电源电压和第四电源电压,作为所述运算放大器的内部电路的工作电压,
其中,所述第三电源电压与所述第四电源电压的电压差小于或等于预设阈值。
8.根据权利要求7所述的内部电源产生方法,其中,基于判断结果以及所述第一输入电压和所述第一电源电压生成对应的第三电源电压和第四电源电压包括:
在所述第一输入电压大于所述第一参考电压的情况下,将所述第一输入电压作为所述第三电源电压输出,以及将所述第三电源电压降低第一阈值后作为所述第四电源电压输出;或者
在所述第一输入电压大于或等于所述第二参考电压且小于或等于所述第一参考电压的情况下,将所述第一电源电压降低第二阈值后作为所述第三电源电压输出,以及将所述第三电源电压降低第三阈值后作为所述第四电源电压输出;或者
在所述第一输入电压小于所述第二参考电压的情况下,将所述第一输入电压作为所述第四电源电压输出,以及将所述第四电源电压升高第四阈值后作为所述第三电源电压输出。
9.根据权利要求8所述的内部电源产生方法,其中,所述第一阈值、所述第三阈值和所述第四阈值均相等。
10.根据权利要求9所述的内部电源产生方法,其中,所述第二参考电压为0V。
11.根据权利要求10所述的内部电源产生方法,其中,在所述第一输入电压大于或等于所述第二参考电压且小于或等于所述第一参考电压的情况下,输出的所述第四电源电压大于或等于0V。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011398531.2A CN114584088A (zh) | 2020-12-02 | 2020-12-02 | 运算放大器、集成电路及运算放大器的内部电源产生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011398531.2A CN114584088A (zh) | 2020-12-02 | 2020-12-02 | 运算放大器、集成电路及运算放大器的内部电源产生方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114584088A true CN114584088A (zh) | 2022-06-03 |
Family
ID=81768171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011398531.2A Pending CN114584088A (zh) | 2020-12-02 | 2020-12-02 | 运算放大器、集成电路及运算放大器的内部电源产生方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114584088A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1318899A (zh) * | 2000-03-29 | 2001-10-24 | 密克罗奇普技术公司 | 运算放大器的倒相保护 |
JP2006155358A (ja) * | 2004-11-30 | 2006-06-15 | Sanyo Electric Co Ltd | 降圧回路 |
US20080197907A1 (en) * | 2007-02-16 | 2008-08-21 | Realtek Semiconductor Corp. | Driver amplifier circuit |
US20090160419A1 (en) * | 2007-12-24 | 2009-06-25 | Byung-Tak Jang | Start-up circuit for reference voltage generation circuit |
CN101789789A (zh) * | 2009-01-22 | 2010-07-28 | 扬智科技股份有限公司 | 一种参考电压产生电路 |
CN102393781A (zh) * | 2011-12-06 | 2012-03-28 | 四川和芯微电子股份有限公司 | 低压差线性稳压电路及*** |
CN103941798A (zh) * | 2014-04-30 | 2014-07-23 | 杭州士兰微电子股份有限公司 | 低压差线性稳压器 |
CN109617533A (zh) * | 2017-10-04 | 2019-04-12 | 联咏科技股份有限公司 | 高反应速率的放大器电路以及相关的嵌位方法 |
CN110739835A (zh) * | 2018-07-18 | 2020-01-31 | 圣邦微电子(北京)股份有限公司 | 限流保护电路 |
CN111431532A (zh) * | 2020-04-22 | 2020-07-17 | 上海微阱电子科技有限公司 | 一种宽输出范围高精度的积分器 |
-
2020
- 2020-12-02 CN CN202011398531.2A patent/CN114584088A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1318899A (zh) * | 2000-03-29 | 2001-10-24 | 密克罗奇普技术公司 | 运算放大器的倒相保护 |
JP2006155358A (ja) * | 2004-11-30 | 2006-06-15 | Sanyo Electric Co Ltd | 降圧回路 |
US20080197907A1 (en) * | 2007-02-16 | 2008-08-21 | Realtek Semiconductor Corp. | Driver amplifier circuit |
US20090160419A1 (en) * | 2007-12-24 | 2009-06-25 | Byung-Tak Jang | Start-up circuit for reference voltage generation circuit |
CN101789789A (zh) * | 2009-01-22 | 2010-07-28 | 扬智科技股份有限公司 | 一种参考电压产生电路 |
CN102393781A (zh) * | 2011-12-06 | 2012-03-28 | 四川和芯微电子股份有限公司 | 低压差线性稳压电路及*** |
CN103941798A (zh) * | 2014-04-30 | 2014-07-23 | 杭州士兰微电子股份有限公司 | 低压差线性稳压器 |
CN109617533A (zh) * | 2017-10-04 | 2019-04-12 | 联咏科技股份有限公司 | 高反应速率的放大器电路以及相关的嵌位方法 |
CN110739835A (zh) * | 2018-07-18 | 2020-01-31 | 圣邦微电子(北京)股份有限公司 | 限流保护电路 |
CN111431532A (zh) * | 2020-04-22 | 2020-07-17 | 上海微阱电子科技有限公司 | 一种宽输出范围高精度的积分器 |
Non-Patent Citations (2)
Title |
---|
江金光;王耀南;: "全差分低电压、高驱动能力运算放大器的实现", 电子测量与仪器学报, no. 03, 30 June 2006 (2006-06-30) * |
赵腊月;钱其;: "电流差动型单电源运算放大器LM3900", 电子技术, no. 05, 31 December 1983 (1983-12-31), pages 30 - 31 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5649857B2 (ja) | レギュレータ回路 | |
US7372382B2 (en) | Voltage regulation using digital voltage control | |
US7667543B2 (en) | Power supply device for driving an amplifier | |
JP2009157922A (ja) | バンドギャップ基準電圧発生回路 | |
CN105242734A (zh) | 一种无外置电容的大功率ldo电路 | |
CN110703010A (zh) | 测试电路 | |
CN108599544B (zh) | 应用于dc-dc变换器的高压使能电路 | |
CN110737298A (zh) | 一种参考电压产生电路 | |
CN113568466B (zh) | 一种低压差线性稳压器ldo上电电路 | |
JP6700550B2 (ja) | レギュレータ | |
CN106325346B (zh) | Ldo电路 | |
CN103296974B (zh) | 音圈马达驱动器中的自校准缓冲放大器及电阻修整网路 | |
CN114584088A (zh) | 运算放大器、集成电路及运算放大器的内部电源产生方法 | |
CN110166029B (zh) | 一种迟滞比较器电路 | |
CN110879629A (zh) | 一种低压差线性稳压电路 | |
CN114895743B (zh) | 一种用于动态偏置电流ldo的低启动电流电路 | |
CN115800683A (zh) | 电流检测电路及dc-dc降压转换器 | |
CN115604881A (zh) | 恒流控制电路与方法 | |
JP6038100B2 (ja) | 半導体集積回路 | |
CN114546013A (zh) | 一种采用带有失配的比较器检测电流的基准启动电路 | |
CN113359928A (zh) | 一种电压产生电路 | |
AU752936B2 (en) | Voltage detection circuit | |
CN105356883A (zh) | 电流导向数字转模拟转换器和输出摆幅控制电路 | |
CN217769876U (zh) | 一种宽输入范围的内部供电电路 | |
CN211653531U (zh) | 一种偏置电流产生电路及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |