CN114503260A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114503260A
CN114503260A CN202080066128.1A CN202080066128A CN114503260A CN 114503260 A CN114503260 A CN 114503260A CN 202080066128 A CN202080066128 A CN 202080066128A CN 114503260 A CN114503260 A CN 114503260A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor substrate
outer peripheral
resistance region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080066128.1A
Other languages
English (en)
Inventor
芦峰智行
入江祐二
村濑康裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114503260A publication Critical patent/CN114503260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G17/00—Structural combinations of capacitors or other devices covered by at least two different main groups of this subclass with other electric elements, not covered by this subclass, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的在于提供一种可靠性更高的半导体装置。本发明的半导体装置具备：半导体基板，具有相互对置的第1主面和第2主面；电介质层，层叠于半导体基板的第1主面上；第1电极层，层叠于电介质层上；保护层，至少包覆电介质层和第1电极层的外周端部，并且被设置为使所述半导体基板的所述第1主面的外周端部露出，半导体基板具有至少位于所述保护层的外周端部的正下方的高电阻区域。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
在专利文献1中，作为半导体装置的一个例子，记载有一种薄膜电容器，其中，依次层叠兼作下部电极层的基板、电介质层以及上部电极层，在上部电极层之上形成有保护层以使基板的端部露出。
专利文献1：日本特开2016－25310号公报。
专利文献1中所述那样的半导体装置在逆变器电路等中在直流偏压下或者交流偏压下使用时，存在保护层产生结构不良、半导体装置的可靠性降低的问题。特别是在直流偏压下使用时，存在容易产生结构不良的问题。
发明内容
因此，本发明的目的在于提供一种可靠性更高的半导体装置。
据本发明人所知，专利文献1所述那样的半导体装置在逆变器电路等中在直流偏压下或者交流偏压下使用时，在基板为阳极侧的情况下，若在高湿度环境下，与保护膜的外周端部接触的基板部分因阳极氧化而被氧化，则存在该基板部分的体积膨胀，保护层的外周端部产生结构不良的情形。特别是，在直流偏压下使用时，由于基板始终为阳极侧，因此容易产生结构不良。该结构不良使保护层的耐湿功能、放电防止功能降低，使半导体装置的可靠性降低。
对此，若利用保护层包覆到基板的端部，则会由于切割时的损伤而在保护层产生裂纹，水分经由裂纹进入而促进阳极氧化，从而产生保护层的结构不良。另外，若将基板的端部用金属保护环包覆，则在高湿度环境下会产生沿面放电的风险。沿面放电与空气放电不同，其取决于作为绝缘层的保护层的污染程度、诱电性等表面状态，因此难以通过设计变更来应对。因此，对基板的阳极氧化的应对不够充分。
鉴于此，本申请发明人们对应对基板的阳极氧化进行了深入研究，从而完成了本发明。
即，本发明的半导体装置的特征在于，具备：半导体基板，具有相互对置的第1主面和第2主面；电介质层，层叠于所述半导体基板的所述第1主面上；第1电极层，层叠于所述电介质层上；保护层，至少包覆所述电介质层和所述第1电极层的外周端部，并且被设置为使所述半导体基板的所述第1主面的外周端部露出，所述半导体基板具有至少位于所述保护层的外周端部的正下方的高电阻区域。
根据本发明，通过抑制半导体装置的基板的阳极氧化，从而能够提供一种可靠性更高的半导体装置。
附图说明
图1是表示实施方式1涉及的半导体装置的结构的一个例子的示意立体图。
图2是表示实施方式1涉及的半导体装置的结构的一个例子的示意剖视图。
图3是表示实施方式1涉及的半导体装置的结构的一个例子的示意剖视图。
图4是表示实施方式1涉及的半导体装置的结构的一个例子的示意剖视图。
图5A是表示实施方式1涉及的半导体装置的制造工序的一个例子的示意剖视图。
图5B是表示实施方式1涉及的半导体装置的制造工序的一个例子的示意剖视图。
图5C是表示实施方式1涉及的半导体装置的制造工序的一个例子的示意剖视图。
图5D是表示实施方式1涉及的半导体装置的制造工序的一个例子的示意剖视图。
图5E是表示实施方式1涉及的半导体装置的制造工序的一个例子的示意剖视图。
图6A是表示实施方式2涉及的半导体装置的制造工序的一个例子的示意剖视图。
图6B是表示实施方式2涉及的半导体装置的制造工序的一个例子的示意剖视图。
图6C是表示实施方式2涉及的半导体装置的制造工序的一个例子的示意剖视图。
图6D是表示实施方式2涉及的半导体装置的制造工序的一个例子的示意剖视图。
图6E是表示实施方式2涉及的半导体装置的制造工序的一个例子的示意剖视图。
图6F是表示实施方式2涉及的半导体装置的制造工序的一个例子的示意剖视图。
图6G是表示实施方式2涉及的半导体装置的制造工序的一个例子的示意剖视图。
图6H是表示实施方式2涉及的半导体装置的制造工序的一个例子的示意剖视图。
图7是表示实施方式3涉及的半导体模块的构成的一个例子的电路图。
具体实施方式
以下，一边适当参照附图一边对本发明的实施方式进行说明。其中，以下的说明是为了本领域技术人员充分理解本发明而提供的，并非意图将本发明限定于以下的内容。另外，在以下的说明中，对实质相同的构成标注相同的附图标记，有时省略重复的说明。
(实施方式1)
图1是表示实施方式1的半导体装置的结构的一个例子的示意立体图。图2是图1的半导体装置的沿X－X’线剖切的示意剖视图，是经过W方向的中心的LT剖视图。其中，L方向是半导体装置1的长度方向，W方向是半导体装置1的宽度方向，T方向是半导体装置1的高度方向。
半导体装置1具备：半导体基板10，其具有相互对置的第1主面10a和第2主面10b、以及由位于所述第1主面与所述第2主面之间的四个侧面构成的外周面10A；层叠于半导体基板10的第1主面10a上的电介质层11；层叠于电介质层11上的第1电极层12；将电介质层11和第1电极层12的外周端部包覆的环状的保护层13；形成于第2主面10b上的第2电极层14。保护层13的外周端部13a比半导体基板10的外周面10A位于内侧，且在中央部具有开口部13b。
半导体基板10在俯视时具有矩形形状，具有在T方向上相互对置的第1主面10a和第2主面10b，具有在L方向上对置的一对侧面10c、10d，具有在W方向上对置的一对侧面(未图示)。这里，在L方向上对置的一对侧面10c、10d和在W方向上对置的一对侧面构成半导体基板10的外周面10A。
半导体基板10能够使用例如硅基板。对硅基板的导电类型没有特别限定，p型和n型均能够使用。作为p型杂质，能够使用B，作为n型杂质，能够使用P、As、Sb等。
半导体基板10具有至少位于保护层13的外周端部13a的正下方的高电阻区域10e。这里，保护层13的外周端部13a是指，包括保护层13的端面和从最外周端到内侧的规定位置的区域的部分，俯视时构成与半导体基板的边界。另外，至少位于保护层13的外周端部13a的正下方是指，至少位于保护层13的外周端部13a的下侧(深度方向)。另外，高电阻区域10e是指，具有比半导体基板10中的高电阻区域10e之外的区域(低电阻区域)高的电阻率的区域，具有102Ω·cm以上且109Ω·cm以下、优选为103Ω·cm以上且105Ω·cm以下的范围的电阻率。这里，低电阻区域的电阻率如上所述为10-5Ω·cm以上且小于102Ω·cm，优选为10-3Ω·cm以上且101Ω·cm以下。其中，电阻率能够使用公知的测定方法例如四探针法来测定。
另外，高电阻区域10e只要位于保护层13的外周端部13a的正下方即可，对高电阻区域10e的深度(或者厚度)没有特别限定。在剖视时，高电阻区域10e的厚度T1优选为从半导体基板10的表面到至少1μm的范围，还优选为遍及半导体基板10的整个厚度方向。或者，在半导体基板10的厚度为T2时，(T1/T2)为0.0001以上且1以下。另外，在剖视时，在高电阻区域10e的宽度为L1、半导体基板10的宽度为L2时，(L1/L2)为0.001以上且0.1以下，优选为0.01以上且0.05以下。其中，除非另有说明，在本说明书中，剖视是指，半导体装置1的厚度方向上的剖视。
另外，高电阻区域10e优选设置在剖视时比第1电极层12的外周端部靠近半导体基板10的外周端部侧。并且，高电阻区域10e优选设置在比电介质层11的外周端部靠近外侧。其原因在于若将高电阻区域10e设置在剖视时比第1电极层12的外周端部靠近半导体基板10的中央侧，则半导体装置1的电容密度会降低。例如，高电阻区域10e也可以形成为俯视时呈环状，将第1电极层12包围。图2是高电阻区域10e的一个例子，在剖视时，高电阻区域10e具有内周侧端部10e1和外周侧端部10e2，内周侧端部10e1设置在比第1电极层12的端部靠近半导体基板10的外周面侧，外周侧端部10e2到达半导体基板10的外周面(图1中的侧面10c、10d)。通过将外周侧端部10e2设置至半导体基板10的外周面，由此在基板10的端部形成高电阻区域10e，因此能够通过电极12与基板10之间的放电距离延伸，得到有利于抑制沿面放电的结构。其中，在将高电阻区域10e形成为俯视时呈环状的情况下，该环状形状不仅包括圆形形状，也包括多边形状，多边形状不仅包括角部为矩形的形状，也包括角部具有曲率的矩形的形状。
另外，图3是另一例子，在剖视时，高电阻区域10f具有内周侧端部10f1和外周侧端部10f2，内周侧端部10f1设置在比第1电极层12的端部靠近半导体基板10的外周面侧，外周侧端部10f2到达半导体基板10的外周面，并且遍及半导体基板10的整个厚度方向而形成。通过增大高电阻区域10f的厚度，能够进一步抑制半导体基板10被阳极氧化。另外，图4是又一例子，在剖视时，高电阻区域10g具有内周侧端部10g1和外周侧端部10g2，内周侧端部10g1设置在比第1电极层12的端部靠近半导体基板10的外周面侧，外周侧端部10g2与半导体基板10的外周面分离开，并且遍及半导体基板10的整个厚度方向而形成。通过使外周侧端部10g2与半导体基板10的周面分离开，从而在切割线上不存在高电阻区域10g，因此具有降低因在对高电阻区域10g进行切割时的碎屑引起的损伤的效果。
高电阻区域例如能够通过使用离子注入法掺杂氧离子并实施高温热处理来形成。该方法被公知为注氧隔离(Separation by implanted oxygen)，在硅基板中形成高电阻的氧化硅膜。具体而言，例如，能够使用以下的方法。作为半导体基板，使用例如以5×1016cm-3以上的杂质浓度掺杂了p型杂质或者n型杂质的硅基板。将氧离子以大约4×1017cm-3的密度注入硅基板，在1300℃下进行退火。注入深度能够通过改变注入能量等注入条件来调整。
电介质层11能够由具有绝缘性的硅氧化物例如SiO2形成。电介质层11例如能够使用将硅基板通过热氧化等氧化的方法、CVD法来形成。电介质层11的厚度为0.01μm以上且10μm以下，优选为0.1μm以上且3μm以下。另外，电介质层11不限于单层，也可以是由多个电介质构成的层叠结构。通过采用层叠结构，能够实现相对任意的电容、耐压设计。
第1电极层12能够使用钼、铝、金、钨、铂、钛等金属材料。第1电极层能够使用溅射法、真空蒸镀法来形成。第1电极层的厚度为0.1μm以上且10μm以下，优选为0.5μm以上且3μm以下。
保护层13能够使用硅氮氧化物、硅氮化物等无机绝缘材料、聚酰亚胺等绝缘性树脂材料。保护层13的厚度为0.2μm以上且30μm以下，优选为0.5μm以上且10μm以下。其中，保护层13优选俯视时具有环状形状。该环状形状不仅包括圆形形状，也包括多边形状，多边形状不仅包括角部为矩形的形状，也包括角部具有曲率的矩形的形状。
第2电极层14能够使用与第1电极层12同样的材料。第2电极层14的厚度为0.1μm以上且10μm以下，优选为0.5μm以上且3μm以下。其中，在本实施方式中，半导体基板10使用p型导电型或者n型导电型的硅基板，半导体基板10的低电阻区域能够兼具电极的功能，因此也能够省略第2电极层14。
本实施方式的半导体装置能够在直流偏压下或者交流偏压下使用，能够在直流偏压下非常适合地使用。在这样的情况下，将半导体基板作为正极而与直流电源的正极连接，将第1电极层作为负极而与直流电源的负极连接。其中，在半导体基板设有第2电极层的情况下，将第2电极层作为正极而与直流电源的正极连接。
(制造方法)
本实施方式的半导体装置例如能够使用以下的方法来制造。参照图5A～5E进行说明。首先，使用具有相互对置的第1主面10a和第2主面10b的低电阻硅基板10，通过离子注入法向成为包括切割线的元件端部区域注入氧离子，并进行热处理，由此在硅基板10的第1主面10a的规定的区域形成高电阻区域10e(图5A)。接着，在硅基板10的第1主面10a上利用CVD法形成由SiO2构成的介电膜，并通过光刻、干蚀刻来图案化，形成电介质层11(图5B)。接着，利用溅射法在电介质层11上形成金属膜，并通过光刻、湿式蚀刻来图案化，形成第1电极层12(图5C)。这里，在剖视时，第1电极层12形成为高电阻区域位于比第1电极层12的端部靠近半导体基板10的周面侧。接着，利用CVD法形成硅氮化膜(Si3N4)，并通过光刻、干蚀刻来图案化，形成俯视时在中央具有开口部的保护层13(图5D)，保护层13将第1电极层12的端部包覆。这里，保护层13形成为高电阻区域10e至少位于保护层13的外周端部的正下方。接着，对半导体基板10的第2主面10b进行研磨，并利用溅射法形成由金属膜构成的第2电极层14(图5E)。接着，对半导体基板进行切割来单片化，从而获得半导体装置1。
作为因基板的阳极氧化而引起的半导体装置的可靠性降低的原因，被认为是：若在高湿度环境下，与保护膜的外周端部接触的基板部分因阳极氧化而被氧化，则基板部分的体积膨胀，保护层的外周端部产生结构不良，并且水分经由该基板的被阳极氧化的部分而进入。根据本实施方式，半导体基板具有至少位于保护层的外周端部的正下方的高电阻区域，因此，即使在半导体基板为阳极的情况下，也只是经由电介质层在第1电极层与半导体基板的低电阻区域之间施加电位，对高电阻区域几乎不施加电位。因此，高电阻区域不作为阳极发挥作用，所以能够抑制位于与保护层的边界区域的半导体基板被阳极氧化。由此，在半导体基板与保护层之间的边界区域，不会产生因阳极氧化引起的体积膨胀，所以能够防止产生保护层的外周端部的结构不良。另外，还能够防止水分经由基板的阳极氧化部进入介电膜。通过这些作用，能够提高半导体装置的可靠性。
(实施方式2)
在本实施方式中，对在半导体基板的第1主面形成有沟槽的半导体装置进行说明。图6A～6H是表示本实施方式的半导体装置4的制造方法的一个例子的示意剖视图。
首先，对半导体装置4的结构进行说明。如图6H所示，例如，半导体装置4具备：具有相互对置的第1主面20a和第2主面20b、由位于第1主面20a和第2主面20b之间的四个侧面构成的外周面20A、并且在第1主面20a上形成有多个沟槽20d的半导体基板20；沿着多个沟槽20d形成并且层叠于第1主面20a的电介质层21；层叠于电介质层21上的第1电极层24；将电介质层21和第1电极层24的至少端部包覆的保护层25。并且，半导体基板20具有至少位于保护层25的外周端部25a的正下方的高电阻区域20c。另外，第1电极层24具有层叠于电介质层21上的第1导电层22和层叠于第1导电层22上的第2导电层23。
与实施方式1的情况同样地，半导体基板20能够使用p型导电型或者n型导电型的硅基板。半导体基板的厚度为10μm以上且1000μm以下，优选为50μm以上且400μm以下。
在半导体基板20的第1主面20a形成有至少一个沟槽20d即可。沟槽20d是沿与半导体基板20的第1主面20a垂直的方向形成的槽或者孔。在图6H中，示出了俯视时形成多个长方形的槽作为多个沟槽20d的情况下的LT剖面，多个槽形成为该长方形的槽的短边与L方向平行。多个沟槽20d也可以沿L方向以及W方向呈矩阵状地形成柱状孔。沟槽20d的深度为5μm以上且100μm以下，优选为20μm以上且50μm以下。另外，沟槽20d的宽度、例如LT剖面中的槽的宽度或者孔的直径为1μm以上且10μm以下，优选为2μm以上且5μm以下。沟槽20d例如能够通过干蚀刻来形成。
半导体基板20具有至少位于保护层25的外周端部25a的正下方的高电阻区域20c。高电阻区域20c在俯视时形成为环状以将第1电极层24包围。高电阻区域20c在剖视角时具有内周侧端部20c1和外周侧端部20c2，内周侧端部20c1设置在比第1电极层24的端部靠近半导体基板20的外周面侧，外周侧端部20c2与半导体基板20的外周面分离开，并且遍及导体基板20的整个厚度方向而形成。半导体基板具有至少位于保护层的外周端部的正下方的高电阻区域，因此，即使在半导体基板为阳极的情况下，也能够抑制位于与保护层的边界区域的半导体基板被阳极氧化。另外，使外周侧端部20c2与半导体基板20的外周面分离开，因此在切割线上不存在高电阻区域10g，所以能够降低因在对高电阻区域20c进行切割时的碎屑引起的损伤。其中，在高电阻区域20c俯视时形成为环状的情况下，该环状形状不仅包括圆形形状，也包括多边形状，多边形状不仅包括角部为矩形的形状，也包括角部具有曲率的矩形的形状。
电介质层21沿着沟槽20d地形成。电介质层21能够由具有绝缘性的硅氧化物、例如SiO2形成。电介质层21例如能够使用将硅基板通过热氧化等氧化的方法、CVD法来形成。电介质层21的厚度为0.01μm以上且5μm以下，优选为0.1μm以上且3μm以下。另外，电介质层21不限于单层，也可以是由多个电介质构成的层叠结构。通过采用层叠结构，能够实现相对任意的电容、耐压设计。
第1电极层24具有层叠于电介质层21上的第1导电层22和层叠于第1导电层22上的第2导电层23。第1导电层22能够使用p型或者n型的多晶硅(多晶硅)等硅系导电性材料。第1导电层22能够使用CVD法来形成。第1导电层22的厚度为0.1μm以上且3μm以下，优选为0.5μm以上且1μm以下。另一方面，第2导电层23能够使用钼、铝、金、钨、铂、钛等金属材料。第2导电层23能够使用溅射法、真空蒸镀法来形成。第2导电层23的厚度为0.1μm以上且10μm以下，优选为0.5μm以上且3μm以下。其中，在第2导电层23与电介质层21之间的密合性足够高、并且能够高覆盖率地形成沟槽20d内的电介质层21的情况下，也可以省略第1导电层22，在电介质层21上直接形成第2导电层23。
保护层25能够使用硅氮氧化物、硅氮化物等无机绝缘材料、聚酰亚胺等绝缘性树脂材料。保护层25的厚度为0.3μm以上且30μm以下，优选为1.2μm以上且10μm以下。其中，保护层25优选具有俯视时呈环状的形状。该环状形状不仅包括圆形形状，也包括多边形状，多边形状不仅包括角部为矩形的形状，也包括角部具有曲率的矩形的形状。
第2电极层26能够使用与第1电极层同样的材料。第2电极层26的厚度为0.1μm以上且10μm以下，优选为0.5μm以上且3μm以下。其中，在本实施方式中，半导体基板使用p型导电型或者n型导电型的硅基板，由于半导体基板20能够兼具电极的功能，因此也能够省略第2电极层。
本实施方式的半导体装置4例如能够使用以下的方法来制造。
(高电阻区域的形成)
首先，使用具有相互对置的第1主面20a和第2主面20b的低电阻硅晶圆20(例如电阻率为5Ω·cm)，利用离子注入法向成为包括切割线的元件端部的区域注入氧离子，并进行热处理，由此在晶圆20的规定的区域形成高电阻区域20c(图6A)。
(沟槽的形成)
接着，通过光刻、博世(Bosch)工艺，对晶圆20进行深度蚀刻，形成多个沟槽20d(图6B)。
(电介质层的形成)
接着，利用CVD法沿着多个沟槽20d形成由SiO2构成的介电膜，通过光刻、干蚀刻来图案化，形成电介质层21(图6C)。
(第1导电层的形成)
接着，在电介质层21之上利用CVD法形成多晶硅膜，通过光刻、干蚀刻来图案化，形成第1导电层22(图6D)。
(第2导电层的形成)
接着，在第1导电层22上利用溅射法形成铝膜，通过光刻、湿式蚀刻来图案化，形成第2导电层23。第1导电层22与第2导电层23构成第1电极层24。这里，第1电极层24形成为剖视时高电阻区域20c位于比第1电极层24的端部靠近半导体基板20的周面侧(图6E)。
(保护层的形成)
接着，利用CVD法形成硅氮化膜(Si3N4)，并通过光刻、干蚀刻来图案化，形成俯视时在中央具有开口部25b的保护层25，保护层25将第1电极层24的端部包覆(图6F)。这里，保护层25形成为高电阻区域20c至少位于保护层25的外周端部25a的正下方。
(第2电极层的形成)
接着，对半导体基板20的第2主面20b进行研磨，利用溅射法形成由铝膜构成的第2电极层26(图6G)。
(单片化)
接着，对晶圆20进行切割来单片化，从而获得半导体装置4(图6H)。
其中，本实施方式的半导体装置也能够在直流偏压下或者交流偏压下使用，能够在直流偏压化非常适合地使用。在这样情况下，将半导体基板作为正极而与直流电源的正极连接，将第1电极层作为负极而与直流电源的负极连接。其中，在半导体基板设有第2电极层的情况下，将第2电极层作为正极而与直流电源的正极连接。
根据本实施方式，与实施方式1的情况同样地，半导体基板具有至少位于保护层的外周端部的正下方的高电阻区域，因此，即使在半导体基板为阳极的情况下，也能够抑制位于与保护层的边界区域的半导体基板被阳极氧化，由此，能够防止保护层的端部产生结构不良，因此能够提高半导体装置的可靠性。此外，根据本实施方式，通过在半导体基板的表面设有沟槽，能够增大电极面积，因此还具有能够增加半导体装置的单位面积的电容的效果。
实施方式3
本实施方式关于包括本发明的半导体装置的半导体模块。图7是半导体模块的一个例子，半导体模块30由直流电源31、开关装置32(H)、32(L)、分别与开关装置32(H)、32(L)连接的二极管34、与直流电源31的正极和负极连接的电容器35构成。该电容器35使用本发明的半导体装置，例如使用实施方式1、2的半导体装置。
各开关装置32具有MOSFET等开关元件33和续流二极管34。开关元件33的栅极端子33g通过控制电路(未图示)来控制接通和断开。将在高电位侧的开关装置32H的正极端子36与低电位侧的开关装置32L的负极端子37之间施加的直流电压转换为交流电压，并从输出端子38输出。这里，正极端子36与电容器35的半导体基板连接，负极端子37与电容器35的第1电极层连接。其中，在电容器35的半导体基板设有第2电极层的情况下，正极端子36也可以与电容器35的第2电极层连接。
如在实施方式1、2中所说明的那样，实施方式1、2的半导体装置的半导体基板具有至少位于保护层的外周端部的正下方的高电阻区域。因此，即使在半导体基板为阳极的情况下，对高电阻区域也几乎不施加电位。由此，能够抑制电容器35的半导体基板的阳极氧化，能够提高电容器35的可靠性。根据本实施方式，使用了能够抑制半导体基板的阳极氧化的电容器35，因此能够提高半导体模块的可靠性。
附图标记说明
1、2、3、4…半导体装置；10、20…半导体基板；11、21…电介质层；12、24…第1电极层；13、25…保护层；14、26…第2电极层；10A、20A…外周面；10a…第1主面；10b…第2主面；10c、10d…侧面；20c、10e、10f、10g高电阻区域；20c1、10e1、10f1、10g1内周侧端部；20c2、10e2、10f2、10g2外周侧端部；30…半导体模块；31…直流电源；32…开关装置；33…开关元件；33g…开关元件的栅极端子；34…二极管；35…电容器；36…开关元件的正极端子；37…开关元件的负极端子；38…输出端子。

Claims (10)

1.一种半导体装置，其中，
该半导体装置具备：
半导体基板，具有相互对置的第1主面和第2主面；
电介质层，层叠于所述半导体基板的所述第1主面上；
第1电极层，层叠于所述电介质层上；以及
保护层，至少包覆所述电介质层和所述第1电极层的外周端部，并且被设置为使所述半导体基板的所述第1主面的外周端部露出，
所述半导体基板具有至少位于所述保护层的外周端部的正下方的高电阻区域。
2.根据权利要求1所述的半导体装置，其中，
在所述半导体装置的厚度方向上的剖视时，所述高电阻区域被设置在比所述第1电极层的所述外周端部靠近所述半导体基板的所述外周端部侧。
3.根据权利要求1～2中任一项所述的半导体装置，其中，
在所述半导体装置的厚度方向上的剖视时，所述高电阻区域被设置在也比所述保护层的所述外周端部靠近所述半导体基板的所述外周端部侧。
4.根据权利要求1～3中任一项所述的半导体装置，其中，
所述高电阻区域的电阻率为102Ω·cm以上且109Ω·cm以下，所述半导体基板的除了所述高电阻区域之外的低电阻区域的电阻率为10-5Ω·cm以上且小于102Ω·cm。
5.根据权利要求1～4中任一项所述的半导体装置，其中，
所述半导体基板是硅基板
所述高电阻区域是硅氧化物。
6.根据权利要求1～5中任一项所述的半导体装置，其中，
在所述第1主面形成至少一个沟槽，并沿着所述沟槽形成所述电介质层。
7.根据权利要求6所述的半导体装置，其中，
所述高电阻区域被设置得设置在比所述沟槽的沿所述半导体基板的厚度方向延伸的深度浅。
8.根据权利要求2所述的半导体装置，其中，
所述高电阻区域遍及设置在所述半导体基板的整个厚度方向而设置。
9.根据权利要求1～8中任一项所述的半导体装置，其中，
所述半导体基板是正极，所述第1电极层是负极。
10.一种半导体模块，其中，
该半导体模块具备直流电源、将所述直流电源接通和断开的开关装置、以及与所述直流电源的正极和负极连接的权利要求1所述的半导体装置，所述直流电源的正极与所述权利要求1所述的半导体装置的所述半导体基板连接，所述直流电源的负极与所述权利要求1所述的半导体装置的所述第1电极层连接。
CN202080066128.1A 2019-09-17 2020-04-17 半导体装置 Pending CN114503260A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019168531 2019-09-17
JP2019-168531 2019-09-17
PCT/JP2020/016965 WO2021053867A1 (ja) 2019-09-17 2020-04-17 半導体装置

Publications (1)

Publication Number Publication Date
CN114503260A true CN114503260A (zh) 2022-05-13

Family

ID=74883794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080066128.1A Pending CN114503260A (zh) 2019-09-17 2020-04-17 半导体装置

Country Status (5)

Country Link
US (1) US11830909B2 (zh)
JP (1) JP7205638B2 (zh)
CN (1) CN114503260A (zh)
DE (1) DE112020003302T5 (zh)
WO (1) WO2021053867A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373076B1 (en) * 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
JP2002118233A (ja) 2000-10-11 2002-04-19 Matsushita Electric Ind Co Ltd 容量素子
JP3966208B2 (ja) 2002-11-14 2007-08-29 富士通株式会社 薄膜キャパシタおよびその製造方法
JP5476747B2 (ja) * 2009-03-05 2014-04-23 日産自動車株式会社 半導体装置
DE102014200869B4 (de) * 2013-11-22 2018-09-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Kondensator und Verfahren zum Herstellen desselben und dessen Verwendung
JP6519112B2 (ja) 2014-07-24 2019-05-29 Tdk株式会社 薄膜キャパシタ
JPWO2017145515A1 (ja) 2016-02-22 2018-10-11 株式会社村田製作所 半導体コンデンサおよび電源モジュール
EP3477692A4 (en) * 2016-06-22 2020-02-19 Murata Manufacturing Co., Ltd. CAPACITOR
DE112018000289T5 (de) * 2017-03-24 2019-10-10 Murata Manufacturing Co., Ltd. Kondensator
JP6748381B2 (ja) * 2017-05-16 2020-09-02 株式会社村田製作所 キャパシタ
DE112018000336T5 (de) 2017-07-25 2019-09-19 Murata Manufacturing Co., Ltd. Kondensator
US11349303B2 (en) * 2019-04-18 2022-05-31 Infineon Technologies Ag Power module with integrated surge voltage limiting element

Also Published As

Publication number Publication date
DE112020003302T5 (de) 2022-04-07
JP7205638B2 (ja) 2023-01-17
JPWO2021053867A1 (zh) 2021-03-25
US20220181436A1 (en) 2022-06-09
US11830909B2 (en) 2023-11-28
WO2021053867A1 (ja) 2021-03-25

Similar Documents

Publication Publication Date Title
EP2317553B1 (en) Double-sided semiconductor structure and method for manufacturing the same
JP2018129378A (ja) 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
CN108110003B (zh) 碳化硅半导体装置
US10269910B2 (en) Semiconductor device and method of manufacturing the same
US9384960B2 (en) Method of manufacturing a semiconductor device with a continuous silicate glass structure
JP2018093177A (ja) 炭化珪素半導体装置
KR102020142B1 (ko) 전력 반도체 소자 및 이의 제조방법
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JP5547022B2 (ja) 半導体装置
JP2012238898A (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
KR20180090928A (ko) 전력 반도체 소자 및 그 제조 방법
JP5487705B2 (ja) ワイドバンドギャップ半導体素子
JP2013175596A (ja) 半導体装置およびその製造方法
JP4017573B2 (ja) ダイオード
JP7205638B2 (ja) 半導体装置
CN114530504B (zh) 一种高阈值电压SiC MOSFET器件及其制造方法
US11177360B2 (en) Semiconductor device
US20230187498A1 (en) Semiconductor device
WO2010001513A1 (ja) 半導体装置
JP7360974B2 (ja) 半導体コンデンサおよびその製造方法
CN113540217B (zh) 半导体结构及其形成方法
JP2012175021A (ja) 電力用半導体装置
JP2010177474A (ja) 半導体装置の製造方法
JP2023021602A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2008243863A (ja) Ｐｉｎダイオードとその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination