KR101005188B1 - 불휘발성 메모리 소자 및 그 동작 방법 - Google Patents

불휘발성 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR101005188B1
KR101005188B1 KR1020090016319A KR20090016319A KR101005188B1 KR 101005188 B1 KR101005188 B1 KR 101005188B1 KR 1020090016319 A KR1020090016319 A KR 1020090016319A KR 20090016319 A KR20090016319 A KR 20090016319A KR 101005188 B1 KR101005188 B1 KR 101005188B1
Authority
KR
South Korea
Prior art keywords
voltage
threshold voltage
address
read
page
Prior art date
Application number
KR1020090016319A
Other languages
English (en)
Other versions
KR20100097398A (ko
Inventor
강태규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090016319A priority Critical patent/KR101005188B1/ko
Priority to US12/647,576 priority patent/US8576621B2/en
Publication of KR20100097398A publication Critical patent/KR20100097398A/ko
Application granted granted Critical
Publication of KR101005188B1 publication Critical patent/KR101005188B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 문턱전압 분포 분석을 위한 명령어 세트에 포함된 시작 페이지 및 종료 페이지 정보에 따라 시작 페이지로부터 종료 페이지까지 각 페이지별로 독출전압을 시작전압으로부터 정해진 스텝씩 종료 전압에 도달할 때까지 상승시키면서 독출동작을 실시하여 문턱전압 분포를 측정하고, 상기 측정된 문턱전압 분포를 기준 문턱전압 분포와 비교 분석한 후, 독출시 에러 발생이 최소가 되는 독출전압을 결정하는 제어부를 포함하는 불휘발성 메모리 소자 및 그 동작 방법을 제공한다.
문턱전압 분포, 분석, 독출

Description

불휘발성 메모리 소자 및 그 동작 방법{Non volatile memory device and method of operating the same}
본 발명은 불휘발성 메모리 소자에 관한 것으로, 기준 메모리 셀의 문턱전압 분포를 이용하여 메모리 셀의 문턱전압 분포를 계산하여 메모리 셀의 상태를 확인할 수 있는 불휘발성 메모리 소자 및 그 동작 방법에 관한 것이다.
불휘발성 메모리 소자는 데이터의 기록 및 삭제가 자유로운 램(RAM; Random Access Memory)의 장점과 전원의 공급 없이도 저장된 데이터를 보존하는 롬(ROM; Read Only Memory)의 장점을 동시에 지니고 있어 최근 디지털 카메라, PDA(Personal Digital Assistant), MP3 플레이어 등 휴대용 전자기기의 저장매체로 널리 채택되고 있다.
불휘발성 메모리 소자는 메모리 셀 어레이, 행 디코더, 페이지 버퍼를 포함한다. 상기 메모리 셀 어레이는 행들을 따라 신장된 복수개의 워드 라인들과 열들을 따라 신장된 복수개의 비트 라인들과 상기 비트라인들에 각각 대응되는 복수개의 셀 스트링들로 이루어진다.
메모리 셀들은 프로그램 상태에 따라서 문턱전압이 달라진다. 각각의 메모리 셀의 문턱전압은 저장하고자 하는 데이터의 상태에 따라서 동일한 문턱전압을 갖도록 하는 것이 가장 이상적이다. 그러나 실제 메모리 셀들의 프로그램을 진행하면, 메모리 셀의 소자적인 특성, 커플링 영향 등의 다양한 외부 환경에 의해 각각의 영역에서 확률적인 분포를 이루고 있다.
이와 같은 확률 분포를 계산하고 파악하는 것은 실제 메모리 소자가 프로그램 이후에 올바른 문턱전압을 갖게 프로그램되었는지를 검증할 수 있게 한다.
이를 위해서는 각각의 페이지마다 선택되는 워드라인에 인가하는 특정 전압을 계속 다르게 증가시키면서 독출동작을 수행하여 메모리 셀의 위치를 파악하고, 다수의 페이지에 대해서 같은 동작을 반복하여 메모리 셀의 문턱전압 분포를 파악할 수 있다. 만약 메모리 블록 단위로 메모리 셀이 문턱전압 분포를 파악하기 위해서는 모든 페이지에 대해 이러한 동작을 반복해야 하므로 많은 시간이 걸린다.
따라서 본 발명이 이루고자 하는 기술적 과제는 메모리 셀들의 문턱전압 분포를 불휘발성 메모리 소자의 내부에서 빠르게 계산하여 메모리 셀의 특성을 파악할 수 있는 불휘발성 메모리 소자 및 그 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
문턱전압 분포 분석을 위한 명령어 세트에 포함된 시작 페이지 및 종료 페이지 정보에 따라 시작 페이지로부터 종료 페이지까지 각 페이지별로 독출전압을 시작전압으로부터 정해진 스텝씩 종료 전압에 도달할 때까지 상승시키면서 독출동작을 실시하여 문턱전압 분포를 측정하고, 상기 측정된 문턱전압 분포를 기준 문턱전압 분포와 비교 분석한 후, 독출시 에러 발생이 최소가 되는 독출전압을 결정하는 제어부를 포함한다.
상기 명령어 세트는, 문턱전압 분석을 시작하기 위한 명령어, 문턱전압 분석을 시작하기 위한 상기 시작 페이지 어드레스인 제 1 어드레스, 문턱전압 분석을 종료하기 위한 상기 종료 페이지의 어드레스인 제 2 어드레스, 턱전압 분석을 위한 독출동작의 상기 시작 전압과, 상기 종료전압 및 스텝 전압 정보를 포함하는 전압 정보를 포함하는 것을 특징으로 한다.
상기 제 1 및 제 2 어드레스에 따른 독출동작을 반복하기 위한 루프 횟수를 설정하고, 루프 실행 횟수를 카운팅 하는 카운터를 더 포함한다.
상기 기준 문턱전압 분포 및 상기 독출동작에 의해 측정되는 메모리 셀들의 문턱전압 분포 정보를 저장하기 위한 저장부를 포함하는 것을 특징으로 한다.
상기 제어부는, 상기 문턱전압 분포 정보를 이용해서 설정되는 독출전압 정 보를 결정하여 상기 저장부에 저장하고, 이후의 데이터 독출을 수행할 때, 상기 저장된 독출전압을 이용하도록 제어하는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
문턱전압 분포를 분석하기 위한 명령어 세트가 입력되는 단계; 독출 동작을 수행하기 위해 페이지 버퍼를 초기화하고, 상기 명령어 세트에 포함된 어드레스 정보에 따른 카운팅 값을 설정하는 단계; 상기 명령어 세트에 포함된 전압 정보에 따른 시작 독출전압을 세팅하고, 독출 동작을 수행하는 제 1 독출 단계; 상기 독출전압을 상기 명령어 세트에 포함된 스텝전압에 따라 상승시키면서 상기 제 1 독출 동작을 반복하고, 상기 독출전압이 상기 명령어 세트에 포함된 종료전압이 되면, 카운팅 값을 '1'상승시키는 카운팅 단계; 상기 카운팅 값이 최대값이 될 때까지 페이지 어드레스를 변경시키면서, 상기 제 1 독출 단계 및 카운팅 단계를 반복수행하는 문턱전압 분포 측정 단계; 및 상기 문턱전압 분포 측정 단계에서 측정되는 문턱전압 분포를 미리 저장된 기준 문턱전압 분포와 비교 분석하는 단계를 포함한다.
상기 명령어 세트가 입력되는 단계는, 문턱전압 분석을 시작하기 위한 명령어가 입력되는 단계; 문턱전압 분석을 시작하기 위한 제 1 어드레스가 입력되는 단계; 문턱전압 분석을 종료하기 위한 제 2 어드레스가 입력되는 단계; 및 문턱전압 분석을 위한 독출동작의 시작 전압과, 종료전압 및 스텝 전압 정보를 포함하는 전압 정보가 입력되는 단계를 포함하는 것을 특징으로 한다.
상기 제 1 어드레스 및 제 2 어드레스가 입력된 후와, 전압 정보가 입력된 후 각각 확인(confirm) 명령어가 입력되는 것을 특징으로 한다.
상기 제 1 및 제 2 어드레스는 각각 메모리 블록의 어드레스와 페이지 어드레스를 포함하는 것을 특징으로 한다.
상기 카운팅 값은 상기 제 1 어드레스로부터 어드레스를 카운팅 하여, 상기 제 2 어드레스까지 이동하기 위한 값인 것을 특징으로 한다.
상기 비교분석 결과에 따라, 이후의 데이터 독출동작에 사용하기 위한 독출전압을 설정하여 저장하는 단계를 더 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 동작 방법은 내부에 메모리 셀의 문턱전압 분포를 계산하여 파악할 수 있는 알고리즘과 표준 메모리 셀의 문턱전압 분포정보를 저장하여 문턱전압 분포를 분석하는 시간을 단축하고, 분석된 문턱전압 분포 정보를 외부에 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a는 불휘발성 메모리 소자의 블록도이다.
도 1a를 참조하면, 불휘발성 메모리 소자(100)는 메모리 셀 어레이(110), 페이지 버퍼부(120), Y 디코더(130), X 디코더(140), 전압 제공부(150) 및 제어 부(160)를 포함한다.
메모리 셀 어레이(110)는 메모리 블록단위로 선택되어 데이터가 프로그램 또는 독출 되는 메모리 셀들을 포함하고, 메모리 셀들은 워드라인(Word Line)과 비트라인(Bit Line)으로 연결된다.
페이지 버퍼부(120)는 비트라인에 연결되는 페이지 버퍼(PB)들을 포함한다. 페이지 버퍼(PB)는 비트라인에 연결되는 메모리 셀에 저장하기 위한 데이터를 저장하거나, 메모리 셀에 저장된 데이터를 독출 하여 저장한다.
Y 디코더(130)는 페이지 버퍼(PB)들의 데이터 입출력 경로를 제공하고, X 디코더(140)는 선택되는 메모리 블록을 인에이블 시키고, 각각의 워드라인과 동작전압을 제공하는 라인을 연결한다.
전압 제공부(150)는 프로그램, 독출 또는 소거 동작을 위한 고전압을 생성하고, 제어부(160)는 프로그램, 독출 또는 소거 동작을 위한 불휘발성 메모리 소자(100)의 동작을 제어한다.
또한, 제어부(160)는 저장부(161)를 포함한다. 저장부(161)는 문턱전압 분포 분석을 위해 독출 되는 메모리 셀들의 문턱전압 정보가 저장되고, 또한 기준이 되는 메모리 셀의 문턱전압 분포에 관한 정보가 저장된다.
제어부(160)는 문턱전압 분포 분석을 위한 새로운 명령어인 테스트 명령을 입력받으면, 지정된 페이지의 문턱전압을 설정된 전압에 의해 파악하여 이를 저장부(161)에 저장하고, 미리 저장된 기준 문턱전압 분포와 비교하여 슬로우 셀(Slow Cell) 등의 비정상적인 메모리 셀이 있는지 여부 등을 분석하고, 그 결과를 저장부(161)에 저장하거나 외부로 출력한다.
그리고 제어부(160)는 카운팅 기능을 갖는 카운터(162)를 포함한다. 카운터(162)는 제어부(160) 내부뿐만 아니라 별도로 구성되는 것도 가능하다. 카운터(162)는 문턱전압 분포 테스트를 위해 입력되는 어드레스에 따라 동작을 반복할 루프(Loop) 횟수를 카운팅 한다. 그리고 제어부(160)는 카운팅 되는 루프 횟수에 따라서 문턱전압 분포 분석 동작을 제어한다.
또한 저장부(161)에는 상기의 문턱전압 분포의 분석을 위한 알고리즘이 저장되어 제어부(160)에서 저장된 알고리즘에 따라 동작 제어를 하게 한다.
도 1b는 도1a의 메모리 셀 어레이의 셀 스트링을 상세히 나타낸 회로이다.
도 1b를 참조하면, 셀 스트링은 드레인 선택 트랜지스터(Drain Select Transistor; DST)와, 소오스 선택 트랜지스터(Source Select Transistor; SST)의 사이에 제 0 내지 제 31 메모리 셀(C0 내지 C31)이 직렬로 연결된다.
그리고 제 0 내지 제 31 메모리 셀(C0 내지 C31)의 게이트에는 각각 제 0 내지 제 31 워드라인(WL<0:31>)이 연결된다. 드레인 선택 트랜지스터(DST)의 게이트에는 드레인 선택 라인(Drain Select Line; DSL)이 연결되고, 소오스 선택 트랜지스터(SST)의 게이트에는 소오스 선택 라인(Source Select Line; SSL)이 연결된다.
드레인 선택 트랜지스터(DST)의 드레인단에는 비트라인(BL)이 연결된다. 비트라인(BL)과 페이지 버퍼(PB)의 사이에는 제 1 NMOS 트랜지스터(N1)가 연결된다.
X 디코더(140)는 드레인 선택 라인(DSL)과 소오스 선택 라인(SSL) 및 제 0 내지 제 31 워드라인(WL<0:31>)과 동작 전압이 제공되는 전압 라인을 연결한다.
X 디코더(140)에는 데이터 독출을 위해 선택되는 워드라인에 입력되는 선택 워드라인 전압(Vselwl)과, 선택되지 않은 워드라인들에 입력되는 비선택 워드라인 전압(Vunselwl)과, 그밖에 프로그램 동작 등을 위해 입력되는 고전압들(HVs)이 입력된다. 그리고 데이터 독출을 위한 메모리 블록과, 프로그램할 워드라인 정보를 포함하는 로우 어드레스(ROW ADD)가 입력된다.
상기 선택 워드라인 전압(Vselwl)이 입력되는 라인과 접지노드 사이에 제 2 NMOS 트랜지스터(N2)가 연결되고, 비선택 워드라인(Vunselwl)이 입력되는 라인과 접지노드 사이에 제 3 NMOS 트랜지스터(N3)가 연결된다.
제 2 NMOS 트랜지스터(N2)의 게이트에는 선택 워드라인 투 그라운드 신호(SELWLTOGND)가 입력되고, 제 2 NMOS 트랜지스터(N3)의 게이트에는 비선택 워드라인 투 그라운드 신호(UNSELWLTOGND)가 입력된다.
데이터를 독출할 때, 드레인 선택 라인(DSL)과 소오스 선택라인(SSL)에는 4.5V가 입력되어 드레인 선택 트랜지스터(DST)와 소오스 선택 트랜지스터(SST)를 턴 온 시키고, 독출을 위해 선택되는 워드라인에는 선택 워드라인 전압(Vselwl)이 입력된다. 본 발명의 실시 예에서는 제 30 워드라인(WL<30>)을 선택하여 데이터 독출을 수행한다.
그리고 선택되지 않은 나머지 워드라인들에는 비선택 워드라인 전압(Vunselwl)이 입력된다.
데이터 독출 동작을 좀 더 상세히 설명하면 다음과 같다.
도 1c는 데이터 독출 동작을 설명하기 위한 타이밍도이다.
도 1c를 참조하면, 데이터 독출 명령에 따라서 선택되는 비트라인을 프리차지한다. 이때 선택되지 않은 비트라인은 0V를 유지시킨다. 본 발명의 실시 예에서는 이븐 비트라인(BLe)을 선택하여 프리차지한다.
그리고 드레인 선택 라인(DSL)과 소오스 선택라인(SSL)의 전압(VDSL, VSSL)을 각각 4.5V로 인가하여 드레인 선택 트랜지스터(DST)와, 소오스 선택 트랜지스터(SST)를 턴 온 시킨다.
상기 드레인 선택라인 전압(VDSL)과 소오스 선택라인 전압(VSSL)은 선택되는 메모리 블록은 4.5V로 인가하고, 선택되지 않은 메모리 블록에는 0V로 인가한다.
그리고 선택된 워드라인에 선택 워드라인 전압(Vselwl)을 인가한다. 선택 워드라인 전압(Vselwl)은 프로그램 상태에 따라 정의되는 독출전압이 인가된다.
그리고 선택되지 않은 워드라인 전압(Vunselwl)을 나머지 선택되지 않은 워드라인들에 인가한다. 선택되지 않은 워드라인 전압(Vunselwl)은 메모리 셀들이 프로그램 상태에 상관없이 턴온 될 수 있는 전압 레벨로 인가한다.
선택된 메모리 셀의 문턱전압이 선택 워드라인 전압(Vselwl)보다 높게 프로그램 된 경우 비트라인은 하이 레벨로 유지되고, 선택된 메모리 셀의 문턱전압이 선택 워드라인 전압(Vselwl)보다 낮다면 비트라인은 0V로 디스차지된다.
상기의 비트라인 전압을 센싱 하여 독출되는 데이터를 페이지 버퍼(PB)에 저장한다.
상기와 같이 독출 동작을 수행할 때, 메모리 블록의 전체 메모리 셀들의 문턱전압 분포를 확인하기 위해서는 모든 워드라인에 페이지 대해서 데이터 독출 동 작을 실시해야만 하기 때문에 많은 시간이 소요된다. 상기 페이지는 메모리 셀에 저장되는 비트 개수에 따라서 워드라인마다 논리적으로 하나 이상의 페이지가 포함될 수 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 소자(100)의 제어부(160)에서는 저장부(161)에 정상적인 기준 셀들의 문턱전압 분포에 대한 정보를 미리 저장하고 있다.
그리고 선택되는 메모리 블록의 일부 페이지를 독출하여 메모리 셀들의 문턱전압을 확인하고, 기준 셀의 문턱전압 분포와 비교하여 비정상적인 메모리 셀이 있는지 여부를 판단할 수 있다.
이를 위하여, 본 발명의 실시 예에서는 제어부(160)에서 메모리 셀의 문턱전압 분포를 검사할 수 있도록 하는 테스트 명령어를 신규로 인식할 수 있어야 한다. 테스트 명령어가 입력될 때는 테스트를 시작할 메모리 블록 및 페이지 어드레스와, 테스트가 종료되는 마지막 메모리 블록 및 페이지 어드레스가 입력되고, 또한 데이터 독출을 수행하는 동안의 독출전압 정보가 함께 입력되어야 한다.
다음은 본 발명의 실시 예에 따라 메모리 셀의 문턱전압 분포를 분석하는 방법을 설명한다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 문턱전압 분석을 위한 동작 순서도이다.
도 2를 참조하면, 앞서 언급한 바와 같이 메모리 셀의 문턱전압 분포 분석을 위하여 명령어 세트가 입력된다(S201). 명령어 세트는 테스트 명령어(Setup Command)와, 테스트를 시작할 제 1 어드레스 정보(Start page & block address)와, 제 1 확인명령(Confirm Command1)과, 테스트를 종료할 제 2 어드레스 정보(End page & block address)와 제 2 확인 명령(Confirm Command2)과, 독출전압 정보(Voltage Parameter Value) 및 제 3 확인 명령(Confirm Command3)을 포함한다.
제 1 및 제 2 어드레스 정보에는 테스트를 시작할 메모리 블록의 페이지 어드레스와, 테스트를 종료할 메모리 블록의 페이지 어드레스를 포함한다.
독출전압 정보에는 테스트를 위한 시작 독출전압과, 종료 전압 및 독출전압을 상승시키는 스텝전압 정보가 입력된다.
상기 명령어 세트에 의해서 독출동작을 수행할 워드라인을 선택하고, 페이지 버퍼의 래치를 초기화하고, 카운터(162)에서는 카운팅 값(cot)을 '0'으로 세팅함과 동시에, 상기 제 1 및 제 2 어드레스 정보에 따라 동작 루프의 최대 값(MAX)을 설정한다(S203, S205).
그리고 상기 독출전압 정보에 포함되는 시작 독출전압을 선택 워드라인 전압(Vselwl)으로 세팅한다(S207). 그리고 데이터 독출동작을 수행한다(S209). 데이터 독출 동작은 일반적인 데이터 독출 동작과 동일하므로 상세한 설명은 생략한다.
데이터 독출이 되면, 페이지 버퍼(PB)의 데이터 상태에 따라서 메모리 셀의 문턱전압을 파악하여, 그 정보를 저장부(161)에 저장한다(S211). 그리고 현재 선택 워드라인 전압(Vselwl)이 상기 독출전압 정보에 포함된 종료 전압과 같은지를 확인한다(S213).
만약 현재 선택 워드라인 전압(Vselwl)이 종료 전압과 같지 않으면, 상기 독 출전압 정보에 포함된 스텝 전압만큼 선택 워드라인 전압(Vselwl)을 상승시켜(S215), 독출전압 세팅을 수행하는 단계S207 부터의 동작을 반복한다.
그리고 현재 선택 워드라인 전압(Vselwl)이 종료전압과 같으면, 카운터(162)는 카운팅 값(cot)을 '1'증가시키고(S217), 현재 카운팅 값(cot)이 상기 단계S205에서 설정된 최대값(MAX)과 같은지를 확인한다(S219).
만약 현재 카운팅 값(cot)이 최대값(MAX)과 같다면 셀 전압 분석을 실시한다(S223). 상기 셀 전압 분석은 지금까지 저장부(161)에 저장된 메모리 셀의 문턱전압 분포와, 미리 저장된 기준 셀의 문턱전압 분포를 비교하여 비정상적인 메모리 셀이 있는지 여부 등을 확인하는 동작이다.
현재 카운팅 값(cot)이 최대값(MAX)과 같지 않다면 페이지 어드레스를 증가시키고, 독출전압을 시작 독출전압으로 설정한 후(S221), 단계 S207부터의 동작을 반복한다.
모든 독출전압들에 대해서 독출동작을 수행하며, 선택되는 워드라인들에 연결되는 메모리 셀들이 갖는 문턱전압 분포를 구성하여 분석할 수 있다(S223). 그리고 확인된 문턱전압 분포를 이용해서 리드마진(read margin)을 고려한 최적의 독출전압을 설정하여 저장한다(S225).
상기의 도 2의 동작에 의해서 설정되는 독출전압은 이후의 불휘발성 메모리 소자가 동작하는 동안에 사용되는 독출전압으로 이용될 수 있도록 옵션정보 등을 저장한다.
상기의 동작에 의해서 제어부(160)는 임의의 페이지들에 대해 측정된 문턱전 압 분포와 미리 저장된 기준 셀들의 문턱전압 분포 정보를 비교함으로써, 슬로우 셀(Slow Cell)과 같은 비정상적인 셀이 존재하는지를 확인하고, 정상적인 문턱전압 분포에서 벗어난 셀들이 몇 개 있는지 등을 확인하여 외부로 보냄으로써 메모리 셀 특성 분석을 알게 하거나, 내부적으로 페일이 발생될 메모리 셀들의 미리 판단할 수 있다. 그리고 문턱전압 분포를 기초하여 에러 발생이 가장 적은 독출전압을 설정함으로써 이후의 불휘발성 메모리 소자의 동작에 이용하도록 적용할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a는 불휘발성 메모리 소자의 블록도이다.
도 1b는 도1a의 메모리 셀 어레이의 셀 스트링을 상세히 나타낸 회로이다.
도 1c는 데이터 독출 동작을 설명하기 위한 타이밍도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 문턱전압 분석을 위한 동작 순서도이다.
*도면의 주요 부분의 간단한 설명*
100 : 불휘발성 메모리 소자 110 : 메모리 셀 어레이
120 : 페이지 버퍼부 130 : Y 디코더
140 : X 디코더 150 : 전압 제공부
160 : 제어부 161 : 저장부
162 : 카운터

Claims (13)

  1. 문턱전압 분포 분석을 위한 명령어 세트에 포함된 시작 페이지 및 종료 페이지 정보에 따라 시작 페이지로부터 종료 페이지까지 각 페이지별로 독출전압을 시작전압으로부터 정해진 스텝씩 종료 전압에 도달할 때까지 상승시키면서 독출동작을 실시하여 문턱전압 분포를 측정하고,
    상기 측정된 문턱전압 분포를 미리 저장된 기준 문턱전압 분포와 비교 분석한 후,
    독출시 에러 발생이 최소가 되는 독출전압을 결정하는 제어부를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 명령어 세트는,
    문턱전압 분석을 시작하기 위한 명령어,
    문턱전압 분석을 시작하기 위한 상기 시작 페이지의 어드레스인 제 1 어드레스,
    문턱전압 분석을 종료하기 위한 상기 종료 페이지의 어드레스인 제 2 어드레스,
    문턱전압 분석을 위한 독출동작의 상기 시작 전압과, 상기 종료전압 및 스텝 전압 정보를 포함하는 전압 정보를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 2항에 있어서,
    상기 제 1 및 제 2 어드레스에 따른 독출동작을 반복하기 위한 루프 횟수를 설정하고, 루프 실행 횟수를 카운팅 하는 카운터를 더 포함하는 불휘발성 메모리 소자.
  4. 제 1항에 있어서,
    상기 기준 문턱전압 분포 및 상기 독출동작에 의해 측정되는 메모리 셀들의 문턱전압 분포 정보를 저장하기 위한 저장부를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  5. 제 4항에 있어서,
    상기 제어부는, 상기 문턱전압 분포 정보를 이용해서 설정되는 독출전압 정보를 결정하여 상기 저장부에 저장하고, 이후의 데이터 독출을 수행할 때, 상기 저장된 독출전압을 이용하도록 제어하는 것을 특징으로 하는 불휘발성 메모리 소자.
  6. 문턱전압 분포를 분석하기 위한 명령어 세트가 입력되는 단계;
    독출 동작을 수행하기 위해 페이지 버퍼를 초기화하고, 상기 명령어 세트에 포함된 어드레스 정보에 따른 카운팅 값을 설정하는 단계;
    상기 명령어 세트에 포함된 전압 정보에 따른 시작 독출전압을 세팅하고, 독출 동작을 수행하는 제 1 독출 단계;
    상기 독출전압을 상기 명령어 세트에 포함된 스텝전압에 따라 상승시키면서 상기 제 1 독출 동작을 반복하고, 상기 독출전압이 상기 명령어 세트에 포함된 종 료전압이 되면, 카운팅 값을 '1'상승시키는 카운팅 단계;
    상기 카운팅 값이 최대값이 될 때까지 페이지 어드레스를 변경시키면서, 상기 제 1 독출 단계 및 카운팅 단계를 반복수행하는 문턱전압 분포 측정 단계; 및
    상기 문턱전압 분포 측정 단계에서 측정되는 문턱전압 분포를 미리 저장된 기준 문턱전압 분포와 비교 분석하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  7. 제 6항에 있어서,
    상기 명령어 세트가 입력되는 단계는,
    문턱전압 분석을 시작하기 위한 명령어가 입력되는 단계;
    문턱전압 분석을 시작하기 위한 제 1 어드레스가 입력되는 단계;
    문턱전압 분석을 종료하기 위한 제 2 어드레스가 입력되는 단계; 및
    문턱전압 분석을 위한 독출동작의 시작 전압과, 종료전압 및 스텝 전압 정보를 포함하는 전압 정보가 입력되는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  8. 제 7항에 있어서,
    상기 제 1 어드레스 및 제 2 어드레스가 입력된 후와, 전압 정보가 입력된 후 각각 확인(confirm) 명령어가 입력되는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  9. 제 7항에 있어서,
    상기 제 1 및 제 2 어드레스는 각각 메모리 블록의 어드레스와 페이지 어드레스를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  10. 제 7항에 있어서,
    상기 카운팅 값은 상기 제 1 어드레스로부터 어드레스를 카운팅 하여, 상기 제 2 어드레스까지 이동하기 위한 값인 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  11. 제 7항에 있어서,
    상기 비교분석 결과에 따라, 이후의 데이터 독출동작에 사용하기 위한 독출전압을 설정하여 저장하는 단계를 더 포함하는 불휘발성 메모리 소자의 동작 방법.
  12. 데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이;
    문턱전압 분석을 위한 명령어 세트가 입력됨에 따라 상기 명령어 세트에 포함된 시작 어드레스 정보 및 종료 어드레스 정보를 이용하여 상기 메모리 셀 어레이의 시작 페이지로부터 상기 종료 페이지까지 각 페이지별로 독출전압을 시작전압으로부터 정해진 스텝씩 종료 전압에 도달할 때까지 상승시키면서 독출동작을 실시 하여 문턱전압 분포를 측정하고,
    상기 측정된 문턱전압 분포를 미리 저장된 기준 문턱전압 분포와 비교 분석한 후,
    독출시 에러 발생이 최소가 되는 독출전압을 결정하는 제어부; 및
    상기 기준 문턱전압 분포와 상기 독출동작에 의해 분석된 문턱전압 분포 정보를 저장하는 저장부를 포함하는 불휘발성 메모리 소자.
  13. 제 12항에 있어서, 상기 명령어 세트는,
    문턱전압 분석을 시작하기 위한 명령어,
    문턱전압 분석을 시작하기 위한 상기 시작 페이지의 어드레스인 제 1 어드레스,
    문턱전압 분석을 종료하기 위한 상기 종료 페이지의 어드레스인 제 2 어드레스,
    문턱전압 분석을 위한 독출동작의 상기 시작 전압과, 상기 종료전압 및 스텝 전압 정보를 포함하는 전압 정보를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
KR1020090016319A 2009-02-26 2009-02-26 불휘발성 메모리 소자 및 그 동작 방법 KR101005188B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090016319A KR101005188B1 (ko) 2009-02-26 2009-02-26 불휘발성 메모리 소자 및 그 동작 방법
US12/647,576 US8576621B2 (en) 2009-02-26 2009-12-28 Nonvolatile memory device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090016319A KR101005188B1 (ko) 2009-02-26 2009-02-26 불휘발성 메모리 소자 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20100097398A KR20100097398A (ko) 2010-09-03
KR101005188B1 true KR101005188B1 (ko) 2011-01-04

Family

ID=42630846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016319A KR101005188B1 (ko) 2009-02-26 2009-02-26 불휘발성 메모리 소자 및 그 동작 방법

Country Status (2)

Country Link
US (1) US8576621B2 (ko)
KR (1) KR101005188B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014004184A1 (en) * 2012-06-26 2014-01-03 Lsi Corporation Fast tracking for flash channels
US9239754B2 (en) 2012-08-04 2016-01-19 Seagate Technology Llc Single read based soft-decision decoding of non-volatile memory
US9430154B2 (en) 2012-05-04 2016-08-30 Seagate Technology Llc Zero-one balance management in a solid-state disk controller
US11657882B2 (en) 2020-10-26 2023-05-23 SK Hynix Inc. Memory device and method of operating the memory device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130046171A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9349489B2 (en) * 2013-01-11 2016-05-24 Sandisk Technologies Inc. Systems and methods to update reference voltages in response to data retention in non-volatile memory
US9318215B2 (en) 2013-02-14 2016-04-19 Sandisk Technologies Inc. Systems and methods to update reference voltages of non-volatile memory
KR102155042B1 (ko) * 2013-09-02 2020-09-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 메모리 시스템
US20160062656A1 (en) * 2014-08-28 2016-03-03 Freescale Semiconductor, Inc. Command Set Extension for Non-Volatile Memory
KR102246843B1 (ko) * 2015-01-15 2021-05-03 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10192614B2 (en) 2015-10-30 2019-01-29 Seagate Technology Llc Adaptive read threshold voltage tracking with gap estimation between default read threshold voltages
US10347343B2 (en) 2015-10-30 2019-07-09 Seagate Technology Llc Adaptive read threshold voltage tracking with separate characterization on each side of voltage distribution about distribution mean
KR102617350B1 (ko) * 2018-03-14 2023-12-26 삼성전자주식회사 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 저장 장치
US10878920B2 (en) * 2018-03-21 2020-12-29 SK Hynix Inc. Memory controller and memory system having the same
US10482965B1 (en) 2018-04-30 2019-11-19 Micron Technology, Inc. Memory start voltage management
KR102491652B1 (ko) 2021-09-17 2023-01-27 삼성전자주식회사 산포 타입을 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837282B1 (ko) * 2007-06-14 2008-06-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템,그것의 프로그램 방법 및 읽기 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6584017B2 (en) * 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US7023735B2 (en) * 2003-06-17 2006-04-04 Ramot At Tel-Aviv University Ltd. Methods of increasing the reliability of a flash memory
US7911834B2 (en) * 2006-05-15 2011-03-22 Apple Inc. Analog interface for a flash memory die
US7975209B2 (en) * 2007-03-31 2011-07-05 Sandisk Technologies Inc. Non-volatile memory with guided simulated annealing error correction control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837282B1 (ko) * 2007-06-14 2008-06-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템,그것의 프로그램 방법 및 읽기 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9430154B2 (en) 2012-05-04 2016-08-30 Seagate Technology Llc Zero-one balance management in a solid-state disk controller
US10002046B2 (en) 2012-05-04 2018-06-19 Seagate Technology Llc Zero-one balance management in a solid-state disk controller
WO2014004184A1 (en) * 2012-06-26 2014-01-03 Lsi Corporation Fast tracking for flash channels
US9239754B2 (en) 2012-08-04 2016-01-19 Seagate Technology Llc Single read based soft-decision decoding of non-volatile memory
US11657882B2 (en) 2020-10-26 2023-05-23 SK Hynix Inc. Memory device and method of operating the memory device

Also Published As

Publication number Publication date
KR20100097398A (ko) 2010-09-03
US20100214853A1 (en) 2010-08-26
US8576621B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
KR101005188B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
US8320183B2 (en) Controlling a memory device responsive to degradation
KR101578511B1 (ko) 리드 전압 설정 방법
KR100709642B1 (ko) 균일한 판독 및 검증 임계치를 가진 메모리
EP1894206B1 (en) Memory block erasing in a flash memory device
CN102099867B (zh) 非易失性存储器的擦除-验证处理
KR100967003B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR101012982B1 (ko) 불휘발성 메모리 소자의 동작 방법
US8179722B2 (en) Page buffer circuit and nonvolatile memory device
JP2007122855A (ja) 信頼性を向上させることができるフラッシュメモリ装置
US11423998B2 (en) Semiconductor device and reading method thereof
JP2002230984A (ja) 不揮発性半導体記憶装置
US20140351663A1 (en) Single check memory devices and methods
KR101678888B1 (ko) 비휘발성 메모리 장치의 데이터 판독 방법
KR20140057901A (ko) 반도체 메모리 장치 및 이의 동작 방법
US7936606B2 (en) Compensation of back pattern effect in a memory device
KR20150082904A (ko) 반도체 장치 및 이를 포함하는 메모리 시스템
JP4251717B2 (ja) 不揮発性半導体記憶装置
US8923068B2 (en) Low margin read operation with CRC comparision
KR20090000332A (ko) 불휘발성 메모리 장치의 데이터 판독 방법
KR20100111009A (ko) 불휘발성 메모리 소자의 동작 방법
KR20100131716A (ko) 불휘발성 메모리 소자의 데이터 독출 방법
KR20120005943A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20080062720A (ko) 낸드 플래시 메모리소자의 프로그램 방법
KR20090052509A (ko) 플래시 메모리 소자의 소거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee