CN113948139A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN113948139A
CN113948139A CN202110188583.5A CN202110188583A CN113948139A CN 113948139 A CN113948139 A CN 113948139A CN 202110188583 A CN202110188583 A CN 202110188583A CN 113948139 A CN113948139 A CN 113948139A
Authority
CN
China
Prior art keywords
program
voltage
verify
memory
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110188583.5A
Other languages
English (en)
Inventor
黄盛炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113948139A publication Critical patent/CN113948139A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本申请公开了存储器装置及其操作方法。本公开涉及一种包括多个存储器单元的存储器装置。该存储器装置还包括***电路，该***电路被配置为执行将数据存储在所述多个存储器单元中的编程操作，该编程操作包括多个编程循环，各个编程循环包括将编程电压施加到共同连接到所述多个存储器单元的所选字线的操作以及施加分别与所述多个存储器单元的目标编程状态对应的多个验证电压当中的至少一个验证电压的验证操作。该存储器装置另外包括控制逻辑，该控制逻辑被配置为控制***电路以使得在编程操作期间所述至少一个验证电压根据所述多个编程循环中的编程循环而增加。

Description

存储器装置及其操作方法
技术领域
本公开涉及电子装置，更具体地，涉及一种存储器装置以及操作该存储器装置的方法。
背景技术
存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可包括存储数据的存储器装置以及控制存储器装置的存储控制器。存储器装置可以是易失性存储器装置或非易失性存储器装置。
易失性存储器装置是当供电时存储数据并且当电源被切断时丢失所存储的数据的存储器装置。易失性存储器装置可包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器装置是当电源被切断时不丢失数据的存储器装置。非易失性存储器装置可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存等。
发明内容
本公开的实施方式涉及一种通过改进阈值电压分布而具有高可靠性的存储器装置以及操作该存储器装置的方法。
根据本公开的实施方式的存储器装置可包括：多个存储器单元；***电路，其被配置为执行将数据存储在所述多个存储器单元中的编程操作，该编程操作包括多个编程循环，各个编程循环包括将编程电压施加到共同连接到所述多个存储器单元的所选字线的操作以及施加分别与所述多个存储器单元的目标编程状态对应的多个验证电压当中的至少一个验证电压的验证操作；以及控制逻辑，其被配置为控制***电路以使得在编程操作期间所述至少一个验证电压根据所述多个编程循环中的编程循环而增加。
根据本公开的实施方式的存储器装置可包括：存储器单元阵列，其包括连接到多条字线的多个存储器单元；***电路，其被配置为执行编程操作，该编程操作包括多个编程循环，各个编程循环包括将编程电压施加到所述多条字线当中的所选字线的操作以及施加分别与所述多个存储器单元的目标编程状态对应的多个验证电压当中的一些验证电压的验证操作；以及控制逻辑，其被配置为控制***电路基于与所述一些验证电压对应的目标编程状态的数量来确定所述一些验证电压的电压电平并且使用所确定的一些验证电压来执行编程操作。
提供了一种操作存储器装置的方法，该存储器装置执行将数据存储在多个存储器单元中的编程操作，该编程操作包括多个编程循环，各个编程循环包括编程电压施加操作和验证操作，该方法包括以下步骤：将编程电压施加到共同连接到所述多个存储器单元的字线；以及在验证操作中施加分别比在先前编程循环的验证操作中施加的验证电压增加阶跃电压的验证电压。可基于与要施加到字线的验证电压对应的目标编程状态的数量以及在先前编程循环的验证操作中施加的验证电压的电压电平来确定阶跃电压。
根据本公开的实施方式的存储器装置可包括：多个存储器单元；***电路，其被配置为执行将数据存储在所述多个存储器单元中的编程操作，该编程操作包括多个编程循环，各个编程循环包括将编程电压施加到共同连接到所述多个存储器单元的所选字线的操作以及施加分别与所述多个存储器单元的目标编程状态对应的多个验证电压当中的至少一个验证电压的验证操作；以及控制逻辑，其被配置为控制***电路以使得在验证操作期间，施加到所选字线的至少两个验证电压中的一些具有负电压电平，另一些具有正电压电平。
附图说明
图1是示出根据本公开的实施方式的存储装置的图。
图2是示出图1的存储器装置的结构的图。
图3是示出图2的存储器单元阵列的图。
图4是示出在编程操作期间图3的存储器单元阵列中所包括的第一位线BL1至第m位线BLm当中的相邻位线的影响的图。
图5是示出编程循环的图。
图6是示出根据实施方式的编程方法的时序图。
图7是示出根据实施方式的编程方法的时序图。
图8是示出根据实施方式的编程方法的时序图。
图9是示出根据实施方式的编程方法的时序图。
图10是示出根据实施方式的编程方法的时序图。
图11是示出根据实施方式的图1的存储器装置的编程循环中所包括的编程电压施加操作和验证操作的流程图。
图12是示出根据实施方式的图2的存储器装置的编程循环中所包括的编程电压施加操作和使用改变的验证电压的验证操作的流程图。
图13是示出根据实施方式的在编程验证操作期间生成改变的验证电压的操作的流程图。
图14是示出在编程验证操作期间根据计数值的偏移的图。
图15是示出图2的存储器单元阵列的实施方式的图。
图16是示出图1的存储控制器的另一实施方式的图。
图17是示出应用了根据本公开的实施方式的存储装置的存储卡***的框图。
图18是示出应用了根据本公开的实施方式的存储装置的固态驱动器(SSD)***的框图。
图19是示出应用了根据本公开的实施方式的存储装置的用户***的框图。
具体实施方式
本公开的优点和特征以及实现这些优点和特征的方法将通过下面与附图一起详细描述的实施方式来描述。然而，本公开不限于本文所描述的实施方式，可按其它形式具体实现。提供本实施方式以向本公开所属领域的技术人员详细描述本公开的技术精神，以使得本领域技术人员可实现本公开的技术精神。
图1是示出根据本公开的实施方式的存储装置的图。
参照图1，存储装置50可包括存储器装置100以及控制存储器装置的操作的存储控制器200。存储装置50是在主机400(例如，蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐***)的控制下存储数据的装置。
根据作为与主机400的通信方法的主机接口，存储装置50可被制造成各种类型的存储装置中的一种。例如，存储装置50可被配置成各种类型的存储装置中的任一种，例如SSD、MMC、eMMC、RS-MMC和micro-MMC形式的多媒体卡、SD、mini-SD和micro-SD形式的安全数字卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡型存储装置、***组件互连(PCI)卡型存储装置、高速PCI(PCI-E)卡型存储装置、紧凑闪存(CF)卡、智能媒体卡和记忆棒。
存储装置50可被制造成各种类型的封装中的任一种。例如，存储装置50可被制造成例如堆叠式封装(POP)、***封装(SIP)、***芯片(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级层叠封装(WSP)的各种类型的封装类型中的任一种。
存储器装置100可存储数据。存储器装置100在存储控制器200的控制下操作。存储器装置100可包括存储器单元阵列，存储器单元阵列包括存储数据的多个存储器单元。
各个存储器单元可被配置成存储一个数据比特的单级单元(SLC)、存储两个数据比特的多级单元(MLC)、存储三个数据比特的三级单元(TLC)或者存储四个数据比特的四级单元(QLC)。
存储器单元阵列可包括多个存储块。各个存储块可包括多个存储器单元。一个存储块可包括多个页。在实施方式中，页可以是用于将数据存储在存储器装置100中或读取存储在存储器装置100中的数据的单位。
存储块可以是用于擦除数据的单位。在实施方式中，存储器装置100可包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存、电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移矩随机存取存储器(STT-RAM)等。在本说明书中，为了描述方便，假设存储器装置100是NAND闪存装置。
存储器装置100被配置为从存储控制器200接收命令和地址并访问存储器单元阵列中的通过该地址选择的区域。即，存储器装置100可对通过地址选择的区域执行命令所指示的操作。例如，存储器装置100可执行写操作(编程操作)、读操作和擦除操作。在编程操作期间，存储器装置100可将数据编程到通过地址选择的区域。在读操作期间，存储器装置100可从通过地址选择的区域读取数据。在擦除操作期间，存储器装置100可擦除存储在通过地址选择的区域中的数据。
存储控制器200控制存储装置50的总体操作。
当电力被施加到存储装置50时，存储控制器200可执行固件FW。当存储器装置100是闪存装置时，存储控制器200可操作诸如闪存转换层(FTL)的固件以用于控制主机400与存储器装置100之间的通信。
在实施方式中，存储控制器200可从主机400接收数据和逻辑块地址(LBA)并将LBA转换为指示包括在存储器装置100中的数据要存储在其中的存储器单元的地址的物理块地址(PBA)。
存储控制器200可控制存储器装置100响应于来自主机400的请求执行编程操作、读操作或擦除操作。在编程操作期间，存储控制器200可向存储器装置100提供写命令、PBA和数据。在读操作期间，存储控制器200可向存储器装置100提供读命令和PBA。在擦除操作期间，存储控制器200可向存储器装置100提供擦除命令和PBA。
在实施方式中，存储控制器200可生成命令、地址和数据并将它们发送到存储器装置100，而不管来自主机400的请求如何。例如，存储控制器200可向存储器装置100提供命令、地址和数据以执行后台操作，例如用于耗损平衡的编程操作和用于垃圾收集的编程操作。
在实施方式中，存储控制器200可控制至少两个存储器装置100。在这种情况下，存储控制器200可根据交织方法来控制存储器装置100以改进操作性能。交织方法可以是使至少两个存储器装置100的操作时段交叠的操作方法。
主机400可使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机***接口(SCSI)、***组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、寄存DIMM(RDIMM)和负载减少DIMM(LRDIMM)的各种通信方法中的至少一种来与存储装置50通信。
图2是示出图1的存储器装置的结构的图。
参照图2，存储器装置100可包括存储器单元阵列110、***电路120和控制逻辑130。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL连接到地址解码器121。多个存储块BLK1至BLKz通过位线BL1至BLm连接到读写电路123。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。作为实施方式，多个存储器单元是非易失性存储器单元。多个存储器单元当中的连接到同一字线的存储器单元被定义为一个物理页。即，存储器单元阵列110由多个物理页配置。根据本公开的实施方式，包括在存储器单元阵列110中的多个存储块BLK1至BLKz中的每一个可包括多个虚设单元。至少一个虚设单元可串联连接在漏极选择晶体管与存储器单元之间以及源极选择晶体管与存储器单元之间。
存储器装置100的各个存储器单元可被配置成存储一个数据比特的单级单元(SLC)、存储两个数据比特的多级单元(MLC)、存储三个数据比特的三级单元(TLC)或者存储四个数据比特的四级单元(QLC)。
***电路120可包括地址解码器121、电压发生器122、读写电路123、数据输入/输出电路124和感测电路125。
***电路120驱动存储器单元阵列110。例如，***电路120可驱动存储器单元阵列110以执行编程操作、读操作和擦除操作。
地址解码器121通过行线RL连接到存储器单元阵列110。行线RL可包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的实施方式，字线可包括正常字线和虚设字线。根据本公开的实施方式，行线RL还可包括管选择线。
地址解码器121被配置为响应于控制逻辑130的控制而操作。地址解码器121从控制逻辑130接收地址ADDR。
地址解码器121被配置为将所接收的地址ADDR的块地址解码。地址解码器121根据所解码的块地址在存储块BLK1至BLKz当中选择至少一个存储块。地址解码器121被配置为将所接收的地址ADDR的行地址解码。地址解码器121可根据解码的行地址来选择所选存储块的字线当中的至少一条字线。地址解码器121可将从电压发生器122供应的操作电压Vop施加到所选字线。
在编程操作期间，地址解码器121可将编程电压施加到所选字线并将电平小于编程电压的电平的通过电压施加到未选字线。在编程验证操作期间，地址解码器121可将验证电压施加到所选字线并将电平大于验证电压的电平的验证通过电压施加到未选字线。
在读操作期间，地址解码器121可将读电压施加到所选字线并将电平大于读电压的电平的读通过电压施加到未选字线。
根据本公开的实施方式，以存储块为单位执行存储器装置100的擦除操作。在擦除操作期间输入到存储器装置100的地址ADDR包括块地址。地址解码器121可将块地址解码并根据所解码的块地址来选择一个存储块。在擦除操作期间，地址解码器121可将接地电压施加到输入到所选存储块的字线。
根据本公开的实施方式，地址解码器121可被配置为将传送的地址ADDR的列地址解码。所解码的列地址可被传送至读写电路123。作为示例，地址解码器121可包括诸如行解码器、列解码器和地址缓冲器的组件。
电压发生器122被配置为使用供应给存储器装置100的外部电源电压来生成多个操作电压Vop。电压发生器122响应于控制逻辑130的控制而操作。
作为示例，电压发生器122可通过调节外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压用作存储器装置100的操作电压。
作为实施方式，电压发生器122可使用外部电源电压或内部电源电压来生成多个操作电压Vop。电压发生器122可被配置为生成存储器装置100所需的各种电压。例如，电压发生器122可生成多个擦除电压、多个编程电压、多个虚设编程电压、多个通过电压、多个选择读电压以及多个非选择读电压。
为了生成具有各种电压电平的多个操作电压Vop，电压发生器122可包括接收内部电压的多个泵浦电容器并且响应于控制逻辑130而选择性地启用多个泵浦电容器以生成多个操作电压Vop。
所生成的多个操作电压Vop可通过地址解码器121供应给存储器单元阵列110。
读写电路123包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm分别通过第一位线BL1至第m位线BLm连接到存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm响应于控制逻辑130的控制而操作。
第一页缓冲器PB1至第m页缓冲器PBm与数据输入/输出电路124通信数据DATA。在编程时，第一页缓冲器PB1至第m页缓冲器PBm通过数据输入/输出电路124和数据线DL接收要存储的数据DATA。
在编程操作期间，当编程电压被施加到所选字线时，第一页缓冲器PB1至第m页缓冲器PBm可通过位线BL1至BLm将要存储的数据DATA(即，通过数据输入/输出电路124接收的数据DATA)传送至所选存储器单元。根据所传送的数据DATA对所选页的存储器单元进行编程。连接到被施加有编程允许电压(例如，接地电压)的位线的存储器单元可具有增加的阈值电压。连接到被施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可维持。在编程验证操作期间，第一页缓冲器PB1至第m页缓冲器PBm通过位线BL1至BLm从所选存储器单元读取存储在存储器单元中的数据DATA。
在读操作期间，读写电路123可通过位线BL从所选页的存储器单元读取数据DATA并将所读取的数据DATA存储在第一页缓冲器PB1至第m页缓冲器PBm中。
在擦除操作期间，读写电路123可将位线BL浮置。作为实施方式，读写电路123可包括列选择电路。
数据输入/输出电路124通过数据线DL连接到第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路124响应于控制逻辑130的控制而操作。
数据输入/输出电路124可包括接收输入数据DATA的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124从外部控制器(未示出)接收要存储的数据DATA。在读操作期间，数据输入/输出电路124将从包括在读写电路123中的第一页缓冲器PB1至第m页缓冲器PBm传送的数据DATA输出到外部控制器。
在读操作或验证操作期间，感测电路125可响应于控制逻辑130所生成的许可比特VRYBIT的信号来生成基准电流，并且可将从读写电路123接收的感测电压VPB与通过基准电流生成的基准电压进行比较以向控制逻辑130输出通过信号或失败信号。
控制逻辑130可被实现为硬件、软件或者硬件和软件的组合。例如，控制逻辑130可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。控制逻辑130可连接到地址解码器121、电压发生器122、读写电路123、数据输入/输出电路124和感测电路125。控制逻辑130可被配置为控制存储器装置100的所有操作。控制逻辑130可响应于从外部装置传送的命令CMD而操作。
控制逻辑130可响应于命令CMD和地址ADDR而生成各种信号以控制***电路120。例如，控制逻辑130可响应于命令CMD和地址ADDR而生成操作信号OPSIG、地址ADDR、读写电路控制信号PBSIGNALS和许可比特VRYBIT。控制逻辑130可向电压发生器122输出操作信号OPSIG，向地址解码器121输出地址ADDR，向读写电路123输出读写控制信号，并且向感测电路125输出许可比特VRYBIT。另外，控制逻辑130可响应于由感测电路125输出的通过信号PASS或失败信号FAIL来确定验证操作通过还是失败。
在实施方式中，控制逻辑130还可包括电压电平存储部131和编程操作控制器132。
在实施方式中，电压电平存储部131可存储关于在对所选存储器单元的编程验证操作期间施加到所选字线的编程验证电压的电平的信息。
具体地，关于编程验证电压的电平的信息可包括根据对应编程循环要施加到所选字线的编程验证电压的电平信息。包括在编程操作中的多个编程循环中的每一个可包括施加编程电压的操作和施加验证电压的编程验证操作。
编程操作可执行多个编程循环以进行编程，以使得所选存储器单元具有多个目标编程状态中的任一个。多个编程循环中的每一个可包括施加编程电压的编程电压施加步骤以及通过施加验证电压来确定存储器单元是否被编程的验证步骤。
在实施方式中，根据存储在电压电平存储部131中的验证电压电平，对于各个编程循环，施加到在各个编程循环中包括的编程验证操作中选择的字线的验证电压可不同。作为实施方式，存储在电压电平存储部131中的验证电压电平可根据在编程操作中所包括的各个编程循环中验证的编程状态的数量而不同。电压电平存储部131的内容稍后详细描述。
在实施方式中，编程操作控制器132可控制***电路120基于关于从电压电平存储部131接收的编程验证电压的电平的信息Vfy_inf对多个存储器单元执行编程操作和编程验证操作。
在实施方式中，控制逻辑130可包括计数器(未示出)，计数器随着多个编程循环进行而对与多个存储器单元的目标编程状态对应的验证电压被施加到所选字线的次数进行计数。根据计数器的值的大小，电压电平存储部131可包括关于验证电压的电平的信息Vfy_inf。
在实施方式中，在编程验证操作期间，编程操作控制器132可控制***电路120针对包括在对所选存储器单元的编程操作中的各个编程循环将不同验证电压施加到所选字线。此时，可基于关于从电压电平存储部131接收的验证电压的电平的信息Vfy_inf来确定施加到所选字线的不同验证电压。
在实施方式中，在对应编程循环中所包括的编程验证操作期间，编程操作控制器132可控制***电路120随着编程循环进行而增加并施加与各个存储器单元的目标编程状态对应的验证电压。在实施方式中，关于与各个存储器单元的目标编程状态对应的验证电压中的一些，编程操作控制器132可控制***电路120施加与在先前执行的编程循环中所包括的编程验证操作期间施加到所选字线的验证电压相同的验证电压。在实施方式中，在编程验证操作期间关于与目标编程状态对应的验证电压中的一些，编程操作控制器132可控制***电路120以使得所选存储器单元施加负电压的验证电压和正电压的验证电压。
图3是示出图2的存储器单元阵列的图。
参照图3，第一存储块BLK1至第z存储块BLKz共同连接到第一位线BL1至第m位线BLm。在图3中，为了描述方便，示出多个存储块BLK1至BLKz当中的第一存储块BLK1中所包括的元件，剩余存储块BLK2至BLKz中的每一个中所包括的元件被省略。将理解，剩余存储块BLK2至BLKz中的每一个与第一存储块BLK1类似地配置。
存储块BLK1可包括多个单元串CS1_1至CS1_m(m是正整数)。第一单元串CS1_1至第m单元串CS1_m分别连接到第一位线BL1至第m位线BLm。第一单元串CS1_1至第m单元串CS1_m中的每一个包括漏极选择晶体管DST、串联连接的漏极虚设单元DDMC、串联连接的多个存储器单元MC1至MCN(N是正整数)、串联连接的源极虚设单元SDMC以及源极选择晶体管SST。
第一单元串CS1_1至第m单元串CS1_m中的每一个中所包括的漏极选择晶体管DST的栅极端子连接到漏极选择线DSL。第一单元串CS1_1至第m单元串CS1_m中的每一个中所包括的漏极虚设单元DDMC的栅极端子连接到漏极虚设字线DDWL。第一单元串CS1_1至第m单元串CS1_m中的每一个中所包括的第一存储器单元MC1至第N存储器单元MCN的栅极端子连接到第一字线WL_1至第N字线WL_N。第一单元串CS1_1至第m单元串CS1_m中的每一个中所包括的源极虚设单元SDMC的栅极端子连接到源极虚设字线SDWL，第一单元串CS1_1至第m单元串CS1_m中的每一个中所包括的源极选择晶体管SST的栅极端子连接到源极选择线SSL。
为了描述方便，基于多个单元串CS1_1至CS1_m当中的第一单元串CS1_1来描述单元串的结构。然而，将理解，剩余单元串CS1_2至CS1_m中的每一个与第一单元串CS1_1类似地配置。
包括在第一单元串CS1_1中的漏极选择晶体管DST的漏极端子连接到第一位线BL1。包括在第一单元串CS1_1中的漏极选择晶体管DST的源极端子连接到包括在第一单元串CS1_1中的漏极虚设单元DDMC的漏极端子。第一存储器单元MC1至第N存储器单元MCN彼此串联连接。漏极虚设单元DDMC和第N存储器单元MCN串联连接，并且第一存储器单元MC1串联连接到源极虚设单元SDMC。包括在第一单元串CS1_1中的源极选择晶体管SST的漏极端子连接到包括在第一单元串CS1_1中的源极虚设单元SDMC的源极端子。包括在第一单元串CS1_1中的源极选择晶体管SST的源极端子连接到公共源极线CSL。作为实施方式，公共源极线CSL可共同连接到第一存储块BLK1至第z存储块BLKz。
漏极选择线DSL、漏极虚设字线DDWL、第一字线WL_1至第N字线WL_N、源极虚设字线SDWL和源极选择线SSL被包括在图2的行线RL中。漏极选择线DSL、漏极虚设字线DDWL、第一字线WL_1至第N字线WL_N、源极虚设字线SDWL和源极选择线SSL由地址解码器121控制。公共源极线CSL由控制逻辑130控制。第一位线BL1至第m位线BLm由读写电路123控制。
图4是示出在编程操作期间图3的存储器单元阵列中所包括的第一位线BL1至第m位线BLm当中的相邻位线的影响的图。
图4的第一曲线图401示出根据相邻位线的单元电流的目标位线的Itrip的大小。图4的第二曲线图403示出根据相邻位线的单元电流的与目标位线中所包括的存储器单元的编程状态对应的阈值电压的大小。随着编程循环进行，连接到所选字线的所选存储器单元处于编程状态的可能性可增加。与处于擦除状态的存储器单元所连接至的位线相比，较小的单元电流流过处于编程状态的存储器单元所连接至的位线。
例如，参照图3，随着编程循环进行，连接到与目标位线BLm-1相邻的位线BLm-2和BLm的存储器单元处于编程状态的可能性可增加。因此，流过相邻位线BLm-2和BLm的单元电流可减小。随着相邻位线BLm-2和BLm的单元电流减小，目标位线BLm-1的单元电流也可减小。
参照图4的第一曲线图401，随着流过相邻位线的单元电流减小，目标位线的Itrip可增加。参照第二曲线图403，随着流过相邻位线的单元电流减小，与目标位线中所包括的存储器单元的编程状态对应的阈值电压可能受到影响并增加。因此，在对所选存储器单元的编程验证操作期间，需要恒定的与所选存储器单元的编程状态对应的阈值电压受到相邻位线BLm-2和BLm影响并增加，发生编程验证电压看起来已改变的现象。因此，数据的可靠性降低。
图5是示出编程循环的图。
参照图5，编程操作可包括多个编程循环Loop_1至Loop_n(n是等于或大于1的自然数)。存储器装置可执行多个编程循环以将所选存储器单元编程为具有多个目标编程状态。
多个编程循环中的每一个可包括编程电压施加步骤PGM_1至PGM_n中的一个以及验证步骤VFY_1至VFY_n中的一个。
在编程电压施加步骤中，可执行将编程电压施加到连接到所选存储器单元的所选字线的编程电压施加操作。通过编程电压施加操作选择的各个存储器单元可被编程为多个状态当中的目标状态。目标状态可根据要编程到所选存储器单元的数据来确定。
在验证步骤中，可执行通过将验证电压施加到所选字线来确定所选存储器单元是否被编程的编程验证操作。编程验证操作可包括与至少一个目标编程状态中的每一个对应的状态验证操作。状态验证操作可以是将与目标编程状态对应的验证电压施加到所选字线以确定所选存储器单元是否被编程为目标编程状态的操作。
在实施方式中，编程电压可根据增量步进脉冲编程(ISPP)方法来确定。即，随着编程循环重复，编程电压的电平可根据预定电压增加而逐渐增加或减小。各个编程循环中使用的编程电压的施加次数、电压电平、电压施加时间等可根据存储控制器的控制以各种形式确定。
通过电压可被施加到未选字线(除了所选字线之外的剩余字线)。在实施方式中，具有相同电平的通过电压可被施加到未选字线。在实施方式中，通过电压可根据字线的位置具有不同的电平。
接地电压可作为编程允许电压被施加到与要编程的存储器单元连接的所选位线。编程禁止电压可被施加到未选位线(与除了要编程的存储器单元之外的存储器单元连接的位线)。
在编程验证步骤中，存储器装置可将验证电压施加到所选字线，并且可将验证通过电压施加到未选字线。存储器装置可感测通过分别连接到与所选字线连接的存储器单元的位线输出的电压或电流，并且基于感测结果来确定验证步骤通过还是失败。
在编程电压施加步骤中，所选存储器单元可被编程为第一至第m(m是等于或大于2的自然数)状态中的任一个。
在验证步骤中，可执行对第一至第m状态当中的至少一个目标编程状态的状态验证操作。例如，当所选存储器单元当中的要编程为第k(k是等于或大于1且等于或小于m的自然数)状态的存储器单元通过与第k状态对应的验证电压被读取为截止单元时，对第k状态的状态验证操作可通过。
在图5中，当所选存储器单元是存储三个数据比特的三级单元(TLC)时，所选存储器单元可被编程为擦除状态和第一至第七编程状态中的任一个。存储在存储器单元中的数据比特数不限于本实施方式。
当执行第一编程循环Loop_1时，在施加第一编程电压Vpgm1之后，依次施加第一验证电压PV1至第七验证电压PV7以验证多个存储器单元的编程状态。此时，可通过第一验证电压PV1来验证目标状态为第一编程状态的存储器单元，可通过第二验证电压PV2来验证目标状态为第二编程状态的存储器单元，并且可通过第三验证电压PV3来验证目标状态为第三编程状态的存储器单元。以相同的方式，可通过与目标编程状态对应的验证电压PV1至PV7之一来验证存储器单元。存储器单元的验证电压的数量不限于本实施方式。
通过验证电压PV1至PV7通过验证的存储器单元可被确定为具有目标状态，然后可在第二编程循环Loop_2中被编程禁止。编程禁止电压可被施加到与编程禁止的存储器单元连接的位线。比第一编程电压Vpgm1高阶跃电压Vstep_pgm的第二编程电压Vpgm2被施加到在第二编程循环Loop_2中选择的字线。
此后，与第一编程循环Loop_1的编程验证操作相同地执行编程验证操作。示例性地，验证通过指示存储器单元通过对应验证电压被读取为截止单元。
如上所述，当存储器装置对TLC进行编程时，存储器装置使用第一验证电压PV1至第七验证电压PV7来验证各个编程状态被设定为目标状态的存储器单元。
在另一实施方式中，由于处于擦除状态的单元的阈值电压快速增加的可能性在编程开始时较低，所以可实现省略使用高电平的验证电压的验证操作并且使用低电平的验证电压执行验证操作的盲编程操作。当执行盲编程操作时，由于验证操作的数量可减少，所以编程操作时间可缩短。
具体地，为了执行盲编程操作而施加编程电压的次数可预先设定。例如，在第一编程循环Loop_1和第二编程循环Loop_2中所包括的各个编程验证操作中，可施加第一验证电压PV1以验证存储器单元的编程状态。在第三编程循环Loop_3和第四编程循环Loop_4中所包括的各个编程验证操作中，可依次施加第一验证电压PV1和第二验证电压PV2以验证存储器单元的编程状态。此后，与第一编程循环Loop_1至第四编程循环Loop_4的编程验证操作类似，可使用为各个编程循环预先设定的验证电压来执行编程验证操作。
在各种实施方式中，当在预设数量的编程循环内编程操作未完成时，编程操作可失败。当在预设数量的编程循环内编程操作完成时，编程操作可通过。可通过对所选存储器单元的所有编程验证操作是否通过来确定编程操作是否完成。当所有编程验证操作通过时，可不执行下一编程循环。
图6是示出根据实施方式的编程方法的时序图。
参照图6，示出了根据参照图5描述的盲编程方法在多个编程循环中所包括的编程验证操作中省略一些验证电压并施加验证电压的编程循环。根据本公开的实施方式，在多个编程循环中所包括的各个编程验证操作期间，可基于存储在参照图2描述的电压电平存储部131中的信息来确定施加到所选字线的验证电压的大小和类型。根据另一实施方式，在多个编程循环中所包括的各个编程操作期间，施加到所选字线的验证电压的大小可由参照图2描述的编程操作控制器132计算。
具体地，在验证操作中施加到所选字线的验证电压的大小可以是通过将各个默认验证电压与通过将基准偏移值与各个验证电压所对应的计数值相乘而获得的值相加而获得的大小。此时，默认验证电压的大小可以是当与所选存储器单元的目标编程状态对应的验证电压被首先施加到所选字线时的验证电压。与各个所选存储器单元的目标编程状态对应的默认验证电压的大小可预先在电压电平存储部131中预定。
在实施方式中，对于施加到所选字线的各个验证电压，计数值可不同。例如，计数值可对应于在一个编程循环中所包括的验证操作中施加到所选字线的各个验证电压。另外，计数值可以是在验证操作中多个验证的存储器单元的目标编程状态当中的比对应验证电压所对应的目标编程状态高的编程状态的数量。
在实施方式中，在多个编程循环进行的同时偏移值可相同。在另一实施方式中，偏移值可根据要验证的目标编程状态而不同。另外，随着编程循环进行，偏移值可连续地改变。
具体地，随着多个编程循环进行，偏移值可逐渐增加。偏移值可被存储在电压电平存储部131中。因此，随着偏移值和计数值改变，在多个编程循环中的每一个中，与施加到所选字线的目标编程状态对应的验证电压的大小可不同。
例如，参照图6，可针对所选存储器单元的编程操作执行第一编程循环Loop_1至第六编程循环Loop_6。为了描述方便，在第一编程循环Loop_1至第六编程循环Loop_6中的每一个中所包括的编程验证操作中，基准偏移可被假设为20mV。此时，对于与要施加到所选字线的验证电压对应的各个目标编程状态，基准偏移可不同，并且对于各个编程循环，基准偏移可不同。另外，20mV仅是示例，基准偏移可具有不同的值。
当执行第一编程循环Loop_1时，在用于第一编程循环Loop_1的第一编程电压Vpgm被施加到所选字线之后，为了验证多个存储器单元的状态，可施加第一验证电压PV1。此时，可通过第一验证电压PV1来验证目标编程状态为第一编程状态的存储器单元。第一验证电压PV1的大小可为-1V。在第一编程循环Loop_1中施加到所选字线的第一验证电压PV1是首先施加以验证目标编程状态为第一编程状态的存储器单元的验证电压。因此，用于验证目标编程状态为第一编程状态的存储器单元的默认验证电压可以是第一编程循环Loop_1的第一验证电压PV1。此时，由于不存在比第一验证电压PV1所对应的第一编程状态高的编程状态，所以在第一编程循环Loop_1中所包括的验证操作中，与第一编程循环Loop_1的第一验证电压PV1对应的计数值为0。在第一验证电压PV1被施加到所选字线之后，可施加第二编程电压Vpgm。
当执行第二编程循环Loop_2时，在用于第二编程循环Loop_2的第一编程电压Vpgm被施加到所选字线之后，为了验证第一编程存储器单元的状态，可施加第二验证电压PV2。可通过第二验证电压PV2来验证目标编程状态为第二编程状态的存储器单元。第二验证电压PV2的大小可为-0.1V。类似于第一编程循环Loop_1，第二验证电压PV2是首先施加到所选字线以验证目标编程状态为第二编程状态的存储器单元的电压。因此，用于验证目标编程状态为第二编程状态的存储器单元的默认验证电压可以是第二编程循环Loop_2的第二验证电压PV2。此时，由于不存在比第二验证电压PV2所对应的第二编程状态高的编程状态，所以在第二编程循环Loop_2中所包括的验证操作中，与第二编程循环Loop_2的第二验证电压PV2对应的计数值为0。
在第二编程循环Loop_2的第二验证电压PV2被施加到所选字线之后，可施加用于验证目标编程状态为第一编程状态的存储器单元的第二编程循环Loop_2的第一验证电压PV1。此时，第一验证电压PV1的大小可对应于通过将第一编程循环Loop_1的第一验证电压PV1(默认验证电压)与通过将第一验证电压PV1所对应的计数值与20mV的偏移相乘而获得的值相加而获得的值。此时，由于存在比第一编程状态高的第二编程状态，所以与第二编程循环Loop_2的第一验证电压PV1对应的计数值为1。因此，第二编程循环Loop_2的第一验证电压PV1的大小是通过将默认验证电压-1V与通过将计数值1与偏移20mV相乘而获得的值相加而获得的-0.98V。在第二编程循环Loop_2的第一验证电压PV1被施加到所选字线之后，可施加第二编程循环Loop_2的第二编程电压Vpgm。
在实施方式中，第三编程循环Loop_3至第六编程循环Loop_6可与先前执行的第一编程循环Loop_1和第二编程循环Loop_2相同地执行。根据实施方式，即使针对第一编程循环Loop_1至第六编程循环Loop_6中的每一个验证相同的编程状态，与要验证的编程状态对应的验证电压的大小也可变化。
在另一实施方式中，在各个编程循环中所包括的验证操作期间，随着要施加到所选字线的验证电压的电平大小减小，验证电压可被首先施加到所选字线。另外，根据实施方式，在一个编程循环中所包括的验证操作期间，施加到所选字线的一些验证电压可具有负电压电平，另一些可具有正电压电平。
图7是示出根据实施方式的编程方法的时序图。
参照图7，示出了根据参照图5描述的盲编程方法在多个编程循环中所包括的编程验证操作中省略一些验证电压并施加验证电压的编程循环。根据本公开的实施方式，在多个编程循环中所包括的各个编程验证操作期间，施加到所选字线的验证电压的大小和类型可基于存储在参照图2描述的电压电平存储部131中的信息来确定。
根据本公开的实施方式，当执行第一编程循环Loop_1时，在施加第一编程电压Vpgm_1之后，为了验证多个存储器单元的状态，施加第一验证电压PV1a。在第二编程循环Loop_2中将比第一编程电压Vpgm_1高阶跃电压Vstep_pgm的第二编程电压Vpgm_2施加到所选字线。此后，可施加与第一编程状态对应的第一验证电压PV1a。
可在第三编程循环Loop_3中将比第二编程电压Vpgm_2高阶跃电压Vstep_pgm的第三编程电压Vpgm_3施加到所选字线。此后，为了验证多个存储器单元的编程状态，可施加与第一编程状态对应的增加的第一验证电压PV1b以及与第二编程状态对应的第二验证电压PV2a。此时，在第三编程循环Loop_3中施加的与第一编程状态对应的第一验证电压PV1b可比在第一编程循环Loop_1和第二编程循环Loop_2中施加的第一验证电压PV1a高阶跃电压Vstep1_vfy。阶跃电压Vstep1_vfy的大小可根据存储在参照图2描述的电压电平存储部131中的电压电平信息而不同。
可在第四编程循环Loop_4中将比第三编程电压Vpgm_3高阶跃电压Vstep_pgm的第四编程电压Vpgm_4施加到所选字线。此后，为了验证多个存储器单元的编程状态，可施加与第一编程状态对应的增加的第一验证电压PV1b以及与第二编程状态对应的第二验证电压PV2a。
可在第五编程循环Loop5中将比第四编程电压Vpgm_4高阶跃电压Vstep_Pgm的第五编程电压Vpgm_5施加到所选字线。此后，为了验证多个存储器单元的编程状态，与第一编程状态对应的第一验证电压PV1c以及与第二编程状态对应的第二验证电压PV2b可被施加到所选字线。另外，与第三编程状态对应的第三验证电压PV3a可被施加到所选字线。此时，在第五编程循环Loop_5中施加的第一验证电压PV1c的大小可比在第三编程循环Loop_3和第四编程循环Loop_4中施加的第一验证电压PV1b高阶跃电压Vstep1_vfy。另外，在第一验证电压PV1c被施加到所选字线之后施加的第二验证电压PV2b的大小可比在第三编程循环Loop_3和第四编程循环Loop_4中施加的第二验证电压PV2a高阶跃电压Vstep1_vfy。阶跃电压Vstep1_vfy的大小可根据存储在电压电平存储部131中的电压电平信息而不同。
在实施方式中，多个编程循环Loop_1至Loop_n可与上述第一编程循环Loop_1至第五编程循环Loop_5相同地执行。此时，随着多个编程循环进行，与各个编程循环中所包括的验证操作中要验证的存储器单元的目标编程状态的数量对应的验证电压的数量可增加。另外，当各个编程循环中要验证的存储器单元的目标编程状态的数量增加时，分别与之对应的验证电压的大小可增加。各个编程循环中所包括的验证电压的数量和验证电压的大小可根据存储在电压电平存储部131中的电压电平信息而确定。
为了描述方便，在多个编程循环Loop_1至Loop_n当中的两个编程循环重复之后施加与新的目标编程状态对应的验证电压，但不限于此。
图8是示出根据实施方式的编程方法的时序图。
参照图8，示出了根据参照图5描述的盲编程方法在多个编程循环中所包括的编程验证操作中省略一些验证电压并施加验证电压的编程循环。根据本公开的实施方式，施加到所选字线的验证电压的大小和类型可基于存储在参照图2描述的电压电平存储部131中的信息来确定。
根据本公开的实施方式，可执行与参照图7描述的第一编程循环Loop_1至第二编程循环Loop_2相同的第一编程循环Loop_1至第二编程循环Loop_2。
可在第三编程循环Loop_3中将比第二编程电压Vpgm_2高阶跃电压Vstep_pgm的第三编程电压Vpgm_3施加到所选字线。此后，为了验证多个存储器单元的编程状态，可施加与第一编程状态对应的增加的第一验证电压PV1b以及与第二编程状态对应的第二验证电压PV2a。此时，在第三编程循环Loop_3中施加的第一验证电压PV1b可比在第一编程循环Loop_1和第二编程循环Loop_2中施加的第一验证电压PV1a高第一阶跃电压Vstep2_vfy1。第一阶跃电压Vstep2_vfy1的大小可根据存储在参照图2描述的电压电平存储部131中的电压电平信息而不同。
可在第四编程循环Loop_4中将比第三编程电压Vpgm_3高阶跃电压Vstep_pgm的第四编程电压Vpgm_4施加到所选字线。此后，为了验证多个存储器单元的编程状态，可施加第一验证电压PV1b和第二验证电压PV2a。
可在第五编程循环Loop5中将比第四编程电压Vpgm_4高阶跃电压Vstep_Pgm的第五编程电压Vpgm_5施加到所选字线。此后，为了验证多个存储器单元的编程状态，可施加与第一编程状态对应的第一验证电压PV1c、与第二编程状态对应的第二验证电压PV2b以及与第三编程状态对应的第三验证电压PV3a。此时，在第五编程循环Loop_5中施加的与第一编程状态对应的第一验证电压PV1c的大小可比在第三编程循环Loop_3和第四编程循环Loop_4中施加的第一验证电压PV1b高第二阶跃电压Vstep2_vfy2。此时，第二阶跃电压Vstep2_vfy2的大小可大于第一阶跃电压Vstep2_vfy1。另外，在第一验证电压PV1c被施加到所选字线之后施加的第二验证电压PV2b的大小可比在第三编程循环Loop_3和第四编程循环Loop_4中施加的第二验证电压PV2a高阶跃电压Vstep2_vfy1。
阶跃电压Vstep2_vfy1和Vstep2_vfy2的大小可根据存储在电压电平存储部131中的电压电平信息而不同。另外，随着多个编程循环Loop_1至Loop_n进行，与各个目标编程状态对应的验证电压的大小可增加阶跃电压。此时，对于各个编程循环，阶跃电压的大小可变化。具体地，在编程循环中所包括的验证操作中，每当要验证的存储器单元的目标编程状态的数量增加，施加到所选字线的验证电压的大小可增加阶跃电压。在编程操作中，随着与目标编程状态对应的验证电压被施加到所选字线的次数增加，阶跃电压的大小可增加。
在实施方式中，多个编程循环Loop_1至Loop_n可与第一编程循环Loop_1至第五编程循环Loop_5相同地执行。在多个编程循环Loop_1至Loop_n中的每一个中所包括的编程验证操作期间，对于多个存储器单元中的一些的各个目标编程状态，阶跃电压可不同。此时，随着与存储器单元的目标编程状态对应的阈值电压更高，阶跃电压可具有更高的电压电平。
为了描述方便，在多个编程循环Loop_1至Loop_n当中的两个编程循环重复之后施加与新的目标编程状态对应的验证电压，但不限于此。
图9是示出根据实施方式的编程方法的时序图。
参照图9，示出了根据参照图5描述的盲编程方法在多个编程循环中所包括的编程验证操作中省略一些验证电压并施加验证电压的编程循环。在多个编程循环中所包括的各个编程验证操作期间，施加到所选字线的验证电压的大小和类型可基于存储在参照图2描述的电压电平存储部131中的信息来确定。
根据本公开的实施方式，在多个编程循环当中的对应编程循环中所包括的验证操作期间，可施加施加到所选字线的与各个目标编程状态对应的各个验证电压。此时，所施加的一些验证电压可与在先前执行的编程循环中所包括的验证操作期间施加到所选字线的验证电压相同。
例如，参照图9，在多个编程循环Loop_1至Loop_n当中，示出第(L-1)编程循环Loop_L-1和第L编程循环Loop_L(L是大于2且小于n的自然数)。
可在第(L-1)编程循环Loop_L-1中将第(L-1)编程电压VpgmL-1施加到所选字线。此后，为了验证多个存储器单元的编程状态，可施加分别与第一至第五编程状态对应的第一验证电压PV1’至第五验证电压PV5’。
可在第(L-1)编程循环Loop_L-1之后执行的第L编程循环Loop_L中将第L编程电压VpgmL施加到所选字线。此时，第L编程电压VpgmL可比第(L-1)编程电压VpgmL-1高阶跃电压Vstep_pgm。在第L编程循环Loop_L的编程验证操作中，可施加与第(L-1)编程循环Loop_L-1中未验证的目标编程状态对应的验证电压。此时，在第L编程循环中所包括的验证操作中，分别与多个编程状态对应的一些验证电压可与在第(L-1)编程循环中所包括的验证操作期间施加到所选字线的验证电压相同。
具体地，在第L编程循环中所包括的验证操作中，与第一编程状态对应的第一验证电压PV1’的大小可与在第(L-1)编程验证操作期间施加的第一验证电压PV1’相同。类似地，在第L编程循环中所包括的验证操作中，与第三编程状态对应的第三验证电压PV3’的大小可与在第(L-1)编程验证操作期间施加的第三验证电压PV3’相同。另外，在第L编程循环Loop_L中，与第二编程状态对应的第二验证电压PV2”可被施加到所选字线。另外，可施加与第四至第六编程状态对应的第四编程验证电压PV4”至第六编程验证电压PV6”。此时，第二编程验证电压PV2”、第四编程验证电压PV4”和第五编程验证电压PV5”可分别比在第(L-1)编程循环Loop_L-1中施加的对应验证电压PV2’、PV4’和PV5’高阶跃电压Vstep3_vfy。
在实施方式中，多个编程循环Loop_1至Loop_n可与上述第(L-1)编程循环Loop_L-1和第L编程循环Loop_L相同地执行。此时，随着多个编程循环进行，与各个编程循环中所包括的验证操作中要验证的存储器单元的目标编程状态的数量对应的验证电压的数量可增加。另外，当各个编程循环中要验证的存储器单元的目标编程状态增加时，分别与之对应的验证电压的大小可部分地增加。各个编程循环中包括的验证电压的数量、在各个编程循环中要施加到所选字线的验证电压的大小以及阶跃电压Vstep3_vfy的大小可根据存储在电压电平存储部131中的电压电平信息来确定。
为了描述方便，即使编程循环进行，与第一编程状态对应的验证电压以及与第三编程状态对应的验证电压也以相同的大小施加。然而，本公开不限于此，与各种编程状态对应的验证电压可恒定地施加到所选字线。
图10是示出根据实施方式的编程方法的时序图。
参照图10，示出了根据参照图5描述的盲编程方法在多个编程循环中所包括的编程验证操作中省略一些验证电压并施加验证电压的编程循环。在多个编程循环中所包括的各个编程验证操作期间，施加到所选字线的验证电压的大小和类型可基于存储在参照图2描述的电压电平存储部131中的信息来确定。
根据本公开的实施方式，当执行第一编程循环Loop_1时，在施加第一编程电压Vpgm_1之后，为了验证多个存储器单元的编程状态，施加第一验证电压PV1a。第一验证电压PV1a可以是负电压。此时，可通过第一验证电压PV1a来验证目标状态为第一编程状态的存储器单元。在第二编程循环Loop_2中将比第一编程电压Vpgm_1高阶跃电压Vstep_pgm的第二编程电压Vpgm_2施加到所选字线。此后，施加与第一编程状态对应的第一验证电压PV1a。
可在第三编程循环Loop_3中将比第二编程电压Vpgm_2高阶跃电压Vstep_pgm的第三编程电压Vpgm_3施加到所选字线。此后，为了验证多个存储器单元的编程状态，可施加与第一编程状态对应的增加的第一验证电压PV1b以及与第二编程状态对应的第二验证电压PV2a。此时，第一验证电压PV1b和第二验证电压PV2a二者可以是负电压。另外，在第三编程循环Loop_3中施加的第一验证电压PV1b可比在第一编程循环Loop_1和第二编程循环Loop_2中施加的第一验证电压PV1a高阶跃电压Vstep4_vfy。阶跃电压Vstep4_vfy的大小可根据存储在电压电平存储部131中的电压电平信息而不同。
可在第四编程循环Loop_4中将比第三编程电压Vpgm_3高阶跃电压Vstep_pgm的第四编程电压Vpgm_4施加到所选字线。此后，为了验证多个存储器单元的编程状态，可施加与第一编程状态对应的增加的第一验证电压PV1b以及与第二编程状态对应的第二验证电压PV2a。
可在第五编程循环Loop5中将比第四编程电压Vpgm_4高阶跃电压Vstep_Pgm的第五编程电压Vpgm_5施加到所选字线。此后，为了验证多个存储器单元的编程状态，可施加分别与第一编程状态和第二编程状态对应的第一至第三验证电压PV1c、PV2b和PV3a。此时，在第五编程循环Loop_5中施加的与第一编程状态对应的第一验证电压PV1c的大小可比在第三编程循环Loop_3和第四编程循环Loop_4中施加的第一验证电压PV1b高阶跃电压Vstep4_vfy。
另外，在第一验证电压PV1c被施加到所选字线之后施加的第二验证电压PV2b的大小可比在第三编程循环Loop_3和第四编程循环Loop_4中施加的第二验证电压PV2a高阶跃电压Vstep4_vfy。此时，第二验证电压PV2b可从负电压增加至正电压。阶跃电压Vstep4_vfy的大小可根据存储在参照图2描述的电压电平存储部131中的电压电平信息而不同。
可在第六编程循环Loop_6中将比第五编程电压Vpgm_5高阶跃电压Vstep_pgm的第六编程电压Vpgm_6施加到所选字线。此后，为了验证多个存储器单元的编程状态，可施加增加的第一验证电压PV1c、第二验证电压PV2b以及与第三编程状态对应的第三验证电压PV3a。
在实施方式中，多个编程循环Loop_1至Loop_n可与上述第一编程循环Loop_1至第六编程循环Loop_6相同地执行。此时，随着多个编程循环进行，与各个编程循环中所包括的验证操作中要验证的存储器单元的目标编程状态的数量对应的验证电压的数量可增加。另外，当各个编程循环中要验证的存储器单元的目标编程状态增加时，分别与之对应的验证电压的大小可增加。各个编程循环中所包括的验证电压的数量和验证电压的大小可根据存储在电压电平存储部131中的电压电平信息来确定。
在另一实施方式中，在多个编程循环Loop_Loopn中的每一个中所包括的验证操作期间，随着验证电压的电压电平增加，施加到所选字线的验证电压可被首先施加到所选字线。
为了描述方便，在多个编程循环Loop_1至Loop_n当中的两个编程循环重复之后施加与新的目标编程状态对应的验证电压，但不限于此。
另外，如参照图8描述的编程方法中一样，随着编程循环进行，与各个编程状态对应的验证电压与先前执行的编程循环中的验证电压相比可改变了不同的阶跃电压Vstep4_vfy。为了描述方便，在图9中，仅与第一编程状态和第二编程状态对应的第一验证电压PV1a和第二验证电压PV2a是负电压，但不限于此。
图11是示出根据实施方式的图1的存储器装置的编程循环中所包括的编程电压施加操作和验证操作的流程图。
参照图11，在步骤S1101中，存储器装置可对多个存储器单元当中的所选存储器单元执行编程电压施加操作。编程电压施加操作可以是将编程电压施加到所选存储器单元所连接至的所选字线的操作。另外，存储器装置可将编程通过电压施加到未选字线。
在步骤S1103中，存储器装置可将与多个存储器单元当中的所选存储器单元的目标编程状态对应的一些验证电压施加到所选字线。此时，施加到所选字线的验证电压的大小可根据参照图2描述的电压电平存储部131来确定。
图12是示出根据实施方式的图2的存储器装置的编程循环中所包括的编程电压施加操作和使用改变的验证电压的验证操作的流程图。
参照图12，在步骤S1201中，存储器装置可对多个存储器单元当中的所选存储器单元执行编程电压施加操作。编程电压施加操作可以是将编程电压施加到所选存储器单元所连接至的所选字线的操作。
操作S1203至S1209逐步示出包括在编程循环中的验证操作。在步骤S1203中，包括在图2的存储器装置中的控制逻辑130可检查与在编程循环中的验证操作期间施加到所选字线的验证电压对应的存储器单元的目标编程状态的数量。在步骤S1205中，控制逻辑130可控制包括在图2的存储器装置中的电压发生器122根据在步骤S1203中检查的目标编程状态的数量来生成改变的验证电压。在步骤S1205中，参照图13详细描述所生成的改变的验证电压。
在步骤S1207中，控制逻辑130可控制参照图2描述的地址解码器121将在步骤S1205中生成的验证电压施加到所选字线。
在步骤S1209中，参照图2描述的感测电路125可基于控制逻辑130的信号来生成基准电流。另外，感测电路125可通过将从读写电路123接收的感测电压VPB与通过基准电流生成的基准电压进行比较来向控制逻辑130输出通过信号或失败信号。
图13是示出根据实施方式的在编程验证操作期间生成改变的验证电压的操作的流程图。
参照图13，在多个编程循环中的每一个中所包括的编程验证操作中，根据来自控制逻辑130的信号，参照图2描述的电压发生器122可针对各个编程循环根据预定基准生成与各个存储器单元对应的改变的验证电压。
在步骤S1301中，参照图2描述的控制逻辑130可将初始设定值设定为PV1和计数(count)＝0。
在步骤S1303中，在编程循环中所包括的验证操作期间，当与所包括的存储器单元的目标编程状态对应的所有验证电压被施加到所选字线时，进行步骤S1309。此时，作为初始值0，计数值不改变。因此，在先前执行的编程循环中所包括的验证操作期间，大小被确定为与施加到所选字线的验证电压相同的验证电压的大小。在步骤S1303中，当与包括在所选字线中的存储器单元的目标编程状态对应的所有验证电压均未被施加时，该方法进行到步骤S1305。
在步骤S1305中，在包括在先前编程循环中的验证操作中，确定是否施加与具有未施加到所选字线的不同编程状态的存储器单元对应的验证电压。当未施加与具有不同编程状态的存储器单元对应的验证电压时，该方法进行到步骤S1309，此时，作为初始值0，计数值不改变。因此，在先前执行的编程循环中所包括的验证操作期间，大小被确定为与施加到所选字线的验证电压相同的验证电压的大小。
在步骤S1305中，当施加与具有不同目标编程状态的存储器单元对应的验证电压时，该方法进行到步骤S1307，N值增加至N+1，并且计数值也增加1。
在步骤S1307之后，再次进行步骤S1303，并且步骤S1303和S1305相同地执行。在步骤S1307之后，由于方法处于同一编程循环中，所以该方法可从步骤S1305进行到步骤S1309。
在步骤S1309中，由于计数值增加，所以与现有目标编程状态所对应的验证电压相比，要施加到所选字线的验证电压的大小可增加计数×偏移。此时，偏移的大小可预先设定。另外，偏移的大小对于所有编程循环可相同，并且对于各个编程循环可具有不同的值。另外，偏移可根据与各个验证电压对应的目标编程状态而不同地设定。控制逻辑130可控制***电路120根据在步骤S1307中确定的验证电压的大小将验证电压施加到所选字线。为了方便，描述了有限的示例，但本公开不限于此。
可针对各个编程循环重复地执行步骤S1301至S1309。
图14是示出在编程验证操作期间根据计数值的偏移的图。
参照图14，根据计数值指示偏移的大小的表可被存储在参照图2描述的电压电平存储部131中。计数值可对应于在参照图5描述的多个编程循环Loop_1至Loop_n中所包括的验证操作中施加到所选字线的各个验证电压。另外，计数值可以是在验证操作中验证的多个存储器单元的目标编程状态当中的比对应验证电压所对应的目标编程状态高的编程状态的数量。
在实施方式中，基准偏移的大小可根据计数值而不同。例如，当计数值为1时，基准偏移可为10mv。当计数值为2时，基准偏移可为15mv。随着计数值增加，基准偏移也可增加。因此，随着编程循环进行，与各个目标编程状态对应的验证电压的大小可进一步增加。另外，根据所有计数值的基准偏移可恒定。在这种情况下，随着计数值增加，与各个目标编程状态对应的验证电压的大小可随着编程循环进行而不断增加。为了描述方便，作为示例描述偏移的大小值，但本公开的实施方式不限于此。
图15是示出图2的存储器单元阵列的实施方式的图。
参照图15，存储器单元阵列110包括多个存储块BLK1至BLKz。各个存储块可具有三维结构。各个存储块包括层叠在基板上的多个存储器单元。这样多个存储器单元沿着+X方向、+Y方向和+Z方向布置。
图16是示出图1的存储控制器的实施方式的图。
存储控制器1000连接到主机Host和存储器装置。存储控制器1000被配置为响应于来自主机Host的请求来访问存储器装置。例如，存储控制器1000被配置为控制存储器装置的写操作、读操作、擦除操作和后台操作。存储控制器1000被配置为提供存储器装置与主机Host之间的接口。存储控制器1000被配置为驱动用于控制存储器装置的固件。
参照图16，存储控制器1000可包括处理器1010、存储器缓冲器1020、纠错电路(ECC)1030、主机接口1040、缓冲器控制器(缓冲器控制电路)1050、存储器接口1060和总线1070。
总线1070可被配置为在存储控制器1000的组件之间提供通道。
处理器1010可控制存储控制器1000的总体操作并且可执行逻辑运算。处理器1010可通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器装置通信。另外，处理器1010可通过缓冲器控制器1050与存储器缓冲器1020通信。处理器1010可使用存储器缓冲器1020作为操作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。
处理器1010可执行闪存转换层(FTL)的功能。处理器1010可通过FTL将主机所提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可使用映射表来接收LBA并将LBA转换为PBA。根据映射单位，FTL的地址映射方法包括多种地址映射方法。代表性地址映射方法包括页映射方法、块映射方法和混合映射方法。
处理器1010被配置为将从主机Host接收的数据随机化。例如，处理器1010可使用随机化种子将从主机Host接收的数据随机化。随机化的数据作为要存储的数据被提供给存储器装置并被编程到存储器单元阵列。
处理器1010可通过驱动软件或固件来执行随机化和去随机化。
存储器缓冲器1020可用作处理器1010的操作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可存储由处理器1010执行的代码和命令。存储器缓冲器1020可存储由处理器1010处理的数据。存储器缓冲器1020可包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC 1030可执行纠错。ECC 1030可基于要通过存储器接口1060写到存储器装置的数据来执行纠错编码(ECC编码)。纠错编码的数据可通过存储器接口1060被传送至存储器装置。ECC 1030可通过存储器接口1060对从存储器装置接收的数据执行纠错解码(ECC解码)。例如，ECC 1030可作为存储器接口1060的组件被包括在存储器接口1060中。
主机接口1040被配置为在处理器1010的控制下与外部主机通信。主机接口1040可被配置为使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机***接口(SCSI)、高速***组件互连(高速PCI)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、寄存DIMM(RDIMM)和负载减少DIMM(LRDIMM)的各种通信方法中的至少一种执行通信。
缓冲器控制器1050被配置为在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060被配置为在处理器1010的控制下与存储器装置通信。存储器接口1060可通过通道与存储器装置通信命令、地址和数据。
例如，存储控制器1000可不包括存储器缓冲器1020和缓冲器控制器1050。
例如，处理器1010可使用代码来控制存储控制器1000的操作。处理器1010可从设置在存储控制器1000内部的非易失性存储器装置(例如，只读存储器)加载代码。作为另一示例，处理器1010可通过存储器接口1060从存储器装置加载代码。
例如，存储控制器1000的总线1070可被分成控制总线和数据总线。数据总线可被配置为在存储控制器1000内发送数据，并且控制总线可被配置为在存储控制器1000内发送诸如命令和地址的控制信息。数据总线和控制总线可彼此分离并且可不相互干扰或相互影响。数据总线可连接到主机接口1040、缓冲器控制器1050、ECC1030和存储器接口1060。控制总线可连接到主机接口1040、处理器1010、缓冲器控制器1050、存储器缓冲器1202和存储器接口1060。
图17是示出应用根据本公开的实施方式的存储装置的存储卡***的框图。
参照图17，存储卡***2000包括存储控制器2100、存储器装置2200和连接器2300。
存储控制器2100连接到存储器装置2200。存储控制器2100被配置为访问存储器装置2200。例如，存储控制器2100可被配置为控制存储器装置2200的读操作、写操作、擦除操作和后台操作。存储控制器2100被配置为提供存储器装置2200与主机之间的接口。存储控制器2100被配置为驱动用于控制存储器装置2200的固件。存储控制器2100可与参照图1描述的存储控制器200相同地实现。
例如，存储控制器2100可包括诸如随机存取存储器(RAM)、处理器、主机接口、存储器接口和ECC的组件。
存储控制器2100可通过连接器2300与外部装置通信。存储控制器2100可根据特定通信标准来与外部装置(例如，主机)通信。例如，存储控制器2100被配置为通过诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(MCM)、***组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机***接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、FireWire、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe的各种通信标准中的至少一种来与外部装置通信。例如，连接器2300可由上述各种通信标准中的至少一种来定义。
例如，存储器装置2200可被配置为包括各种类型的非易失性存储器，例如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和自旋转移矩磁性RAM(STT-MRAM)。
存储控制器2100和存储器装置2200可被集成到一个半导体装置中以配置存储卡。例如，存储控制器2100和存储器装置2200可被集成到一个半导体装置中以配置诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro或eMMC)、SD卡(SD、miniSD、microSD或SDHC)和通用闪存(UFS)的存储卡。
图18是示出应用根据本公开的实施方式的存储装置的固态驱动器(SSD)***的框图。
参照图18，SSD***3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001来与主机3100交换信号SIG，并且通过电源连接器3002来接收电力PWR。SSD 3200包括SSD控制器3210、多个闪存3221至322n、辅助电源装置3230和缓冲存储器3240。
根据本公开的实施方式，SSD控制器3210可执行参照图1描述的存储控制器200的功能。
SSD控制器3210可响应于从主机3100接收的信号SIG来控制多个闪存3221至322n。例如，信号SIG可以是基于主机3100与SSD 3200之间的接口的信号。例如，信号SIG可以是由诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(MCM)、***组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机***接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、FireWire、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe的接口中的至少一种限定的信号。
辅助电源装置3230通过电源连接器3002连接到主机3100。辅助电源装置3230可从主机3100接收电力PWR并且可用电力进行充电。当来自主机3100的电力供应不平稳时，辅助电源装置3230可提供SSD 3200的电力。例如，辅助电源装置3230可设置在SSD 3200中或者可设置在SSD 3200外部。例如，辅助电源装置3230可设置在主板上并且可向SSD 3200提供辅助电力。
缓冲存储器3240作为SSD 3200的缓冲存储器操作。例如，缓冲存储器3240可暂时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可暂时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
图19是示出应用根据本公开的实施方式的存储装置的用户***的框图。
参照图19，用户***4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可驱动包括在用户***4000中的组件、操作***(OS)、用户程序等。例如，应用处理器4100可包括控制包括在用户***4000中的组件的控制器、接口、图形引擎等。应用处理器4100可作为***芯片(SoC)来提供。
存储器模块4200可作为用户***4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器操作。存储器模块4200可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2 SDRAM和LPDDR3SDRAM的易失性随机存取存储器或诸如PRAM、ReRAM、MRAM和FRAM的非易失性随机存取存储器。例如，应用处理器4100和存储器模块4200可基于堆叠式封装(POP)来封装并作为一个半导体封装提供。
网络模块4300可与外部装置通信。例如，网络模块4300可支持诸如码分多址(CDMA)、全球移动通信***(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进、Wimax、WLAN、UWB、蓝牙和Wi-Fi的无线通信。例如，网络模块4300可被包括在应用处理器4100中。
存储模块4400可存储数据。例如，存储模块4400可存储从应用处理器4100接收的数据。另选地，存储模块4400可将存储在存储模块4400中的数据发送到应用处理器4100。例如，存储模块4400可使用诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、NAND闪存、NOR闪存和三维NAND闪存的非易失性半导体存储器来实现。例如，存储模块4400可作为诸如存储卡的可移除存储装置(可移除驱动器)以及用户***4000的外部驱动器来提供。
例如，存储模块4400可包括多个非易失性存储器装置，并且这多个非易失性存储器装置可与参照图1描述的存储器装置100相同地操作。存储模块4400可与参照图1描述的存储装置50相同地操作。
用户接口4500可包括用于向应用处理器4100输入数据或指令或者用于向外部装置输出数据的接口。例如，用户接口4500可包括诸如键盘、键区、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口。用户接口4500可包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户输出接口。
相关申请的交叉引用
本申请要求2020年7月15日提交于韩国知识产权局的韩国专利申请号10-2020-0087830的优先权，其完整公开通过引用并入本文。

Claims (20)

1.一种存储器装置，该存储器装置包括：
多个存储器单元；
***电路，该***电路被配置为执行将数据存储在所述多个存储器单元中的编程操作，其中，该编程操作包括多个编程循环，各个编程循环包括将编程电压施加到共同连接到所述多个存储器单元的所选字线的操作以及施加分别与所述多个存储器单元的目标编程状态对应的多个验证电压当中的至少一个验证电压的验证操作；以及
控制逻辑，该控制逻辑被配置为控制所述***电路以使得在所述编程操作期间所述至少一个验证电压根据所述多个编程循环中的编程循环而增加。
2.根据权利要求1所述的存储器装置，其中，所述控制逻辑被配置为控制所述***电路：
在所述多个编程循环当中的第N编程循环中所包括的验证操作期间，将作为与所述多个存储器单元的多个所述目标编程状态当中的至少两种类型的目标编程状态对应的验证电压的第N循环验证电压施加到所述所选字线，其中，N是等于或大于1的自然数；并且
在第(N+1)编程循环中所包括的验证操作期间，将分别从所述第N循环验证电压增加阶跃电压的第(N+1)循环验证电压施加到所述所选字线。
3.根据权利要求2所述的存储器装置，其中，所述阶跃电压根据与所述第(N+1)循环验证电压对应的目标编程状态的数量来确定。
4.根据权利要求2所述的存储器装置，其中，所述控制逻辑被配置为控制所述***电路在所述第(N+1)编程循环中所包括的所述验证操作中将所述第N循环验证电压中的一些施加到所述所选字线。
5.根据权利要求2所述的存储器装置，其中，所述阶跃电压是根据与各个第(N+1)循环验证电压对应的目标编程状态而大小不同的电压。
6.根据权利要求5所述的存储器装置，其中，随着分别与所述至少两种类型的存储器单元的所述目标编程状态对应的阈值电压增加，所述阶跃电压具有更高的电压电平。
7.根据权利要求5所述的存储器装置，其中，随着分别与各个第(N+1)循环验证电压所对应的所述目标编程状态对应的阈值电压降低，所述阶跃电压具有更高的电压电平。
8.根据权利要求5所述的存储器装置，其中，多个所述第N循环验证电压当中的至少一个验证电压具有负电压电平。
9.根据权利要求5所述的存储器装置，其中，在所述第(N+1)编程循环中所包括的所述验证操作期间，随着所述第(N+1)循环验证电压的电压电平增加，所述第(N+1)循环验证电压首先被施加到所述所选字线。
10.一种存储器装置，该存储器装置包括：
存储器单元阵列，该存储器单元阵列包括连接到多条字线的多个存储器单元；
***电路，该***电路被配置为执行编程操作，该编程操作包括多个编程循环，各个编程循环包括将编程电压施加到所述多条字线当中的所选字线的操作以及施加分别与所述多个存储器单元的目标编程状态对应的多个验证电压当中的一些验证电压的验证操作；以及
控制逻辑，该控制逻辑被配置为控制所述***电路基于与所述一些验证电压对应的目标编程状态的数量来确定所述一些验证电压的电压电平并且使用所确定的一些验证电压来执行所述编程操作。
11.根据权利要求10所述的存储器装置，其中，所述控制逻辑被配置为控制所述***电路在所述多个编程循环当中的第(N+1)编程循环之前执行的第N编程循环中所包括的验证操作期间施加与施加到所述所选字线的至少两个验证电压所对应的存储器单元的目标编程状态不同的目标编程状态所对应的验证电压，并且在所述第(N+1)编程循环中所包括的验证操作期间基于与所述至少两个验证电压对应的所述存储器单元的所述目标编程状态施加与所述至少两个验证电压相比增加分别与所述至少两个验证电压对应的阶跃电压的第(N+1)循环验证电压。
12.根据权利要求11所述的存储器装置，其中，所述阶跃电压基于在所述多个编程循环中与至少两个存储器单元的目标编程状态对应的各个验证电压被施加到所述所选字线的次数。
13.根据权利要求11所述的存储器装置，其中，所述控制逻辑包括：
计数器，该计数器被配置为对分别与所述多个存储器单元的所述目标编程状态对应的各个验证电压被施加到所述所选字线的次数进行计数；以及
阶跃电压存储部，该阶跃电压存储部被配置为根据所述计数器的值的大小来存储所述阶跃电压的电平信息，并且
其中，所述控制逻辑被配置为在所述第(N+1)编程循环中所包括的所述验证操作中基于与所述至少两个验证电压对应的计数器值来根据存储在所述阶跃电压存储部中的所述阶跃电压的所述电平信息确定分别与所述至少两个验证电压对应的所述阶跃电压。
14.一种操作存储器装置的方法，该存储器装置执行将数据存储在多个存储器单元中的编程操作，该编程操作包括多个编程循环，各个编程循环包括编程电压施加操作和验证操作，该方法包括以下步骤：
将编程电压施加到共同连接到所述多个存储器单元的字线；以及
在所述验证操作中施加分别比在先前编程循环的验证操作中施加的多个验证电压增加阶跃电压的多个验证电压；
其中，所述阶跃电压基于与要施加到所述字线的验证电压对应的目标编程状态的数量以及在所述先前编程循环的所述验证操作中施加的所述验证电压的电压电平来确定。
15.根据权利要求14所述的方法，其中，要施加到所述字线的所述验证电压的所述电压电平的大小大于分别与施加到所述字线的所述目标编程状态对应的所述验证电压的电压电平。
16.根据权利要求14所述的方法，该方法还包括以下步骤：
检查与包括在所述字线中的所述多个存储器单元的所述目标编程状态对应的所有验证电压是否被施加到所述字线；以及
确定与施加到所述字线的所述验证电压对应的目标编程状态的数量是否小于与要施加到所述字线的所述验证电压对应的目标编程状态的数量。
17.根据权利要求14所述的方法，其中，生成要施加的所述验证电压的步骤包括以下步骤：根据与施加到所述字线的所述验证电压对应的所述存储器单元的所述目标编程状态来生成要施加到所述字线的多个验证电压，各个所述验证电压增加相同的阶跃电压。
18.根据权利要求14所述的方法，该方法还包括以下步骤：
在所述多个编程循环之一中所包括的验证操作中，将具有正值的验证电压和具有负值的验证电压施加到所述字线。
19.根据权利要求14所述的方法，其中，生成要施加的所述验证电压的步骤包括以下步骤：基于与要施加到所述字线的所述验证电压对应的目标编程状态的数量以及在分别包括在所述多个编程循环中的所述验证操作中与各个目标编程状态对应的所述验证电压被施加到所述字线的次数来生成要施加到所述字线的多个验证电压，多个所述验证电压分别从施加到所述字线的所述验证电压增加阶跃电压。
20.一种存储器装置，该存储器装置包括：
多个存储器单元；
***电路，该***电路被配置为执行将数据存储在所述多个存储器单元中的编程操作，其中，该编程操作包括多个编程循环，各个编程循环包括将编程电压施加到共同连接到所述多个存储器单元的所选字线的操作以及施加分别与所述多个存储器单元的目标编程状态对应的多个验证电压当中的至少一个验证电压的验证操作；以及
控制逻辑，该控制逻辑被配置为控制所述***电路以使得在所述验证操作期间，施加到所述所选字线的至少两个验证电压中的一些具有负电压电平，另一些具有正电压电平。
CN202110188583.5A 2020-07-15 2021-02-19 存储器装置及其操作方法 Pending CN113948139A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200087830A KR20220009294A (ko) 2020-07-15 2020-07-15 메모리 장치 및 그 동작 방법
KR10-2020-0087830 2020-07-15

Publications (1)

Publication Number Publication Date
CN113948139A true CN113948139A (zh) 2022-01-18

Family

ID=79292732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110188583.5A Pending CN113948139A (zh) 2020-07-15 2021-02-19 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US11468956B2 (zh)
KR (1) KR20220009294A (zh)
CN (1) CN113948139A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220055023A (ko) * 2020-10-26 2022-05-03 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US11508449B2 (en) * 2020-12-21 2022-11-22 Micron Technology, Inc. Detrapping electrons to prevent quick charge loss during program verify operations in a memory device
US11482289B2 (en) * 2021-03-04 2022-10-25 Sandisk Technologies Llc Application based verify level offsets for non-volatile memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100056860A (ko) 2008-11-20 2010-05-28 주식회사 하이닉스반도체 비휘발성 메모리 소자의 프로그램 방법
US20150348633A1 (en) * 2010-02-11 2015-12-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of programming nonvolatile memory devices
US8559229B2 (en) * 2010-09-30 2013-10-15 Samsung Electronics Co., Ltd. Flash memory device and wordline voltage generating method thereof
KR101211840B1 (ko) 2010-12-30 2012-12-12 에스케이하이닉스 주식회사 반도체 메모리 장치의 프로그램 방법

Also Published As

Publication number Publication date
KR20220009294A (ko) 2022-01-24
US11468956B2 (en) 2022-10-11
US20220020441A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
US20200294571A1 (en) Memory device and operating method thereof
US10665291B2 (en) Memory device and operating method thereof
KR102611345B1 (ko) 메모리 컨트롤러 및 그 동작 방법
CN111258919B (zh) 储存设备及其操作方法
US20240004565A1 (en) Storage device and method for foggy and fine programming
US11468956B2 (en) Memory device and method of operating the same
US11887673B2 (en) Memory device for performing read operation and method of operating the same
CN113096708A (zh) 存储器装置及其操作方法
US11875845B2 (en) Memory device and operating method of the memory device
US10854263B2 (en) Storage device and method of operating the same
US20230253058A1 (en) Memory device and method of operating the same
US11380416B2 (en) Storage device and operating method thereof
US11688464B2 (en) Storage device and method of operating the same
CN112825260B (zh) 存储器装置及其操作方法
CN115705899A (zh) 存储器装置
US11392501B2 (en) Storage device and method of operating the storage device
CN114496045A (zh) 存储器设备和操作存储器设备的方法
CN114724609A (zh) 存储器设备和操作存储器设备的方法
CN112289361A (zh) 存储器装置及其操作方法
US11568947B2 (en) Memory device and method of operating the same
JP2023108588A (ja) メモリ装置及びその動作方法
KR20230012334A (ko) 메모리 장치 및 그 동작 방법
CN116844610A (zh) 存储器设备及其操作方法
CN114863981A (zh) 存储器装置
CN112015330A (zh) 存储器控制器以及具有存储器控制器的存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination