CN114355021B - 电流检测电路及其控制方法、装置、放大器和存储介质 - Google Patents
电流检测电路及其控制方法、装置、放大器和存储介质 Download PDFInfo
- Publication number
- CN114355021B CN114355021B CN202210264122.6A CN202210264122A CN114355021B CN 114355021 B CN114355021 B CN 114355021B CN 202210264122 A CN202210264122 A CN 202210264122A CN 114355021 B CN114355021 B CN 114355021B
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- branch
- resistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/10—Measuring sum, difference or ratio
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请公开了一种电流检测电路及其控制方法、装置、放大器和存储介质,涉及检测技术领域,电流检测电路包括信号放大支路、第一电压支路、第二电压支路与第一反馈支路。第一反馈支路根据第一电压支路产生的第一电压与第二电压支路产生的第二电压及第一参考电压产生反馈信号。信号放大支路根据第一电压与反馈信号产生第一放大电压,以及根据第二电压与反馈信号产生第二放大电压。第一电压支路根据第一输入电压与第一放大电压产生第一电压与第一输出电压。第二电压支路根据第二输入电压与第二放大电压产生第二电压与第二输出电压。通过上述方式,能够提高电流检测方案可支持的电压范围。
Description
技术领域
本申请涉及检测技术领域,特别是涉及一种电流检测电路及其控制方法、装置、放大器和存储介质。
背景技术
电流检测电路可用于电源充电监测和过流保护。目前,常用的电流检测方案是首先在电流通路上加入一个小的检测电阻,随即检测电阻两端会形成很小的压降,然后将检测电阻两端的压降经放大器放大后从而输出一个与被测电流成比例的电压信号,最终实现电流的检测。
然而,现有的电流检测方案所能够支持的电压范围很有限,不适用于检测像USB-PD这样支持很宽电压(5V-20V)范围的接口的输入电流的应用。
发明内容
本申请旨在提供一种电流检测电路及其控制方法、装置、放大器和存储介质,能够提高电流检测方案可支持的电压范围。
为实现上述目的,第一方面,本申请提供一种电流检测电路,包括:
信号放大支路、第一电压支路、第二电压支路与第一反馈支路;
所述信号放大支路的第一端与所述第一电压支路的第一端及所述第一反馈支路的第一端连接,所述信号放大支路的第二端与所述第一电压支路的第二端连接,所述信号放大支路的第三端与所述第二电压支路的第一端及所述第一反馈支路的第二端连接,所述信号放大支路的第四端与所述第二电压支路的第二端连接,所述信号放大支路的第五端与所述第一反馈支路的第三端连接,所述第一电压支路的第三端与第一输入电压连接,所述第二电压支路的第三端与第二输入电压连接,所述第一反馈支路的第四端用于输入第一参考电压;
所述第一反馈支路用于根据所述第一电压支路产生的第一电压与所述第二电压支路产生的第二电压及所述第一参考电压产生反馈信号;
所述信号放大支路用于根据所述第一电压与所述反馈信号产生第一放大电压,以及根据所述第二电压与所述反馈信号产生第二放大电压;
所述第一电压支路用于根据所述第一输入电压与所述第一放大电压产生所述第一电压与第一输出电压;
所述第二电压支路用于根据所述第二输入电压与所述第二放大电压产生所述第二电压与第二输出电压;
其中,所述第一输出电压由所述第一电压支路的第四端输出,所述第二输出电压由所述第二电压支路的第四端输出,且所述第一输出电压与所述第二输出电压用于确定所述第一输入电压与所述第二输入电压之间的差值,以确定所述第一电压支路的第三端与所述第二电压支路的第三端之间的电流。
在一种可选的方式中,所述电流检测电路还包括第二反馈支路与第一电阻;
所述第二反馈支路的第一端分别与所述第一电阻的第一端及所述第一反馈支路的第四端连接,所述第一电阻的第二端与所述第二输入电压连接;
所述第二反馈支路用于提供第一反馈电流,以在所述第一电阻上产生压降,并根据所述压降与所述第二输入电压确定所述第一参考电压。
在一种可选的方式中,所述信号放大支路包括放大器,所述放大器包括第一晶体管与第二晶体管,且所述第一晶体管的第一端为所述信号放大支路的第一端,所述第二晶体管的第一端为所述信号放大支路的第三端;
所述第二反馈支路包括第一跨导放大器或第二跨导放大器;
在所述第二反馈支路包括所述第一跨导放大器时,所述第二反馈支路还包括第二电阻与第三电阻;
其中,所述第一跨导放大器的第二端分别与所述第二电阻的第一端及所述第三电阻的第一端连接,所述第一跨导放大器的第三端用于输入第二参考电压,所述第一跨导放大器的第一端分别与所述第一电阻的第一端及所述第一反馈支路的第四端连接,所述第二电阻的第二端用于输入代表所述第一晶体管的第二端与第三端之间的电压差的第一检测电压,所述第三电阻的第二端用于输入代表所述第二晶体管的第二端与第三端之间的电压差的第二检测电压;
在所述第二反馈支路包括所述第二跨导放大器时,所述第二跨导放大器的第二端用于输入代表所述第二输入电压的第一电压信号,所述第二跨导放大器的第二端用于输入代表所述信号放大支路的供电电压的第二电压信号,所述第二跨导放大器的第一端分别与所述第一电阻的第一端及所述第一反馈支路的第四端连接。
在一种可选的方式中,所述第二反馈支路还包括第四电流源,所述第四电流源的正极接地;
所述第四电流源的负极与所述第一跨导放大器的第一端连接,或,所述第四电流源的负极与所述第二跨导放大器的第一端连接。
在一种可选的方式中,所述第一电压信号为所述第二输入电压的1/n与第一预设偏置电压的差值,n≥1;
所述第二电压信号为所述供电电压的1/n。
在一种可选的方式中,所述第二跨导放大器的增益为n/r1,其中,r1为所述第一电阻的电阻值。
在一种可选的方式中,所述信号放大支路中的放大器还包括第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一电流源、第二电流源与第三电流源;
所述第三晶体管的第一端分别与所述第四晶体管的第一端及所述第一反馈支路的第三端连接,所述第三晶体管的第二端与所述第四晶体管的第二端均与所述供电电压连接,所述第三晶体管的第三端分别与所述第五晶体管的第二端及所述第一晶体管的第三端连接,所述第一晶体管的第二端分别与所述第二晶体管的第二端及所述第二电流源的负极连接,所述第五晶体管的第一端与所述第六晶体管的第一端均用于输入第三电压,所述第五晶体管的第三端分别与所述第一电压支路的第二端及所述第一电流源的负极连接,所述第四晶体管的第三端分别与所述第六晶体管的第二端及所述第二晶体管的第三端连接,所述第六晶体管的第三端分别与所述第二电压支路的第二端及所述第三电流源的负极连接,所述第一电流源的正极、所述第二电流源的正极及所述第三电流源的正极均接地。
在一种可选的方式中,所述第一电压支路包括第四电阻、第七晶体管与第五电阻;
所述第四电阻的第一端与所述第一输入电压连接,所述第四电阻的第二端分别与所述第七晶体管的第二端及所述信号放大支路的第一端连接,所述第七晶体管的第一端与所述信号放大支路的第二端连接,所述第七晶体管的第三端与所述第五电阻的第一端连接,所述第五电阻的第二端接地;
其中,所述第七晶体管的第三端为所述第一电压支路的第四端。
在一种可选的方式中,所述第二电压支路包括第六电阻、第八晶体管与第七电阻;
所述第六电阻的第一端与所述第二输入电压连接,所述第六电阻的第二端分别与所述第八晶体管的第二端及所述信号放大支路的第三端连接,所述第八晶体管的第一端与所述信号放大支路的第四端连接,所述第八晶体管的第三端与所述第七电阻的第一端连接,所述第七电阻的第二端接地;
其中,所述第八晶体管的第三端为所述第二电压支路的第四端。
在一种可选的方式中,所述第一反馈支路包括第八电阻、第九电阻与比较器;
所述第八电阻的第一端与所述信号放大支路的第一端连接,所述第八电阻的第二端分别与所述第九电阻的第一端及所述比较器的第一输入端连接,所述第九电阻的第二端与所述信号放大支路的第三端连接,所述比较器的第二输入端用于输入所述第一参考电压,所述比较器的输出端与所述信号放大支路的第五端连接。
第二方面,本申请提供一种电流检测电路的控制方法,所述电流检测电路的第一端与第一输入电压连接,所述电流检测电路的第二端与第二输入电压连接,所述电流检测电路用于根据所述第一输入电压与所述第二输入电压输出第一输出电压与第二输出电压,以根据所述第一输出电压与所述第二输出电压确定所述电流检测电路的第一端与第二端之间的电流;
所述方法包括:
确定输入至所述电流检测电路中放大器的第一电压与第二电压,以及确定可调的第一参考电压;
根据所述第一电压、所述第二电压与所述第一参考电压,产生反馈信号;
根据所述反馈信号调整所述第一电压与所述第二电压的共模值,以使所述电流检测电路输出所述第一输出电压与所述第二输出电压。
在一种可选的方式中,所述确定可调的第一参考电压,包括:
获取代表所述第二输入电压的第一电压信号,以及代表所述放大器的供电电压的第二电压信号;
根据所述第一电压信号与所述第二电压信号之间的第一差值,确定所述第一参考电压。
在一种可选的方式中,所述方法还包括:
若所述第一差值不大于第一预设差值,则保持第二输入电压与所述第一参考电压之间的电压差恒定。在一种可选的方式中,所述方法还包括:
若所述第一差值大于所述第一预设差值,则保持所述第一参考电压恒定。在一种可选的方式中,所述方法还包括:
若所述第二输入电压小于所述供电电压,则保持第一参考电压与第二输入电压之间的电压差恒定;
若所述第二输入电压大于所述供电电压,则保持第一参考电压与所述供电电压之间的电压差恒定;
而且第一参考电压与第二输入电压之间的电压差与第一参考电压与所述供电电压之间的电压差相等。
在一种可选的方式中,所述放大器包括第一晶体管与第二晶体管,所述第一晶体管的第一端与所述第一输入电压连接,所述第二晶体管的第一端与所述第二输入电压连接;
所述确定可调的第一参考电压,包括:
获取表示所述第一晶体管的第二端与第三端之间的电压差的第一检测电压,及表示所述第二晶体管的第二端与第三端之间的电压差的第二检测电压;
根据所述第一检测电压,和/或,所述第二检测电压,确定所述第一参考电压。
在一种可选的方式中,所述方法还包括:
若所述第一检测电压不大于第一电压阈值,和/或,所述第二检测电压不大于第一电压阈值,则降低所述第一参考电压。
在一种可选的方式中,所述方法还包括:
若所述第一检测电压大于所述第一电压阈值,且所述第二检测电压大于所述第一电压阈值,则保持所述第一参考电压与所述第二输入电压之间的电压差恒定。
第三方面,本申请提供一种电流检测电路的控制装置,包括:
至少一个处理器以及与所述至少一个处理器通信连接的存储器,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如上所述的方法。
第四方面,本申请提供一种电流检测放大器,包括:如上所述的电流检测电路,和/或,如上所述的电流检测电路的控制装置。
第五方面,本申请提供一种非易失性计算机可读存储介质,所述计算机可读存储介质存储有计算机可执行指令,当所述计算机可执行指令被处理器执行时,使所述处理器执行如上所述的方法。
本申请的有益效果是:本申请提供的电流检测电路,包括信号放大支路、第一电压支路、第二电压支路与第一反馈支路。第一反馈支路用于根据第一电压支路产生的第一电压与第二电压支路产生的第二电压及第一参考电压产生反馈信号。信号放大支路用于根据第一电压与反馈信号产生第一放大电压,以及根据第二电压与反馈信号产生第二放大电压。第一电压支路用于根据第一输入电压与第一放大电压产生第一电压与第一输出电压。第二电压支路用于根据第二输入电压与第二放大电压产生第二电压与第二输出电压。其中,第一输出电压与第二输出电压用于确定第一输入电压与第二输入电压之间的差值,以确定第一电压支路的第三端与第二电压支路的第三端之间的电流。因此,第一反馈支路的存在使得第一电压与第二电压为可调电压,并以此实现对第一输出电压与第二输出电压的控制,从而实现在第一输入电压与第二输入电压发生改变时保持第一输出电压与第二输出电压的稳定输出,继而可根据稳定的第一输出电压与第二输出电压实现在更大的输入电压范围内对电流进行精确的检测。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1为本申请实施例提供的电流检测电路的结构示意图;
图2为本申请实施例提供的电流检测电路的电路结构示意图;
图3为本申请另一实施例提供的电流检测电路的结构示意图;
图4为本申请另一实施例提供的电流检测电路的电路结构示意图;
图5为本申请实施例提供的第一跨导放大器的输入输出特性的示意图;
图6为本申请另一实施例提供的电流检测电路的电路结构示意图;
图7为本申请又一实施例提供的电流检测电路的电路结构示意图;
图8为本申请实施例提供的第二跨导放大器的输入输出特性的示意图;
图9为本申请实施例提供的第一参考电压与第二输入电压之间的关系的示意图;
图10为本申请又一实施例提供的电流检测电路的电路结构示意图;
图11为本申请实施例提供的电流检测电路的控制方法的流程图;
图12为本申请实施例提供的图11中示出的步骤1101的一实施方式的示意图;
图13为本申请实施例提供的图11中示出的步骤1101的另一实施方式的示意图;
图14为本申请实施例提供的电流检测电路的控制装置的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参照图1,图1为本申请实施例提供的电流检测电路的结构示意图。如图1所示,该电流检测电路包括第一电压支路10、第二电压支路20、信号放大支路30与第一反馈支路40。其中,信号放大支路30的第一端与第一电压支路10的第一端及第一反馈支路40的第一端连接,信号放大支路30的第二端与第一电压支路10的第二端连接,信号放大支路30的第三端与第二电压支路20的第一端及第一反馈支路40的第二端连接,信号放大支路30的第四端与第二电压支路20的第二端连接,信号放大支路30的第五端与第一反馈支路40的第三端连接,第一电压支路10的第三端与第一输入电压VIN1连接,第二电压支路10的第三端与第二输入电压VIN2连接,第一反馈支路40的第四端用于输入第一参考电压VREF1。
具体地,第一反馈支路40用于根据第一电压支路10产生的第一电压与第二电压支路20产生的第二电压及第一参考电压VREF1产生反馈信号。信号放大支路30用于根据第一电压与反馈信号产生第一放大电压,以及根据第二电压与反馈信号产生第二放大电压。第一电压支路10用于根据第一输入电压VIN1与第一放大电压产生第一电压与第一输出电压VOUT1。第二电压支路20用于根据第二输入电压VIN2与第二放大电压产生第二电压与第二输出电压VOUT2。
其中,第一输出电压VOUT1由第一电压支路10的第四端输出,第二输出电压VOUT2由第二电压支路20的第四端输出,且第一输出电压VOUT1与第二输出电压VOUT2用于确定第一输入电压VIN1与第二输入电压VIN2之间的差值,以确定第一电压支路10的第三端与第二电压支路20的第三端之间的电流。其中,在一实施例中,第一电压支路10的第三端与第二电压支路20的第三端之间的电流为流过外部电阻器Rsns的电流。
在该实施例中,当图1所示电流检测电路稳定工作时,第一输出电压VOUT1和第二输出电压VOUT1会随着第一输入电压VIN1和第二输入电压VIN1的变化产生显著的变化。通过设置第一反馈支路40,能够获取到第一电压与第二电压,并可根据第一参考电压结合第一电压与第二电压输出对应的反馈信号。反馈信号调整放大支路30输出的第一放大电压与第二放大电压,继而作用于第一电压支路10与第二电压支路20,使第一电压与第二电压更接近参考电压VREF1,同时第一输出电压VOUT1与第二输出电压VOUT2也随着得到调整,以实现在第一输入电压VIN1和第二输入电压VIN2变化时,第一输出电压VOUT1与第二输出电压VOUT2也能有相对稳定的输出继而可根据稳定的第一输出电压VOUT1与第二输出电压VOUT2实现在更大的输入电压范围内对电流实现精确的检测。
图2中示例性示出了第一电压支路10的一种结构,如图2所示,第一电压支路10包括第四电阻R4、第七晶体管Q7与第五电阻R5。其中,第四电阻R4的第一端与第一输入电压VIN1连接,第四电阻R4的第二端分别与第七晶体管Q7的第二端及信号放大支路30的第一端连接,第七晶体管Q7的第一端与信号放大支路30的第二端连接,第七晶体管Q7的第三端与第五电阻R5的第一端连接,第五电阻R5的第二端接地GND。
其中,第七晶体管Q7的第三端为第一电压支路10的第四端,即第七晶体管Q7的第三端用于输出第一输出电压VOUT1。
在该实施例中,以第七晶体管Q7为PMOS管为例,则PMOS管的栅极为第七晶体管Q7的第一端,PMOS管的源极为第七晶体管Q7的第二端,PMOS管的漏极为第七晶体管Q7的第三端。
除此之外,第七晶体管Q7还可以采用其他任意合适的开关元件,例如三极管、绝缘栅双极型晶体管(IGBT)器件、集成门极换流晶闸管(IGCT)器件、门极关断晶闸管(GTO)器件、可控硅整流器(SCR)器件、结栅场效应晶体管(JFET)器件、MOS控制晶闸管(MCT)器件等。同时,图2中示出的第七晶体管Q7可作为并联连接的多个晶体管实现。
同时,在此实施例中,第七晶体管Q7工作在可变电阻区,即第七晶体管Q7可视为受控于第七晶体管Q7的源极与栅极之间的电压差(记为VSG7)的可变电阻,其中,电压差VSG7越大,则第七晶体管Q7所等效的电阻的电阻值越小,反之,电压差VSG7越小,则第七晶体管Q7所等效的电阻的电阻值越大。其中,电压差VSG7又与信号放大电路30所输出的第一放大电压负相关,则第七晶体管Q7所等效的电阻的电阻值随着第一放大电压增大而增大。
继而,在第一输入电压VIN1不变时,若第七晶体管Q7所等效的电阻的电阻值增大,则流过第四电阻R4的第一电流I1减小,第四电阻R4上的压降减小,第一电压Vpos增大。并且,由于第一电流I1减小,则第五电阻R5上的压降也减小,则第一输入电压VOUT1减小。
反之,若第七晶体管Q7所等效的电阻的电阻值减小,则流过第四电阻R4的第一电流I1增大,第四电阻R4上的压降增大,第一电压Vpos减小。并且,由于第一电流I1增大,则第五电阻R5上的压降也增大,则第一输入电压VOUT1增大。
图2中还示例性示出了第二电压支路20的一种结构,如图2所示,第二电压支路20包括第六电阻R6、第八晶体管Q8与第七电阻R7。其中,第六电阻R6的第一端与第二输入电压VIN2连接,第六电阻R6的第二端分别与第八晶体管Q8的第二端及信号放大支路30的第三端连接,第八晶体管Q8的第一端与信号放大支路30的第四端连接,第八晶体管Q8的第三端与第七电阻R7的第一端连接,第七电阻R7的第二端接地GND。
其中,第八晶体管Q8的第三端为第二电压支路20的第四端,即第八晶体管Q8的第三端用于输出第二输出电压VOUT2。
在该实施例中,以第八晶体管Q8为PMOS管为例,则PMOS管的栅极为第八晶体管Q8的第一端,PMOS管的源极为第八晶体管Q8的第二端,PMOS管的漏极为第八晶体管Q8的第三端。
除此之外,第八晶体管Q8还可以采用其他任意合适的开关元件,例如三极管、绝缘栅双极型晶体管(IGBT)器件、集成门极换流晶闸管(IGCT)器件、门极关断晶闸管(GTO)器件、可控硅整流器(SCR)器件、结栅场效应晶体管(JFET)器件、MOS控制晶闸管(MCT)器件等。同时,图2中示出的第八晶体管Q8可作为并联连接的多个晶体管实现。
同时,在此实施例中,第八晶体管Q8工作在可变电阻区,即第八晶体管Q8可视为受控于第八晶体管Q8的源极与栅极之间的电压差(记为VSG8)的可变电阻,其中,电压差VSG8越大,则第八晶体管Q8所等效的电阻的电阻值越小,反之,电压差VSG8越小,则第八晶体管Q8所等效的电阻的电阻值越大。其中,电压差VSG8又与信号放大电路30所输出的第二放大电压负相关,则第八晶体管Q8所等效的电阻的电阻值随着第二放大电压的提高而增大。
继而,在第二输入电压VIN2不变时,若第八晶体管Q8所等效的电阻的电阻值增大,则流过第六电阻R6的第二电流I2减小,第六电阻R6上的压降减小,第二电压Vneg提高。并且,由于第二电流I2减小,则第七电阻R7上的压降也减小,则第二输入电压VOUT2降低。
反之,若第八晶体管Q8所等效的电阻的电阻值减小,则流过第六电阻R6的第二电流I2增大,第六电阻R6上的压降增大,第二电压Vneg降低。并且,由于第二电流I2增大,则第七电阻R7上的压降也增大,则第二输入电压VOUT2提高。
图2中还示例性示出了第一反馈支路40的一种结构,如图2所示,第一反馈支路40包括第八电阻R8、第九电阻R9与比较器U2。其中,第八电阻R8的第一端与信号放大支路30的第一端连接,第八电阻R8的第二端分别与第九电阻R8的第一端及比较器U2的第一输入端连接,第九电阻R9的第二端与信号放大支路30的第三端连接,比较器U2的第二输入端用于输入第一参考电压VREF1,比较器U2的输出端与信号放大支路30的第五端连接,比较器U2的电源端与供电电压VDD连接。
具体地,第八电阻R8的第一端用于输入第一电压Vpos,第九电阻R9的第二端用于输入第二电压Vneg。第八电阻R8与第九电阻R9可以采用相同阻值的大电阻用于计算第一电压Vpos与第二电压Vneg的共模值(平均值)Vcm,并将该共模值Vcm输入至比较器U2的第一输入端,以使比较器U2输出对应的反馈信号。其中,比较器U2的第一输入端可为同相输入端,比较器U2的第二输入端可为反相输入端。
在该实施例中,第一反馈支路40用于将共模值Vcm调节到所需的第一参考电压VREF1。第一参考电压VREF1可用于追踪第一输入电压VIN1、第二输入电压VIN2、或第一输入电压VIN1和第二输入电压VIN2的平均值,与其保持一个固定的压差。因此,共模值Vcm也将对应的始终以一个固定的压差低于第一输入电压VIN1、第二输入电压VIN2、或第一输入电压VIN1和第二输入电压VIN2的平均值。例如,在一实施例中,可以将第一参考电压VREF1设计为始终比第二输入电压VIN2低250mV,即VREF1=VIN2-250mV。因此,当VIN2=20V时,Vcm=VREF1=19.75V,而当VIN2=3V时,Vcm=VREF1=2.75V。
在一实施例中,信号放大支路30包括放大器U1。其中,放大器U1的同相输入端为信号放大支路30的第一端,放大器U1的反相输入端为信号放大支路30的第三端,放大器U1的第一输出端为信号放大支路30的第二端,放大器U1的第二输出端为信号放大支路30的第四端,放大器U1的反馈信号输入端为信号放大支路30的第五端。同时,放大器U1的电源输入端用于输入供电电压VDD。
以下对图2所示的电路的工作原理进行说明。
其中,该电流检测电路用于检测流过外部电阻器Rsns的电流。电流检测电路允许在很宽的第一输入电压VIN1和第二输入电压VIN2的电压范围内准确地检测电流。电流检测电路通过将第一输入电压VIN1转换为流过第四电阻R4的第一电流I1来检测第一输入电压VIN1,即I1=(VIN1–Vpos)/r4,其中,r4为第四电阻R4的电阻值。然后第一电流I1流过第五电阻R5以产生第一输出电压VOUT1=r5*(VIN1–Vpos)/r4,其中,r5为第五电阻R5的电阻值。同样地,电流检测电路通过将第二输入电压VIN2转换为流过第六电阻R6的第二电流I2来检测第二输入电压VIN2,即I2=(VIN2–Vneg)/r6,其中,r6为第六电阻R6的电阻值。然后第二电流I2流过第七电阻R7以产生第二输出电压VOUT2=r7*(VIN2–Vneg)/r6,其中r7为第七电阻R7的电阻值。同时,放大器U1强制Vpos=Vneg。结果,当选取第五电阻于第四电阻值的比例于第七电阻值和第六电阻值的比例相等时,第一输入电压VIN1与第二输入电压VIN2的输入电压差被以电阻的比例放大,即:VOUT1–VOUT2=(r5/r4)*(VIN1–VIN2)=(r7/r6)*(VIN1–VIN2)。
第一电压Vpos与第二电压Vneg的共模值Vcm被定义为第一电压Vpos和第二电压Vneg的平均电压,即Vcm=(Vpos+Vneg)/2。要使电流检测电路正常工作,共模值Vcm必须低于第一输入电压电压VIN1和第二输入电压VIN2。由于放大器U1由供电电压VDD供电,因此共模值Vcm也需要低于供电电压VDD。
在一实施例中,如图3所示,电流检测电路还包括第二反馈支路50与第一电阻R1。其中,第二反馈支路50的第一端分别与第一电阻R1的第一端及第一反馈支路40的第四端连接,第一电阻R1的第二端与第二输入电压VIN2连接。第二反馈支路50用于提供第一反馈电流Ivcm,以在第一电阻R1上产生压降,并根据压降与第二输入电压VIN2确定第一参考电压VREF1。
具体地,第一电阻R1上的压降为第一电阻R1的电阻值与第一反馈电流的乘积。第一参考电压VREF1即为第二输入电压VIN2与第一电阻R1上的压降之差。通过设置第二反馈支路50,能够通过第一反馈电流Ivcm实现对第一参考电压VREF1的调整,以使第一参考电压VREF1为可调电压。
在该实施例中,第一参考电压VREF1与第二输入电压VIN2的电压差由第一电阻R1和第一反馈电流Ivcm来实现。即VIN2-r1*Ivcm=VREF1,其中r1为第一电阻R1的电阻值。当第一反馈电流为恒定值时(如恒流源)这样的电路设定可以保证第一参考电压VREF1始终低于第二输入电压VIN2一个固定的电压值r1*Ivcm。电流检测电路通过比较器U2将检测到的共模值Vcm和第一参考电压VREF1进行比较并输出反馈信号以调整信号放大电路30以使第一电压Vpos和第二电压Vneg的平均值(即共模值Vcm)趋近于第一参考电压VREF1,从而达到稳定第一电压Vpos和第一输入电压VIN1间压降及第二电压Vneg和第二输入电压VIN2间压降,即控制第四电阻R4上压降与第六电阻R6上的压降的目的。如前所述,当第四电阻R4与第六电阻R6上的压降相对稳定时,第五电阻R5和第七电阻R7上的压降也会比较稳定,有助于保持第一输出电压和第二输出电压相对稳定。
以图2所示的电路结构为例,即将图2所示的第一参考电压VREF1由第二输入电压VIN2、第一电阻R1和第一反馈电流Ivcm来获得,即VREF1=VIN2-r1*Ivcm,第一反馈电流Ivcm可以取恒定值以使r1*Ivcm为250mV。具体地,第一参考电压VREF1来自第二输入电压VIN2,稳态下第一参考电压VREF1与共模值Vcm相等,即Vcm=VIN2-250mV。假设Rsns=10mΩ,r5与r4的比例为5:1,当流过外部电阻器Rsns的电流为1A时,VRsns=VIN1-VIN2=10mV,其中,VRsns为外部电阻器Rsns两端的电压。当VIN2=5V时,VIN1将为5.01V,并且, Vpos=Vneg=VIN2-250mV=4.75V。在稳定状态下,电流检测电路的输出将为VOUT1=(5.01-4.75)*5=1.30V和VOUT2=(5-4.75)*5=1.25V。因此,输出电压差(VOUT1-VOUT2)=50mV,是输入电压差(VIN1-VIN2)的5倍。而当输入电压升高到VIN2=20V时,保持1A的电流,VIN1将为20.01V,并且,Vpos=Vneg=19.75V。尽管输入电压显著增加,但电流检测电路的输出将保持为VOUT1=1.30V和VOUT2=1.25V,并不受输入电压VIN1和VIN2的影响。稳定的输出电压值有助于实现更精确的电流检测。同时(VOUT1-VOUT2)=50mV,即仍为输入电压差(VIN1-VIN2)的5倍。
可以看到,通过第一反馈支路40与第二反馈支路50的结合,能够使得第一参考电压VREF1可调。当第一参考电压VREF1随第二输入电压VIN2变化并保持压差恒定时,第一电压Vpos和第一输入电压VIN1间压降及第二电压Vneg和第二输入电压VIN2间的压降也保持恒定,从而通过对第一电流I1和第二电流I2的调整实现对第一输出电压VOUT1与第二输出电压VOUT2的控制。并且,由于可以保持共模值Vcm和第二输出电压VOUT2间的压降固定,则可实现在第一输入电压VIN1和/或第二输出电压VIN2改变时,保持第一输出电压VOUT1与第二输出电压VOUT2的稳定,从而最大限度的保持电流检测电路可工作的输入电压范围。
在一实施例中,第二反馈支路50可以由固定电流源实现,此时,第一反馈电流为一固定电流源所输出的固定电流,即Ivcm和Ivcm*r1为定值。这时第二输入电压VIN2与第一参考电压间的压降保持恒定,可以使输出电压VOUT1和VOUT2不随输入电压VIN1和VIN2的变化而变化。
在一实施例中,如图4所示,信号放大支路30包括放大器U1,放大器U1包括第一晶体管Q1与第二晶体管Q2,且第一晶体管Q1的第一端为信号放大支路30的第一端,第二晶体管Q2的第一端为信号放大支路30的第三端。其中,第二反馈支路50包括第一跨导放大器U3、第二电阻R2与第三电阻R3。
其中,第一跨导放大器U3的第二端分别与第二电阻R2的第一端及第三电阻R3的第一端连接,第一跨导放大器U3的第三端用于输入第二参考电压VREF2,第一跨导放大器U3的第二端和第三端组成第一跨导放大器的差分输入。第一跨导放大器U3的第一端分别与第一电阻R1的第一端及第一反馈支路40的第四端连接,第二电阻R2的第二端用于输入代表第一晶体管Q1的第三端与第二端之间的电压差的第一检测电压VDS1,第三电阻R3的第二端用于输入代表第二晶体管Q2的第三端与第二端之间的电压差的第二检测电压VDS2。
其中,第一检测电压VDS1为与第一晶体管Q1的第三端与第二端之间的电压差相对应的电压,具体可根据实际应用情况进行设置,本申请实施例对此不作具体限制。例如,在一实施例中,第一检测电压VDS1为第一晶体管Q1的第三端与第二端之间的电压差与一固定系数的乘积。又如,在另一实施例中,第一检测电压VDS1为第一晶体管Q1的第三端与第二端之间的电压差与一固定数值的差值。而第二检测电压VDS2的具体设置方式与第一检测电压VDS1,其在本领域技术人员容易理解的范围内,这里不再赘述。
具体地,第一跨导放大器U3是一种将输入差分电压转换为输出电流的放大器。第一检测电压VDS1与第二检测电压VDS2的第一共模值VDScm被定义为第一检测电压VDS1与第二检测电压VDS2的平均电压,即VDScm=(VDS1+VDS2)/2。
同时,在该实施例中,以第一晶体管Q1与第二晶体管Q2均为NMOS管为例,则NMOS管的栅极为第一晶体管Q1(或第二晶体管Q2)的第一端,NMOS管的源极为第一晶体管Q1(或第二晶体管Q2)的第二端,NMOS管的漏极为第一晶体管Q1(或第二晶体管Q2)的第三端。
除此之外,第一晶体管Q1与第二晶体管Q2还可以采用其他任意合适的开关元件,例如三极管、绝缘栅双极型晶体管(IGBT)器件、集成门极换流晶闸管(IGCT)器件、门极关断晶闸管(GTO)器件、可控硅整流器(SCR)器件、结栅场效应晶体管(JFET)器件、MOS控制晶闸管(MCT)器件等。同时,图4中示出的第一晶体管Q1与第二晶体管Q2可作为并联连接的多个晶体管实现。
在一实施例中,放大器U1还包括第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、第六晶体管Q6、第一电流源I11、第二电流源I12与第三电流源I13。其中,第三晶体管Q3的第一端分别与第四晶体管Q4的第一端及第一反馈支路40的第三端连接,第三晶体管Q3的第二端与第四晶体管Q4的第二端均与供电电压VDD连接,第三晶体管Q3的第三端分别与第五晶体管Q5的第二端及第一晶体管Q1的第三端连接,第一晶体管Q1的第二端分别与第二晶体管Q2的第二端及第二电流源I12的负极连接,第五晶体管Q5的第一端与第六晶体管Q6的第一端均用于输入第三电压VCP,第五晶体管Q5的第三端分别与第一电压支路10的第二端及第一电流源I11的负极连接,第四晶体管Q4的第三端分别与第六晶体管Q6的第二端及第二晶体管Q2的第三端连接,第六晶体管Q6的第三端分别与第二电压支路20的第二端及第三电流源I13的负极连接,第一电流源I11的正极、第二电流源I12的正极及第三电流源I13的正极均接地GND。
在该实施例中,以第三晶体管Q3、第四晶体管Q4、第五晶体管Q5与第六晶体管Q6均为PMOS管为例,则PMOS管的栅极为第三晶体管Q3 (或第四晶体管Q4、或第五晶体管Q5、或第六晶体管Q6)的第一端,PMOS管的源极为第三晶体管Q3 (或第四晶体管Q4、或第五晶体管Q5、或第六晶体管Q6)的第二端,PMOS管的漏极为第三晶体管Q3 (或第四晶体管Q4、或第五晶体管Q5、或第六晶体管Q6)的第三端。
除此之外,第三晶体管Q3、第四晶体管Q4、第五晶体管Q5与第六晶体管Q6还可以采用其他任意合适的开关元件,例如三极管、绝缘栅双极型晶体管(IGBT)器件、集成门极换流晶闸管(IGCT)器件、门极关断晶闸管(GTO)器件、可控硅整流器(SCR)器件、结栅场效应晶体管(JFET)器件、MOS控制晶闸管(MCT)器件等。同时,图4中示出的第三晶体管Q3、第四晶体管Q4、第五晶体管Q5与第六晶体管Q6可作为并联连接的多个晶体管实现。
以下对图4所示的电路的工作原理进行说明。
在稳定状态下,放大器U1调节第一电压Vpos等于第二电压Vneg。如果第一电压Vpos大于第二电压Vneg,第一晶体管Q1将流过更多电流,从而导致放大器U1输出的第一放大电压Vo1下降。结果,第七晶体管Q7将第一电压Vpos拉低并回到第一电压Vpos等于第二电压Vneg。同样地,如果第二电压Vneg大于第一电压Vpos,第二晶体管Q2将流过更多电流,从而导致放大器U1输出的第二放大电压Vo2下降。结果,第七晶体管Q7将第二电压Vpos拉低并回到第一电压Vpos等于第二电压Vneg。
而如前所述,这样设置的有益效果在于第一电压Vpos与第二电压Vneg的共模值Vcm由第一反馈支路40调节到第一参考电压VREF1。当共模值Vcm大于第一参考电压VREF1时,比较器U2所输出的反馈信号VBP上升,第三晶体管Q3的漏极电压由于其源极与栅极之间的电压差(记为VSG3)降低而降低,第四晶体管Q4的漏极电压由于其源极与栅极之间的电压差(记为VSG4)降低而降低。结果,第一放大电压Vo1和第二放大电压Vo2都会下降,从而导致第一电压Vpos与第二电压Vneg的共模值Vcm下降到等于第一参考电压VREF1。
当第一输入电压VIN1和第二输入电压VIN2的变化范围比较大时,采用固定的Ivcm来使第二输入电压VIN2与第一参考电压VREF1之间的差值Ivcm*r1保持恒定,是一种保持输出电压VOUT2和VOUT2稳定的方法。然而,当供电电压VDD小于第二输入电压VIN2时,电流检测电路则有可能不能在固定的第二输入电压VIN2与第一参考电压VREF1之间的差值Ivcm*r1下正常工作,在这种情况下,需要采用可变的Ivcm来动态调整第二输入电压VIN2与第一参考电压VREF1之间的差值,以保持电流检测电路能够正常地工作。
具体的,当供电电压VDD小于第二输入电压VIN2时,比如VDD=19.0V而VIN2=20V,电流检测电路将无法在固定的∆v=250mV时工作,其中,假设第一参考电压VREF1与第二输入电压VIN2之间的差值恒定为∆v。以第一晶体管Q1和第二晶体管Q2的阈值电压Vth为0.7V,且第一晶体管Q1、第二晶体管Q2、第三晶体管Q3与第四晶体管Q4的饱和漏源电压Vdssat为0.2V。当∆v=250mV,即Vpos=Vneg=19.75V时,差分输入对管(包括第一晶体管Q1和第二晶体管Q2)无法在饱和模式下工作,因为第一晶体管Q1和第二晶体管Q2的源极电压将处于Vpos-Vth=19.05V,高于供电电压VDD。即使通过增加第一晶体管Q1和第二晶体管Q2的体效应等技术,使第一晶体管Q1和第二晶体管Q2的阈值电压增加到1.0V,这时第一晶体管Q1和第二晶体管Q2的源极电压降低为18.75V。虽然,第一晶体管Q1和第二晶体管Q2的源极电压小于供电电压VDD,但第一晶体管Q1的源极电压与供电电压VDD的电压差依旧小于第一晶体管Q1的饱和漏源电压Vdssat和第三晶体管Q3的饱和漏源电压Vdssat之和,同时第二晶体管Q2的源极电压与供电电压VDD的电压差依旧小于第二晶体管Q2的饱和漏源电压Vdssat和第四晶体管Q4的饱和漏源电压Vdssat之和。因此,第一晶体管Q1、第二晶体管Q2、第三晶体管Q3与第四晶体管Q4中的一个或多个器件将进入三极管区(即可变电阻区),从而使电流检测电路无法正常工作。
此外,对于晶体管而言,阈值电压和饱和漏源电压Vdssat随工艺和工作温度的变化而显著变化,因此很难通过简单地增加阈值电压而在各种不同的条件下运行。并且,此时第一参考电压VREF1为19.75V也大于供电电压VDD,则第一反馈支路40可能因第一参考电压VREF1大于供电电压VDD而失效。在这种情况下,需要设置第二反馈支路50生成可变的Ivcm来动态调整第二输入电压VIN2与第一参考电压VREF1之间的差值,以保持电流检测电路能够正常地工作。
进而,通过设置第二反馈支路50,可将代表第一晶体管Q1的漏源电压差(即第一晶体管Q1的第二端与第三端之间的电压差)的第一检测电压VDS1,以及代表第二晶体管Q2的漏源电压差的(即第二晶体管Q2的第二端与第三端之间的电压差)的第二检测电压VDS2调节到第二参考电压VREF2,且该第二参考电压VREF2的设定可以保证当第一检测电压VDS1和第二检测电压VDS2大于等于第二参考电压VREF2时,第一晶体管Q1的漏源电压差大于其饱和漏源电压Vdssat,第二晶体管Q2的漏源电压差也大于其饱和漏源电压Vdssat。这可确保第一晶体管Q1与第二晶体管Q2即使在第一输入电压VIN1或第二输入电压VIN2增加到高于供电电压VDD时也保持饱和状态。同时,通过使用常规的宽摆幅共源共栅架构对电压VCP进行偏置,其中,电压VCP为第五晶体管Q5与第六晶体管Q6的驱动电压,只要电流检测电路工作并且调节第一放大电压Vo1与第二放大电压Vo2,第一晶体管Q1与第二晶体管Q2就会保持在饱和导通模式。
具体地,第二反馈支路50用于接收第一检测电压VDS1和第二检测电压VDS2,并对第一检测电压VDS1和第二检测电压VDS2处理后得到代表平均漏源电压差的第一共模值VDScm。第二参考电压VREF2与第一共模值VDScm的差值∆Vds决定第一跨导放大器U3输出的第一反馈电流Ivcm。而第一反馈电流Ivcm则决定第二输入电压VIN2和第一参考电压VREF1间差值∆v的大小。较大的第一反馈电流Ivcm会增加∆v,从而降低第一参考电压VREF1,进而降低第一电压Vpos和第二电压Vneg的共模电压Vcm。跨导放大器可以被配置为当第二参考电压VREF2与第一共模值VDScm的差值∆Vds小于预设阈值Vset时,第二反馈支路50输出的第一反馈电流Ivcm将保持不变在预设电流Iset,即保持第二输入电压VIN2和第一参考电压VREF1间差值∆v恒定。而当第二参考电压VREF2与第一共模值VDScm的差值∆Vds大于预设阈值Vset时,第二反馈支路50输出的第一反馈电流Icvm将不断增加,即不断增加∆v,也就是在第二输入电压VIN2不变的条件下不断降低第一参考电压VREF1。这样,随着VREF1的不断降低,第一电压Vpos和第二电压Vneg的共模电压Vcm随之不断降低,进而增加第一共模值VDScm,直到第二参考电压VREF2与第一共模值VDScm的差值∆Vds达到预设阈值附近新的平衡点。
在一实施方式中,还可以利用第一跨导放大器的输出饱和特性来实现第一反馈电流Icvm对于第二参考电压VREF2与第一共模值VDScm的差值∆Vds(即第一跨导放大器U3的差分输入)的非线性关系。
请参照图5,图5为第一跨导放大器U3的输入输出特性的示意图。如图5所示,横轴表示第二参考电压VREF2与第一共模值VDScm的差值∆Vds,纵轴表示第一反馈电流Icvm。从图5中可以看出,第一跨导放大器输出的第一反馈电流Icvm包括第一直流偏置电流Ib1和第一交流输出电流L1两部分。其中第一直流偏置电流Ib1可以由第一跨导放大器提供也可以由并联的外接电流源提供。若第一反馈电流Icvm只包括第一交流输出电流L1,则第一跨导放大器输出的第一反馈电流Icvm在第一跨导放大器的差分输入电压(即差值∆Vds)为0时过零,在差分输入电压小于饱和阈值时(如Vset1)交流输出电流L1达到饱和值-Isat1。同理在差分输入电压大于饱和阈值时(如Vset1)交流输出电流L1达到饱和值Isat1。在本实施例中,可以通过合理配置第二参考电压VREF2,使得当第一共模值VDScm达到目标值时,第一跨导放大器U3的差分输入电压在饱和电压Vset1附近。这样就可以实现当∆Vds从Vset1增加时,第一反馈电流Icvm快速增加,而当∆Vds从Vset1减小时,第一反馈电流Icvm保持不变。这里,第一跨导放大器的增益(即图中所示第一跨导放大器输出的的第一反馈电流Icvm中的交流输出电流L1过零点处的斜率)需要尽可能地大,以实现对第二输入电压VIN2和第一参考电压VREF1间差值∆v的快速闭环控制。第一跨导放大器的增益足够大时,输入差分电压的饱和阈值接近0,而对∆Vds进行闭环控制的均衡点也接近∆Vds=0,也就是第二参考电压VREF2与第一共模值VDScm相等。同时,可以通过控制第一直流偏置电流Ib1来实现对跨导放大器饱和时固定的第一反馈电流Icbm的设定。其中Iset1=Ib1-Isat1。
例如,在一实施例中,假设电压VCP偏置使得第一晶体管Q1与第二晶体管Q2的漏源电压均为0.25V,即电压VDN与电压VDP均为供电电压VDD与0.25v的差值,即18.75V。
仍以第一晶体管Q1和第二晶体管Q2的阈值电压Vth为0.7V,且第一晶体管Q1、第二晶体管Q2、第三晶体管Q3与第四晶体管Q4的饱和漏源电压Vdssat为0.2V为例。则当第二输入电压VIN2为20V和供电电压VDD为19.0V时,在未设置第二反馈支路50时,第一晶体管Q1和第二晶体管Q2的漏源电压均约为0v。
而通过设置第二反馈支路50,以第一晶体管Q1与第二晶体管Q2的漏源电压差直接作为第一检测电压VDS1和第二检测电压VDS2输入第二反馈支路50,并设置第二参考电压VREF2为0.25V,第二反馈支路50将降低第一参考电压VREF1,直到第一晶体管Q1与第二晶体管Q2的第一共模值VDScm为0.25V,且大于第一晶体管Q1与第二晶体管Q2的饱和漏源电压Vdssat。此时,第一晶体管Q1的源极电压以及第二晶体管Q2的源极电压以及共模值Vcm将分别降低到VDP-VREF2=18.5v、VDN-VREF2=18.5V以及VDP-VREF2+Vth=19.2V,以确保第一晶体管Q1与第二晶体管Q2在第二输入电压VIN2大于供电电压VDD时保持饱和导通状态。
同时,在该实施例中,对于第二输入电压VIN2为5V,并小于供电电压VDD,且第一晶体管Q1与第二晶体管Q2的第一共模值VDScm大于第二参考电压VREF2的情况,第二反馈支路50将饱和,不会继续拉低第一参考电压VREF1。第一参考电压VREF1将保持在至少4.75V。从而按照设计实现第一参考电压VREF1和第二输入电压VIN2的最小固定电压差为250mV。
在此实施例中,通过设置第二反馈支路50,实现了一个自适应的第一电压Vpos和第二电压Vneg共模值Vcm的控制回路以根据电流检测电路的工作条件动态调整共模值Vcm。使得电流检测电路在供电电压VDD大于第一输入电压VIN1的条件下可以最大限度的保持电流检测电路的输入电压工作范围和检测精度,而在供电电压VDD小于第一输入电压VIN1的条件下,保持电流检测能电路正常工作。
需要说明的是,如图2或图4所示的电流检测电路的硬件结构仅是一个示例,并且,电流检测电路可以具有比图中所示出的更多的或者更少的部件,可以组合两个或更多的部件,或者可以具有不同的部件配置,图中所示出的各种部件可以在包括一个或多个信号处理和/或专用集成电路在内的硬件、软件、或硬件和软件的组合中实现。
例如,在本申请的实施例中,放大器U1采用的是折叠级联共源共栅结构,而在其他的实施例中,放大器U1也可以采用其他类型的差分放大器,本申请实施例对此不作具体限制。
又如,在一实施例中,如图6所示,第一晶体管Q1与第二晶体管Q2是由双极型器件(BJT)实现的。其中,在该实施例中,第二反馈支路50用于对第一晶体管Q1与第二晶体管Q2的平均发射极-集电极电压进行调节,以使第一晶体管Q1与第二晶体管Q2保持在线性区。具体实现过程与上述实施例类似,其在本领域技术人员容易理解的范围内,这里不在赘述。
再如,在另一实施例中,如图7所示,第二反馈支路50包括第二跨导放大器U4。第二跨导放大器U4的第二端用于输入代表第二输入电压VIN2的第一电压信号,第二跨导放大器U4的第三端用于输入代表信号放大支路50的供电电压VDD的第二电压信号,第二跨导放大器U4的第一端分别与第一电阻R1的第一端及第一反馈支路40的第四端连接。
其中,第一电压信号VS1为与第二输入电压VIN2相对应的电压,具体可根据实际应用情况进行设置,本申请实施例对此不作具体限制。例如,在一实施例中,第一电压信号VS1为第二输入电压的1/n与第一预设偏置电压Vb的差值,即VS1=VIN2/n-Vb,n≥1。对第二输入电压VIN2进行n倍的分压是为了避免第二输入电压VIN2超过第二跨导放大器的供电电压导致第二跨导放大器失效。第一预设偏置电压Vb可根据实际情况进行设置,本申请实施例对此不作具体限制。
其次,第二电压信号VS2为与供电电压VDD相对应的电压,具体可根据实际应用情况进行设置,本申请实施例对此不作具体限制。例如,在一实施例中,第二电压信号VS2为供电电压VDD的1/n,即VS2=VDD/n。这里分压的比例需与第一电压信号VS1对第二输入电压VIN2的分压比例相同。其中,在该实施例中,以第二跨导放大器U4的第二端输入代表第二输入电压VIN2的信号为例。而在其他的实施例中,第二跨导放大器U4的第二端也可用于输入代表第一输入电压VIN1的信号,并且具体实现过程与第二跨导放大器U4的第二端输入代表第二输入电压VIN2的信号类似,其在本领域技术人员容易理解的范围内,这里不再赘述。
在此实施例中,通过感测第一输入电压VIN1与供电电压VDD,或第二输入电压VIN2与供电电压VDD之间的电压差,以实现对第一参考电压VREF1的动态调整。与图4中基于感测第一晶体管Q1和第二晶体管Q2的第一共模值VDScm对第一反馈电流Ivcm进行闭环控制不同,图7所示电路是基于感测第二输入电压VIN2和供电电压VDD对第一反馈电流Ivcm进行开环的控制。第二跨导放大器U4可以被配置为当分压后的第二输入电压VIN2和分压后的供电电压VDD的差值(VIN2-VDD)/n小于预设阈值时,第二反馈支路50输出的第一反馈电流Ivcm将保持在预设电流值Iset不变,即保持第二输入电压VIN2和第一参考电压VREF1间差值∆v恒定。而当分压后的第二输入电压VIN2和分压后的供电电压VDD的差值(VIN2-VDD)/n大于预设阈值时,第二反馈支路50输出的第一反馈电流Icvm将增加,也就是∆v增加,即在第二输入电压VIN2不变的条件下降低第一参考电压VREF1。这样,随着VREF1的降低,第一电压Vpos和第二电压Vneg的共模值Vcm随之降低,进而使第一晶体管和第二晶体管可以保持工作在饱和区。
具体地,图7中电路的共模值Vcm可以表示为:Vcm=VREF1=VIN2-Icvm*R1=VIN2-(gm*(VIN2/n-Vb-VDD/n)+Ib2)*r1。其中,r1为第一电阻R1的电阻值,gm为第二跨导放大器U4的增益(跨导),Ib2为第二跨导放大器U4输出的直流偏置电流或者与第二跨导放大器U4输出并联的电流源提供的直流电流偏置。可以看到,这里可以通过配置第二跨导放大器U4的增益gm为n/r1使得第一参考电压VREF1保持与供电电压VDD固定的差值,即:VREF1=VDD+n*Vb-Ib*r1。这里可以通过配置固定的第一预设偏置电压Vb和固定的直流偏置电流Ib2来设定第一参考电压VREF1和供电电压VDD之间的差值使得共模值Vcm可以和供电电VDD之间保持固定的且足够的电压差值∆v’以确保第一晶体管Q1和第二晶体管Q2工作在饱和区。
同样可以利用第二跨导放大器U4的输出饱和特性来实现第一反馈电流Icvm对于第二跨导放大器U4的差分输入电压∆VDn的非线性关系。
请参照图8,图8为第二跨导放大器的输入输出特性的示意图。如图8所示,其中,横轴表示第二跨导放大器U4的差分输入电压,也就是第一电压信号VS1与第二电压信号VS2的差值,其中,以VS1=VIN2/n-Vb,且VS2=VDD/n为例,则∆VDn=VS1-VS2=(VIN2-VDD)/n-Vb。纵轴表示第一反馈电流Icvm。从图中可以看出,第二跨导放大器的输出电流Icvm包括第二直流偏置电流Ib2和第二交流输出电流L2这两部分。其中,第二直流偏置电流Ib2可以由第二跨导放大器提供也可以由与其并联的外接电流源提供。若第一反馈电流Icvm只包括第二交流输出电流L2,则第二跨导放大器的输出的第一反馈电流Icvm会在第二跨导放大器的差分输入电压(即差值∆VDn)为0时过零。在差分输入电压∆VDn小于饱和阈值时(如Vset2)交流输出电流达到饱和值-Isat2。在本实施例中,可以通过合理配置第一预设偏置电压Vb和第二直流偏置电流Ib2,使得当第二输入电压VIN2与供电电压VDD之间的电压差超过保持第一晶体管Q2和第二晶体管Q2工作在饱和区所需的最小压差时,第二跨导放大器U4的差分输入电压∆VDn在饱和电压Vset2附近,且这时第一反馈电流Icvm为预设电流Iset2。同时,可以控制第二跨导放大器U4的跨导gm使其接近n/r1,以使得在第二跨导放大器U4的差分输入电压∆VDn大于饱和电压Vset2时,其输出的第一反馈电流Icvm的变化正好保持供电电压VDD和第一参考电压VREF1之间的电压差值稳定,进而控制共模电压Vcm与供电电压VDD之间保持稳定的电压差∆v’。
这样就可以实现前面所述的第二跨导放大器U4输出的第一反馈电流Icvm对于差分输入电压∆VDn的非线性关系。也就是当供电电压VDD与第二输入电压VIN2之间差值大于预设电压阈值时,控制第一参考电压VREF1与第二输入电压VIN2之间差值恒定,而当供电电压VDD与第二输入电压VIN2之间差值小于预设电压阈值时,控制第一参考电压VREF1与供电电压VDD之间差值恒定。这里第二输入电压VIN2和第一参考电压VREF1之间的关系如图9所示。
请参阅图9,可以看出,当第二输入电压VIN2与供电电压VDD的差值小于预设阈值VT时,第一参考电压VREF1被配置为VIN2-∆v,即随第二输入电压VIN2的增加以同样的步进增加。而当第二输入电压VIN2与供电电压VDD的差值大于预设阈值VT时,第一参考电压VREF1被配置为保持与供电电压VDD的差值固定为∆v’。由于电路的供电电压VDD保持恒定,那么这时第一参考电压VREF1也保持恒定。其中,如前所述,∆v可以为250mV,而∆v’可以配置为第二晶体管Q2的阈值电压Vth与第四晶体管Q4和第六晶体管Q6的饱和漏源电压之差即∆v’=Vth-Vdssat-Vdssat≈0.3V。而阈值电压VT为VT=∆v’+∆v=0.55V。
在实际应用中,考虑到工艺,温度等的裕量,以及比较器U2的输入电压范围,一半选取∆V’=-∆v≈-250mV,这时VT=0即当VIN2=VDD时第一参考电压VREF1的设定从以固定压差∆v跟随第二输入电压VIN2转换到以固定压差∆v跟随供电电压VDD(即维持恒定在VDD-∆v)。结合前面的分析,当预设阈值VT=0时,第一预设偏置电压Vb的选取即简化为取第二跨导放大器的饱和阈值电压Vset2。
又如,在另一实施例中,如图10所示,第二反馈支路还包括第四电流源I14。其中,第四电流源I14的负极与第一跨导放大器U3的第一端连接,第四电流源I14的正极接地GND。第四电流源I14可以用于提供第一直流偏置电流Ib1或第二直流偏置电流Ib2。
可以理解的是,对于本申请中的任一实施例,均可以采用与图10所示的电路结构相同的方式增加第四电流源I14,且具体实现方式与图10所示的电路结构的实现方式类似,其在本领域技术人员容易理解的范围内,这里不再赘述。
图11为本申请实施例提供的电流检测电路的控制方法的流程图。其中,电流检测电路的第一端与第一输入电压连接,电流检测电路的第二端与第二输入电压连接,电流检测电路用于根据第一输入电压与第二输入电压输出第一输出电压与第二输出电压,以根据第一输出电压与第二输出电压确定电流检测电路的第一端与第二端之间的电流。这里,电流检测电路的结构可以参考上述针对图1至图10的具体描述,这里不再赘述。该电流检测电路的控制方法包括以下步骤:
步骤1101:确定输入至电流检测电路中放大器的第一电压与第二电压,以及确定可调的第一参考电压。
在一实施例中,如图12所示,步骤1101中确定可调的第一参考电压具体包括以下方法:
步骤1201:获取代表第二输入电压的第一电压信号,以及代表放大器的供电电压的第二电压信号。
步骤1202:根据第一电压信号与第二电压信号之间的第一差值,确定第一参考电压。
具体地,在一实施方式中,若第一差值不大于第一预设差值,则保持第二输入电压与第一参考电压之间的电压差恒定。
在另一实施方式中,若第一差值大于第一预设差值,则保持第一参考电压恒定。
其中,第一预设差值均可根据实际应用情况进行设置,本申请实施例对此不作具体限制。
例如,在一些实施例中,第一预设差值为0。此时,若第二输入电压小于供电电压,则保持第一参考电压与第二输入电压之间的电压差恒定。若第二输入电压大于供电电压,则保持第一参考电压与供电电压之间的电压差恒定。
具体地,在该实施例中,在第二输入电压大于供电电压时,保持第一参考电压与供电电压之间的压差恒定,以使电流检测电路中的器件保持在饱和状态。反之,在第二输入电压小于供电电压时,则保持第一参考电压与第二输入电压之间的电压差恒定。同时,第一参考电压与第二输入电压之间恒定的电压差(记为第一电压差)与第一参考电压与供电电压之间恒定的电压差(记为第二电压差)相等,即第一电压差等于第二电压差。
在另一实施例中,放大器包括第一晶体管与第二晶体管,第一晶体管的第一端与第一输入电压连接,第二晶体管的第一端与第二输入电压连接。则步骤1101中确定可调的第一参考电压具体包括以下方法:
步骤1301:获取代表第一晶体管的第二端与第三端之间电压差的第一检测电压,及代表第二晶体管的第二端与第三端之间电压差的第二检测电压。
步骤1302:根据第一检测电压,和/或,第二检测电压,确定第一参考电压。
具体地,在一实施方式中,若第一检测电压不大于第一电压阈值,和/或,第二检测电压不大于第一电压阈值,则降低第一参考电压。
在另一实施方式中,若第一检测电压大于第一电压阈值,且第二检测电压大于第一电压阈值,则保持第一参考电压与第二输入电压之间的电压差恒定。
在该实施例中,第一检测电压不大于第一电压阈值,和/或,第二检测电压不大于第一电压阈值时,降低第一参考电压,以使电流检测电路中的器件保持在饱和状态。反之,在第一检测电压大于第一电压阈值,同时, 第二检测电压大于第一电压阈值时,则保持第一参考电压与第二输入电压之间的电压差恒定。
其中,第一电压阈值可根据实际应用情况进行设置,本申请实施例对此不作具体限制。
步骤1102:根据第一电压、第二电压与第一参考电压,产生反馈信号。
在一实施例中,可先获取第一电压与第二电压的共模值,并根据该共模值与第一参考电压的差值获得反馈信号。
步骤1103:根据反馈信号调整第一电压与第二电压的共模值,以使电流检测电路输出第一输出电压与第二输出电压。
通过设置可调的第一参考电压以输出对应的反馈信号,在根据该反馈信号调整第一电压与第二电压的共模值,能够使电流检测电路中的器件,例如第一晶体管与第二晶体管,即使在第一输入电压增加到与供电电压之间的差值大于或等于第一预设差值,和/或,第二输入电压增加到与供电电压之间的差值大于或等于第一预设差值时也保持饱和状态,从而电流检测电路所输出的第一输出电压与第二输出电压能够被正常获得,即电流检测电路能够正常工作。
继而,在一实施方式中,电流检测电路还包括第二反馈支路与第一电阻,第二反馈支路通过第一电阻与第二输入电压连接,其中,第一电阻与第二反馈支路之间的连接点用于输出第一参考电压。则上述步骤中的降低第一参考电压的具体实现过程可包括:增大第二反馈支路输出的第一反馈电流,以增大第一电阻的压降,其中,若第一电阻的压降增大,则第一参考电压降低。
应理解,方法实施例中对电流检测电路的具体控制以及产生的有益效果,可以参考上述电流检测电路的实施例中的相应描述,为了简洁,这里不再赘述。
本申请实施例提供了一种电流检测电路的控制装置1400,其中,电流检测电路的控制装置1400可以采用微控制单元(Microcontroller Unit,MCU)或者数字信号处理(Digital Signal Processing,DSP)控制器等。
如图14所示,电流检测电路的控制装置1400包括至少一个处理器1401以及存储器1402,其中,存储器1402可以内置在电流检测电路的控制装置1400中,也可以外置在电流检测电路的控制装置1400外部,存储器1402还可以是远程设置的存储器,通过网络连接所述电流检测电路的控制装置1400。
存储器1402作为一种非易失性计算机可读存储介质,可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块。存储器1402可以包括存储程序区和存储数据区,其中,存储程序区可存储操作***、至少一个功能所需要的应用程序;存储数据区可存储根据终端的使用所创建的数据等。此外,存储器1402可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中,存储器1402可选包括相对于处理器1401远程设置的存储器,这些远程存储器可以通过网络连接至终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
处理器1401通过运行或执行存储在存储器1402 内的软件程序和/或模块,以及调用存储在存储器1402内的数据,执行终端的各种功能和处理数据,从而对终端进行整体监控,例如实现本申请任一实施例所述的电流检测电路的控制方法。
处理器1401可以为一个或多个,图14中以一个处理器1401为例。处理器1401和存储器1402可以通过总线或者其他方式连接。处理器1401可包括中央处理单元(CPU) 、数字信号处理器(DSP) 、专用集成电路(ASIC) 、控制器、现场可编程门阵列(FPGA) 设备等。处理器1401还可以被实现为计算设备的组合,例如, DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或多个微处理器、或者任何其它此类配置。
本申请实施例还提供了电流检测放大器,包括本申请任一实施例中的电流检测电路,和/或,如本申请任一实施例中的电流检测电路的控制装置。
本申请实施例还提供了一种非易失性计算机可读存储介质,所述计算机可读存储介质存储有计算机可执行指令,该计算机可执行指令被一个或多个处理器执行,例如,执行以上描述的图11的方法步骤。
本申请实施例还提供了一种计算机程序产品,包括存储在非易失性计算机可读存储介质上的计算程序,所述计算机程序包括程序指令,当所述程序指令被计算机执行时,使所述计算机执行上述任意方法实施例中的电流检测电路的控制方法,例如,执行以上描述的图11的方法步骤。
最后应说明的是:以上实施例仅用以说明本申请的技术方案,而非对其限制;在本申请的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本申请的不同方面的许多其它变化,为了简明,它们没有在细节中提供;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (21)
1.一种电流检测电路,其特征在于,包括:
信号放大支路、第一电压支路、第二电压支路与第一反馈支路;
所述信号放大支路的第一端与所述第一电压支路的第一端及所述第一反馈支路的第一端连接,所述信号放大支路的第二端与所述第一电压支路的第二端连接,所述信号放大支路的第三端与所述第二电压支路的第一端及所述第一反馈支路的第二端连接,所述信号放大支路的第四端与所述第二电压支路的第二端连接,所述信号放大支路的第五端与所述第一反馈支路的第三端连接,所述第一电压支路的第三端与第一输入电压连接,所述第二电压支路的第三端与第二输入电压连接,所述第一反馈支路的第四端用于输入第一参考电压;
所述第一反馈支路用于根据所述第一电压支路产生的第一电压与所述第二电压支路产生的第二电压及所述第一参考电压产生反馈信号;
所述信号放大支路用于根据所述第一电压与所述反馈信号产生第一放大电压,以及根据所述第二电压与所述反馈信号产生第二放大电压;
所述第一电压支路用于根据所述第一输入电压与所述第一放大电压产生所述第一电压与第一输出电压;
所述第二电压支路用于根据所述第二输入电压与所述第二放大电压产生所述第二电压与第二输出电压;
其中,所述第一输出电压由所述第一电压支路的第四端输出,所述第二输出电压由所述第二电压支路的第四端输出,且所述第一输出电压与所述第二输出电压用于确定所述第一输入电压与所述第二输入电压之间的差值,以确定所述第一电压支路的第三端与所述第二电压支路的第三端之间的电流。
2.根据权利要求1所述的电流检测电路,其特征在于,所述电流检测电路还包括第二反馈支路与第一电阻;
所述第二反馈支路的第一端分别与所述第一电阻的第一端及所述第一反馈支路的第四端连接,所述第一电阻的第二端与所述第二输入电压连接;
所述第二反馈支路用于提供第一反馈电流,以在所述第一电阻上产生压降,并根据所述压降与所述第二输入电压确定所述第一参考电压。
3.根据权利要求2所述的电流检测电路,其特征在于,所述信号放大支路包括放大器,所述放大器包括第一晶体管与第二晶体管,且所述第一晶体管的第一端为所述信号放大支路的第一端,所述第二晶体管的第一端为所述信号放大支路的第三端;
所述第二反馈支路包括第一跨导放大器或第二跨导放大器;
在所述第二反馈支路包括所述第一跨导放大器时,所述第二反馈支路还包括第二电阻与第三电阻;
其中,所述第一跨导放大器的第二端分别与所述第二电阻的第一端及所述第三电阻的第一端连接,所述第一跨导放大器的第三端用于输入第二参考电压,所述第一跨导放大器的第一端分别与所述第一电阻的第一端及所述第一反馈支路的第四端连接,所述第二电阻的第二端用于输入代表所述第一晶体管的第二端与第三端之间的电压差的第一检测电压,所述第三电阻的第二端用于输入代表所述第二晶体管的第二端与第三端之间的电压差的第二检测电压;
在所述第二反馈支路包括所述第二跨导放大器时,所述第二跨导放大器的第二端用于输入代表所述第二输入电压的第一电压信号,所述第二跨导放大器的第三端用于输入代表所述信号放大支路的供电电压的第二电压信号;
所述第二跨导放大器的第一端分别与所述第一电阻的第一端及所述第一反馈支路的第四端连接。
4.根据权利要求3所述的电流检测电路,其特征在于,所述第二反馈支路还包括第四电流源,所述第四电流源的正极接地;
所述第四电流源的负极与所述第一跨导放大器的第一端连接,或,所述第四电流源的负极与所述第二跨导放大器的第一端连接。
5.根据权利要求3所述的电流检测电路,其特征在于,所述第一电压信号为所述第二输入电压的1/n与第一预设偏置电压的差值,n≥1;
所述第二电压信号为所述供电电压的1/n。
6.根据权利要求5所述的电流检测电路,其特征在于,所述第二跨导放大器的增益为n/r1,其中,r1为所述第一电阻的电阻值。
7.根据权利要求3所述的电流检测电路,其特征在于,所述信号放大支路中的放大器还包括第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一电流源、第二电流源与第三电流源;
所述第三晶体管的第一端分别与所述第四晶体管的第一端及所述第一反馈支路的第三端连接,所述第三晶体管的第二端与所述第四晶体管的第二端均与所述供电电压连接,所述第三晶体管的第三端分别与所述第五晶体管的第二端及所述第一晶体管的第三端连接,所述第一晶体管的第二端分别与所述第二晶体管的第二端及所述第二电流源的负极连接,所述第五晶体管的第一端与所述第六晶体管的第一端均用于输入第三电压,所述第五晶体管的第三端分别与所述第一电压支路的第二端及所述第一电流源的负极连接,所述第四晶体管的第三端分别与所述第六晶体管的第二端及所述第二晶体管的第三端连接,所述第六晶体管的第三端分别与所述第二电压支路的第二端及所述第三电流源的负极连接,所述第一电流源的正极、所述第二电流源的正极及所述第三电流源的正极均接地。
8.根据权利要求1所述的电流检测电路,其特征在于,所述第一电压支路包括第四电阻、第七晶体管与第五电阻;
所述第四电阻的第一端与所述第一输入电压连接,所述第四电阻的第二端分别与所述第七晶体管的第二端及所述信号放大支路的第一端连接,所述第七晶体管的第一端与所述信号放大支路的第二端连接,所述第七晶体管的第三端与所述第五电阻的第一端连接,所述第五电阻的第二端接地;
其中,所述第七晶体管的第三端为所述第一电压支路的第四端。
9.根据权利要求1所述的电流检测电路,其特征在于,所述第二电压支路包括第六电阻、第八晶体管与第七电阻;
所述第六电阻的第一端与所述第二输入电压连接,所述第六电阻的第二端分别与所述第八晶体管的第二端及所述信号放大支路的第三端连接,所述第八晶体管的第一端与所述信号放大支路的第四端连接,所述第八晶体管的第三端与所述第七电阻的第一端连接,所述第七电阻的第二端接地;
其中,所述第八晶体管的第三端为所述第二电压支路的第四端。
10.根据权利要求1所述的电流检测电路,其特征在于,所述第一反馈支路包括第八电阻、第九电阻与比较器;
所述第八电阻的第一端与所述信号放大支路的第一端连接,所述第八电阻的第二端分别与所述第九电阻的第一端及所述比较器的第一输入端连接,所述第九电阻的第二端与所述信号放大支路的第三端连接,所述比较器的第二输入端用于输入所述第一参考电压,所述比较器的输出端与所述信号放大支路的第五端连接。
11.一种基于权利要求1所述的电流检测电路的控制方法,其特征在于,所述电流检测电路的第一端与第一输入电压连接,所述电流检测电路的第二端与第二输入电压连接,所述电流检测电路用于根据所述第一输入电压与所述第二输入电压输出第一输出电压与第二输出电压,以根据所述第一输出电压与所述第二输出电压确定所述电流检测电路的第一端与第二端之间的电流;
所述方法包括:
确定输入至所述电流检测电路中放大器的第一电压与第二电压,以及确定可调的第一参考电压;
根据所述第一电压、所述第二电压与所述第一参考电压,产生反馈信号;
根据所述反馈信号调整所述第一电压与所述第二电压的共模值,以使所述电流检测电路输出所述第一输出电压与所述第二输出电压。
12.根据权利要求11所述的方法,其特征在于,所述确定可调的第一参考电压,包括:
获取代表所述第二输入电压的第一电压信号,以及代表所述放大器的供电电压的第二电压信号;
根据所述第一电压信号与所述第二电压信号之间的第一差值,确定所述第一参考电压。
13.根据权利要求12所述的方法,其特征在于,所述方法还包括:
若所述第一差值不大于第一预设差值,则保持所述第二输入电压与所述第一参考电压之间的电压差恒定。
14.根据权利要求13所述的方法,其特征在于,所述方法还包括:
若所述第一差值大于所述第一预设差值,则保持所述第一参考电压恒定。
15.根据权利要求12所述的方法,其特征在于,所述方法还包括:
若所述第二输入电压小于所述供电电压,则保持所述第一参考电压与所述第二输入电压之间的电压差恒定;
若所述第二输入电压大于所述供电电压,则保持所述第一参考电压与所述供电电压之间的电压差恒定;
其中,所述第一参考电压与所述第二输入电压之间的电压差与所述第一参考电压与所述供电电压之间的电压差相等。
16.根据权利要求11所述的方法,其特征在于,所述放大器包括第一晶体管与第二晶体管,所述第一晶体管的第一端与所述第一输入电压连接,所述第二晶体管的第一端与所述第二输入电压连接;
所述确定可调的第一参考电压,包括:
获取表示所述第一晶体管的第二端与第三端之间的电压差的第一检测电压,及表示所述第二晶体管的第二端与第三端之间的电压差的第二检测电压;
根据所述第一检测电压,和/或,所述第二检测电压,确定所述第一参考电压。
17.根据权利要求16所述的方法,其特征在于,所述方法还包括:
若所述第一检测电压不大于第一电压阈值,和/或,所述第二检测电压不大于所述第一电压阈值,则降低所述第一参考电压。
18.根据权利要求17所述的方法,其特征在于,所述方法还包括:
若所述第一检测电压大于所述第一电压阈值,且所述第二检测电压大于所述第一电压阈值,则保持所述第一参考电压与所述第二输入电压之间的电压差恒定。
19.一种电流检测电路的控制装置,其特征在于,包括:
至少一个处理器以及与所述至少一个处理器通信连接的存储器,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如权利要求11-18任一项所述的方法。
20.一种电流检测放大器,其特征在于,包括:
如权利要求1-10任意一项所述的电流检测电路,和/或,如权利要求19所述的电流检测电路的控制装置。
21.一种非易失性计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机可执行指令,当所述计算机可执行指令被处理器执行时,使所述处理器执行如权利要求11-18任一项所述的方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210264122.6A CN114355021B (zh) | 2022-03-17 | 2022-03-17 | 电流检测电路及其控制方法、装置、放大器和存储介质 |
US17/824,163 US11543439B1 (en) | 2022-03-17 | 2022-05-25 | Power supply current detection circuit and its control method, device, amplifier and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210264122.6A CN114355021B (zh) | 2022-03-17 | 2022-03-17 | 电流检测电路及其控制方法、装置、放大器和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114355021A CN114355021A (zh) | 2022-04-15 |
CN114355021B true CN114355021B (zh) | 2022-06-10 |
Family
ID=81094608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210264122.6A Active CN114355021B (zh) | 2022-03-17 | 2022-03-17 | 电流检测电路及其控制方法、装置、放大器和存储介质 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11543439B1 (zh) |
CN (1) | CN114355021B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11870348B1 (en) * | 2020-08-28 | 2024-01-09 | Empower Semiconductor, Inc. | High speed, low quiescent current comparator |
CN114942345B (zh) | 2022-07-20 | 2022-10-11 | 广东希荻微电子股份有限公司 | 电流检测电路与方法、及充电器 |
CN115919226A (zh) * | 2023-01-16 | 2023-04-07 | 芜湖美的智能厨电制造有限公司 | 洗碗机分水阀的位置检测方法、电路及洗碗机 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3603846A (en) * | 1969-05-06 | 1971-09-07 | Union Carbide Corp | Current detector circuit |
US3599101A (en) * | 1969-06-30 | 1971-08-10 | Ibm | Solid state direct current tester for microcircuits |
JPS6321549A (ja) * | 1986-07-15 | 1988-01-29 | Ngk Insulators Ltd | 限界電流測定回路 |
US7535305B1 (en) * | 2006-05-18 | 2009-05-19 | Marvell International Ltd. | Quiescent current detecting circuit for class AB amplifier |
EP2128633B1 (en) * | 2008-05-29 | 2012-05-02 | Austriamicrosystems AG | Current-sense amplifier arrangement and method for measuring a voltage signal |
US7710094B1 (en) * | 2008-12-12 | 2010-05-04 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Current-mode-controlled current sensor circuit for power switching converter |
CN102798749B (zh) * | 2012-08-09 | 2015-01-07 | 电子科技大学 | 电流检测电路 |
CN103197122B (zh) * | 2013-04-12 | 2015-04-08 | 矽力杰半导体技术(杭州)有限公司 | 一种电流检测电路以及应用其的开关型调节器 |
US9678521B2 (en) * | 2013-04-15 | 2017-06-13 | Virginia Tech Intellectual Properties, Inc. | External ramp autotuning for current mode control of switching converter |
CN103592498B (zh) * | 2013-11-13 | 2019-05-03 | 福禄克精密测量有限公司 | 电流检测电路 |
US10491167B1 (en) * | 2016-03-07 | 2019-11-26 | Ali Tasdighi Far | Low noise amplifier running fast at ultra low currents |
CN108918958B (zh) * | 2016-07-12 | 2020-10-20 | 浙江众合科技股份有限公司 | 一种信号机电流范围检测电路 |
US9806617B1 (en) * | 2016-09-09 | 2017-10-31 | Dialog Semiconductor (Uk) Limited | Switch mode power converter with overshoot and undershoot transient control circuits |
CN208188196U (zh) * | 2018-03-19 | 2018-12-04 | 青岛亚通达铁路设备有限公司 | 一种高精度硬件过压检测电路 |
IT201800005777A1 (it) * | 2018-05-28 | 2019-11-28 | Amplificatore differenziale, circuito integrato, sistema, amplificatore da strumentazione e procedimento corrispondenti | |
US10416695B1 (en) * | 2018-06-19 | 2019-09-17 | Synaptics Incorporated | Linear regulator with first and second feedback voltages |
US10469073B1 (en) * | 2018-07-27 | 2019-11-05 | Texas Instruments Incorporated | Signal reconstruction circuit |
CN109061272B (zh) * | 2018-08-30 | 2020-08-18 | 广州金升阳科技有限公司 | 一种电流检测电路 |
US10928425B2 (en) * | 2019-07-02 | 2021-02-23 | Stmicroelectronics S.R.L. | High-speed AFE for current monitoring applications |
JP7237774B2 (ja) * | 2019-08-27 | 2023-03-13 | 株式会社東芝 | 電流検出回路 |
US11281248B2 (en) * | 2020-02-12 | 2022-03-22 | Nuvoton Technology Corporation | Audio microphone detection using auto-tracking current comparator |
US11402456B2 (en) * | 2020-08-24 | 2022-08-02 | Monolithic Power Systems, Inc. | High voltage current sensing circuit with adaptive calibration |
CN112730957B (zh) * | 2020-12-21 | 2021-11-19 | 华中科技大学 | 一种电流检测电路 |
CN114006547B (zh) * | 2021-12-31 | 2022-03-15 | 广东希荻微电子股份有限公司 | 电压转换电路与充电设备 |
-
2022
- 2022-03-17 CN CN202210264122.6A patent/CN114355021B/zh active Active
- 2022-05-25 US US17/824,163 patent/US11543439B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN114355021A (zh) | 2022-04-15 |
US11543439B1 (en) | 2023-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114355021B (zh) | 电流检测电路及其控制方法、装置、放大器和存储介质 | |
US7402987B2 (en) | Low-dropout regulator with startup overshoot control | |
CN107688366B (zh) | 一种ldo电路及ldo的实现方法 | |
JP6316632B2 (ja) | ボルテージレギュレータ | |
US9671805B2 (en) | Linear voltage regulator utilizing a large range of bypass-capacitance | |
JP2004342076A (ja) | 電圧調整器用の調整カスコード構造 | |
KR100924293B1 (ko) | 저전압 강하 레귤레이터 | |
US10571942B2 (en) | Overcurrent limiting circuit, overcurrent limiting method, and power supply circuit | |
US20120049959A1 (en) | High power-supply rejection ratio amplifying circuit | |
EP2850727A1 (en) | Integrated start-up bias boost for dynamic error vector magnitude enhancement | |
WO2013109578A1 (en) | Rail-to-rail input circuit | |
TWI403873B (zh) | 轉換輸入電壓至輸出電壓的電力調整器、電子系統及方法 | |
KR20190044058A (ko) | 선택 가능한 전류 제한기 회로 | |
EP2919088A1 (en) | Method and circuit for improving the settling time of an output stage | |
TW201602750A (zh) | 用於穩壓器之電流源及其穩壓器 | |
US9152156B2 (en) | Step-down regulator | |
US9473075B2 (en) | Dynamic current source for amplifier integrator stages | |
CN111399580A (zh) | 一种线性稳压电路 | |
CN113452333B (zh) | 差分放大器和激光器驱动电路 | |
CN112654946B (zh) | 在负载电流的宽范围内稳定的电流感测电路 | |
US9654074B2 (en) | Variable gain amplifier circuit, controller of main amplifier and associated control method | |
CN111585533A (zh) | 一种误差放大电路及电压调节*** | |
JP2008165287A (ja) | 定電流ドライバ | |
JP2019139445A (ja) | レギュレータ | |
CN212112265U (zh) | 一种线性稳压电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Unit 305-308, block A8, qiandenghu venture capital town, no.6, Guilan North Road, Guicheng Street, Nanhai District, Foshan City, Guangdong Province, 528000 Patentee after: Xidi Microelectronics Group Co.,Ltd. Address before: Unit 305-308, block A8, qiandenghu venture capital town, no.6, Guilan North Road, Guicheng Street, Nanhai District, Foshan City, Guangdong Province, 528000 Patentee before: Guangdong Xidi Microelectronics Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |