JP2004342076A

JP2004342076A - 電圧調整器用の調整カスコード構造

Info

Publication number: JP2004342076A
Application number: JP2004009561A
Authority: JP
Inventors: Matthias Eberlein; マティアス・エベルレイン
Original assignee: Dialog Semiconductor GmbH
Current assignee: Dialog Semiconductor GmbH
Priority date: 2003-01-16
Filing date: 2004-01-16
Publication date: 2004-12-02
Also published as: US20040140845A1; EP1439444A1; KR20040066050A

Abstract

【課題】ドロップアウト領域を含めてすべての動作条件で一定した高い性能を有する低ドロップアウト電圧調整器を得る方法および回路を提供する。
【解決手段】増幅器、前記増幅器の出力にあるトランジスタ、分圧器、電流ミラー、調整カスコード構造、および供給電圧を提供するステップと、カスコード構造の正の入力により出力電圧を感知するステップ５１と、前記カスコード構造の負の入力により前記電流ミラーの入力電圧を感知するステップ５２と、電流ミラーの入力に前記調整カスコードを配置するステップ５３と、すべての動作条件下において前記出力電圧に等しくなるように前記電流ミラーの入力電圧を調整するステップ５４と、電流ミラーを整合された動作点に保持するステップ５５と、一定した高い調整器ループ利得を保持するステップ５６と、すべての動作条件下においてＰＳＲＲおよび負荷調整利得を高く保持するステップ５７と、を含む。
【選択図】図４

Description

本発明は、一般に電圧調整器に関し、より詳細には、電流ミラー出力段の一部として誤差増幅器を備える調整カスコード構造をもつ低ドロップアウト電圧調整器に関する。

低ドロップアウト（ＬＤＯ）線形調整器は、一般に負荷点調整が重要である低電圧デジタル回路に電力を供給するために使用される。図１の従来技術は、入力電圧Ｖ_i１、出力電圧Ｖ₀２、入力電流ｌ_i、および出力電流ｌ₀を有するＬＤＯ調整器３の典型的な基本回路を示す。

図２の従来技術は、典型的なＬＤＯ調整器の典型的な入出力特性を示す。出力電圧は、例えば３．０ボルトに調整される。良好な性能を有する調整領域は、１０ボルトの入力電圧と例えば３．３５ボルトの入力電圧の間とすることができる。ドロップアウト電圧とは、回路が、入力電圧がそれ以上低下しないように調整するのをやめるときの入出力差電圧である。この部分は、入力電圧が出力電圧に接近するときに生じる。ドロップアウト電圧は、通常３５０ミリボルト程度の大きさである。図示の例では、ドロップアウト領域の範囲は、約２．０ボルトから３．３５ボルトの間である。したがって、ＬＤＯ調整器は３．３５ボルトの入力電圧でドロップアウトを開始する。ドロップアウト領域では、出力パスエレメントは単に抵抗である。ドロップアウト領域より下では、装置は機能しない。調整器の効率を最大にするには、低いドロップアウト電圧が必要である。

従来技術では、ＰＭＯＳ電流ミラーをその出力部にもつＬＤＯが使用可能である。これは、電流消費量が供給された負荷電流の一次関数として増減し、その結果、小さい負荷電流でさえ常に有効になるという利点をもつ。

図３の従来技術は、出力部に電流ミラーを有するＬＤＯの回路の基本回路図を示す。トランジスタ３１および３２は、電流ミラーとして動作する。さらに、前記ＬＤＯは、供給電圧Ｖ_dd３４、出力電圧Ｖ_out３３、抵抗３６、３７を備える分圧器、および増幅器３５を備えている。前記ＬＤＯは、ドロップアウト領域で動作する際、つまり供給電圧Ｖ_DD３４が、出力電圧Ｖ_out３３より数百ミリボルトしか上回っていない場合に問題がある。次いで、トランジスタ３２は三極管領域で動作する。出力パスが線形領域に入る場合、電流ミラーは対称的でなくなり、その結果ループ利得が減少し、増幅器３５の動作条件が不平衡となり、負荷調整が不十分になり、ＰＳＲＲ（電源リップル除去比）も低下する。

ＬＤＯの前記性能の低下は、電圧調整器の設計者にとって挑戦課題である。
ＥｄｕａｒｄＳａｅｃｋｉｎｇｅｒ他（ＩＥＥＥＪｏｕｒｎａｌｏｆＳｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓ，Ｖｏｌ．２５，ｎｏ．１，１９９０年２月、２８９〜２９８頁）は、カスコードトランジスタのゲート電圧を帰還増幅器によって制御する、すなわち「調整カスコード」という名の簡単なカスコード回路を提示している。標準的なカスコード回路に比べると、最小出力電圧は約３０〜６０パーセント低いが、出力コンダクタンスおよび帰還キャパシタンスは約１００分の１の低さである。大信号、小信号、およびノイズの解析が行われている。電流ミラーや電圧増幅器のようないくつかの応用例について論じる。

電流ミラーを使用するＬＤＯの分野にはいくつかの特許がある。
米国特許（Ｈｕｇｇｉｎｓ他の第６,３０４,１３１号）は、出力ＰＭＯＳパスデバイスを使用する高い電源リップル除去比によって内部補償された低ドロップアウト電圧調整器を開示している。この電圧調整器は、共通ソースおよび電流ミラー負荷ＰＭＯＳデバイスから構成された中間増幅器段を、通常のミラー補償技術に関連するより通常型のソースフォロワー・インピーダンス・バッファの代わりに使用している。補償は、第２および第３利得段の出力部における２つの別の極を、単位利得周波数の十分外部にある周波数に押し出すことによって閉ループ安定性を確保しながら、入力段の出力部に超低周波の主極を提供する小型の内部コンデンサを使用することによって実現される。広帯域の高いＰＳＲＲが、出力直列ＰＭＯＳパスデバイスをインピーダンス分路しない入れ子式能動ミラー補償技術によって補償された３つの電圧利得段の集積回路実装によって得られる。

米国特許（Ｒｉｎｃｏｎ−Ｍｏｒａ他の第６,１８８,２１１号）は、低ドロップアウト（ＬＤＯ）電圧調整器およびそれを備えるシステムを開示している。誤差増幅器は、出力からの帰還電圧と基準電圧の差に応答して、ソースフォロワートランジスタのゲート電圧を制御する。ソースフォロワートランジスタのソースは、出力トランジスタのゲートに接続され、出力トランジスタはソースフォロワートランジスタに応答して入力電圧から出力をドライブする。電流ミラートランジスタは、そのゲートがやはり出力トランジスタのゲートに接続され、出力電流をはるかに小さな比率でミラーする。このミラー電流は、トランジスタのネットワーク中を伝導し、第１帰還トランジスタおよび第２帰還トランジスタの導通を制御し、この第１帰還トランジスタおよび第２帰還トランジスタは、それぞれソースフォロワートランジスタのソースに弱い電流源と並列に接続される。第１帰還トランジスタの応答は、抵抗およびキャパシタによって遅くなるが、第２帰還トランジスタは遅延されない。したがって、第２帰還トランジスタは、特に出力トランジスタのゲートキャパシタンスを放電する際に、過渡応答を支援するが、第１帰還トランジスタは、負荷調整の影響を一部無効にする。

米国特許（Ｃｏｒｓｉ他の第５,８６７,０１５号）は、電圧供給線と出力ノードの間に結合され、出力ノード上に安定電圧を提供する第１ＭＯＳトランジスタと、前記ＭＯＳトランジスタのゲートに結合されたソースフォロワと、ソースフォロワのゲートに結合され、前記ＭＯＳトランジスタの応答を制御する増幅器と、出力ノードと増幅器の間に結合され、前記増幅器への帰還を提供する負帰還回路と、前記ＭＯＳトランジスタに結合された電流コンベアと、電流コンベアとソースフォロワの間に結合された正帰還回路とを備える電圧調整器回路を開示している。
米国特許（Ｈｕｇｇｉｎｓ他の第６,３０４,１３１号）米国特許（Ｒｉｎｃｏｎ−Ｍｏｒａ他の第６,１８８,２１１号）米国特許（Ｃｏｒｓｉ他の第５,８６７,０１５号）ＥｄｕａｒｄＳａｅｃｋｉｎｇｅｒ他（ＩＥＥＥＪｏｕｒｎａｌｏｆＳｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓ，Ｖｏｌ．２５，ｎｏ．１，１９９０年２月、２８９〜２９８頁）

本発明の主たる目的は、ドロップアウト領域で動作する際に性能が低下しない低ドロップアウト（ＬＤＯ）電圧調整器用の回路および方法を提供することである。
本発明の他の目的は、すべての動作条件で最適で平衡した動作点を有する、低ドロップアウト（ＬＤＯ）電圧調整器用の回路および方法を得ることである。

本発明の他の目的は、すべての動作条件で一定した高い調整器ループ利得をもつ、低ドロップアウト電圧調整器用の回路および方法を得ることである。
本発明の他の目的は、ドロップアウト状態でＰＳＲＲおよび負荷調整性能がそれ以上低下しない、低ドロップアウト電圧調整器用の回路および方法を得ることである。

本発明の目的に従って、ドロップアウト領域を含むすべての動作条件で高い性能をもつ、低ドロップアウト（ＬＤＯ）電圧調整器を得るための回路が実現された。前記回路は、まず、入力および出力を有し、この入力が基準電圧、ならびに大地と出力トランジスタのドレインの間の分圧器およびトランジスタのゲートへの出力における電圧である増幅器と、前記増幅器の出力、接地、調整カスコードおよび電流ミラーのゲートに接続された前記増幅器の出力部にあるトランジスタと、接地と電流ミラーの出力トランジスタのドレインの間に接続された分圧器とを備える。前記回路は、さらに入力および出力を有し、この入力が調整カスコードに接続され、この出力が前記ＬＤＯの出力である電流ミラーと、前記ＬＤＯの出力電圧に等しくなるように前記電流ミラーの入力電圧を調整する調整カスコード構造と、供給電圧とを備える。

本発明の他の目的に従って、ドロップアウト領域を含むすべての動作条件で低ドロップアウト（ＬＤＯ）電圧調整器の高い性能を得る方法が実現された。前記方法は、まず増幅器と、前記増幅器の出力部にあるトランジスタと、分圧器と、電流ミラーと、調整カスコード構造と、供給電圧とを提供するステップを含む。前記方法の第１ステップは、前記カスコード構造の正の入力で出力電圧を感知するステップと、前記カスコード構造の負の入力で前記電流ミラーの入力電圧を感知するステップと、前記電流ミラーの入力部に前記調整カスコードを配置するステップとを含む。次のステップは、すべての動作条件で前記出力電圧に等しくなるように前記電流ミラーの入力電圧を調整するステップと、整合された動作点に前記電流ミラーを保持するステップと、一定した高い調整器ループ利得を保持するステップと、すべての動作条件で高いＰＳＲＲおよび負荷調整利得を保持するステップとを含む。

添付図面は本明細書の重要な部分をなすことを示す。

好ましい実施形態は、従来技術の所で述べたように、ＬＤＯがドロップアウト領域で動作している際の性能低下を解決する、低ドロップアウト（ＬＤＯ）電圧調整器用の回路および方法を開示する。

図４は、本発明の回路の基本的構造を示す。ＬＤＯ回路は、従来技術で示した回路と同様に、トランジスタ３１および３２を備えるその出力におけるＰＭＯＳ電流ミラーと、供給電圧Ｖ_dd３４と、出力電圧３３と、抵抗３６および３７を備える分圧器と、増幅器３５とを有する。本発明は、ＰＭＯＳ電流ミラーの入力部に調整カスコードを導入して、ドロップアウト領域で動作する際に、上記の性能低下を解決する。カスコードトランジスタ４１は、誤差増幅器４２と共に動作している。

この調整カスコードは、それ自体、従来技術の項でより詳細に引用したＳａｅｃｋｉｎｇｅｒ他に記載されるように周知の構造である。前記調整カスコードは、従来技術では、電流源または電流ミラーの出力インピーダンスを高めるために使用される。本発明の回路では、前記調整カスコードを、電流ミラーの入力部に電圧調整器出力段と共に配置する。調整カスコードの他の応用例とは違って、誤差増幅器４２の正の入力は、基準電圧によってバイ接地されず、調整器出力電圧Ｖｏｕｔ３３に接続される。したがって、このカスコード構造は、電流ミラー３１／３２の入力部に位置するノード４３を、ＬＤＯのドロップアウト領域を含めて調整器のすべての動作条件で、出力電圧Ｖ_out３３に追従するように調整する。

その結果、電流ミラーのトランジスタ３１／３２は両方とも、常に同一のドレイン―ソース電圧を有し、以下の利点を提供する。
１．ドロップアウト状態時、電流ミラーのトランジスタ３１／３２は両方とも三極管領域で動作し、電流ミラーは不整合ではなくなる。したがって、電圧調整器は、最適で平衡した動作点に保持される。

２．ドロップアウト状態でトランジスタ３２のｇ_mによって生じる全利得の低下は、トランジスタ３１の整合された相互コンダクタンスによって補償される。電流ミラー入力は、前記調整カスコードとともに動作して、実際には、低下した電流ミラー出力に対する利得ブーストとして動作する。したがって、一定した高い調整器ループ利得が得られる。

３．ＰＳＲＲおよび負荷調整は、ドロップアウト動作条件を含めてすべての動作条件でもはや減少しなくなる。
負の出力電圧を有する調整器を作成する場合、代わりに、例えばＮＭＯＳトランジスタまたはバイポーラＰＮＰトランジスタ、さらにはバイポーラＮＰＮトランジスタとして記載された電流ミラーに、他のタイプのトランジスタも使用できることは明白である。

図５は、前述の回路を条件として、ドロップアウト領域を含めたすべての動作条件でＬＤＯの最適性能を得る方法を示している。ステップ５１で、前記誤差増幅器の正の入力で、前記ＬＤＯの出力電圧を感知する。ステップ５２で、前記誤差増幅器の負の入力で、前記電流ミラーの入力電圧を感知する。ステップ５３で、調整カスコードを前記電流ミラーの入力に配置する。ステップ５４で、すべての動作条件で前記出力電圧に等しくなるように前記電流ミラーの入力電圧を調整する。前記調整によって、ステップ５５で、電流ミラーが整合された動作点に保持され、ステップ５６で、一定の高い調整器ループ利得が保持され、ステップ５７で、すべての動作条件で高いＰＳＲＲおよび負荷調整の性能が保持されるようになる。

以上、本発明をその好ましい実施形態を参照して詳細に示し説明してきたが、当業者には理解されるように、本発明の精神および範囲から逸脱することなく、形態および細部に様々な変更を加えることができる。

ＬＤＯの主電流を示す図である（従来技術）。典型的なＬＤＯの入出力特性を示す図である（従来技術）。ＬＤＯの回路の基本的回路図を示す図である（従来技術）。本発明の回路の基本的回路図を示す図である。すべての動作条件でＬＤＯの高い性能を実現する方法を示す図である。

符号の説明

１入力電圧
２出力電圧
３ＬＤＯ調整器
３１トランジスタ、電流ミラー
３２トランジスタ、電流ミラー
３３出力電圧
３４供給電圧
３５増幅器
３６抵抗
３７抵抗
４１カスコードトランジスタ
４２誤差増幅器
４３ノード

Claims

ドロップアウト領域を含むすべての動作条件において高い性能をもつ低ドロップアウト（ＬＤＯ）電圧調整器を得るための回路であって、
入力および出力を有し、前記入力が基準電圧、および接地と出力トランジスタのドレインの間の分圧器における電圧であり、前記出力はトランジスタのゲートへの出力である、増幅器と、
前記増幅器の出力、接地、調整カスコード、および電流ミラーのゲートに接続された前記増幅器の出力におけるトランジスタと、
接地と電流ミラーの出力トランジスタのドレインの間に接続された分圧器と、
入力および出力を有し、該入力は調整カスコードに接続され、前記出力は前記ＬＤＯの出力である、電流ミラーと、
前記ＬＤＯの出力電圧に等しくなるように、前記電流ミラーの入力電圧を調整する調整カスコード構造と、
供給電圧と、
を備える回路。
前記分圧器は一連の２つの抵抗である、請求項１に記載の回路。
前記調整カスコード構造は、
カスコードトランジスタと、
入力および出力を有し、該入力は前記ＬＤＯの出力電圧および前記電流ミラーの入力における電圧であり、前記出力は前記カスコードトランジスタに供給される、誤差増幅器段とを備える、請求項１に記載の回路。
ＭＯＳトランジスタが前記電流ミラーに使用される、請求項１に記載の回路。
ＰＭＯＳトランジスタが前記電流ミラーに使用される、請求項４に記載の回路。
ＮＭＯＳトランジスタが前記電流ミラーに使用される、請求項４に記載の回路。
前記電流ミラーはバルクコンタクトをもつＭＯＳトランジスタを備えている、請求項４に記載の回路。
電流ミラーとして使用される前記ＭＯＳトランジスタのソースは前記出力トランジスタのソースに接続され、両方の前記トランジスタのゲートは相互接続され、前記入力トランジスタの出力は電流ミラーとして使用される前記トランジスタのドレインおよび両方の前記トランジスタのゲートに接続される、請求項７に記載の回路。
バイポーラトランジスタが前記電流ミラーに使用される、請求項１に記載の回路。
ＰＮＰトランジスタが前記電流ミラーに使用される、請求項９に記載の回路。
ＮＰＮトランジスタが前記電流ミラーに使用される、請求項９に記載の回路。
ドロップアウト領域を含むすべての動作条件において低ドロップアウト（ＬＤＯ）電圧調整器の高い性能を得るための方法であって、
増幅器、前記増幅器の出力にあるトランジスタ、分圧器、電流ミラー、調整カスコード構造、および供給電圧を提供するステップと、
前記カスコード構造の正の入力により出力電圧を感知するステップと、
前記カスコード構造の負の入力により前記電流ミラーの入力電圧を感知するステップと、
前記電流ミラーの入力に前記調整カスコードを配置するステップと、
すべての動作条件下において前記出力電圧に等しくなるように前記電流ミラーの入力電圧を調整するステップと、
電流ミラーを整合された動作点に保持するステップと、
一定した高い調整器ループ利得を保持するステップと、
すべての動作条件下においてＰＳＲＲおよび負荷調整利得を高く保持するステップと、
を含む方法。
前記分圧器は一連の２つの抵抗である、請求項１２に記載の方法。
前記調整カスコード構造は、
カスコードトランジスタと、
入力および出力を有し、該入力は前記ＬＤＯの出力電圧および前記電流ミラーの入口における電圧であり、前記出力は前記カスコードトランジスタに供給される、誤差増幅器段と、
を備える請求項１２に記載の方法。
ＭＯＳトランジスタが前記電流ミラーに使用される、請求項１２に記載の方法。
ＰＭＯＳトランジスタが前記電流ミラーに使用される、請求項１５に記載の方法。
ＮＭＯＳトランジスタが前記電流ミラーに使用される、請求項１５に記載の方法。
バイポーラトランジスタが前記電流ミラーに使用される、請求項１２に記載の方法。
ＰＮＰトランジスタが前記電流ミラーに使用される、請求項１８に記載の方法。
ＭＯＳトランジスタが前記電流ミラーに使用される、請求項１８に記載の方法。