CN112654946B - 在负载电流的宽范围内稳定的电流感测电路 - Google Patents

在负载电流的宽范围内稳定的电流感测电路 Download PDF

Info

Publication number
CN112654946B
CN112654946B CN201980056965.3A CN201980056965A CN112654946B CN 112654946 B CN112654946 B CN 112654946B CN 201980056965 A CN201980056965 A CN 201980056965A CN 112654946 B CN112654946 B CN 112654946B
Authority
CN
China
Prior art keywords
current
amplifier
terminal
transistor
current terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980056965.3A
Other languages
English (en)
Other versions
CN112654946A (zh
Inventor
D·巴拉圭苏里亚纳拉亚娜
K·D·默西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority claimed from PCT/US2019/040370 external-priority patent/WO2020010125A1/en
Publication of CN112654946A publication Critical patent/CN112654946A/zh
Application granted granted Critical
Publication of CN112654946B publication Critical patent/CN112654946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273Mirror types
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45174Mirror types
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/462Indexing scheme relating to amplifiers the current being sensed

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种电路包括功率晶体管(M301),该功率晶体管包括第一控制输入以及第一电流端子和第二电流端子,该第二电流端子耦合到负载(345)以向该负载(345)提供电流。第二晶体管(M302)包括第二控制输入以及第三电流端子和第四电流端子,并且第一控制输入和第二控制输入连接在一起,且第一电流端子和第三电流端子连接在一起。第三晶体管(M303)包括第三控制输入以及第五电流端子和第六电流端子。第四晶体管(M304)包括第四控制输入以及第七电流端子和第八电流端子,并且第七电流端子耦合到第四电流端子和第五电流端子。放大器(351)放大第二电流端子上的电压和第四电流端子上的电压之间的差。放大器(351)的输出耦合到第三控制输入,并且二极管器件(M358)连接在第三控制输入和第四控制输入之间。

Description

在负载电流的宽范围内稳定的电流感测电路
背景技术
通常由于一个或多个原因感测到负载的电流。例如,过载保护可以包括当负载电流超过阈值时关闭到负载的电源。超过阈值的驱动负载的电源电路的温度可以损坏电源电路。因此,随着温度开始升高,到负载的电流可以减小,以降低温度。由于这种原因(或其他原因),到负载的电流量经常在从与降低温度相关联的低水平到与过电流状况相关联的高水平的范围内感测。
发明内容
在一个示例中,一种电路包括功率晶体管,该功率晶体管包括第一控制输入以及第一电流端子和第二电流端子,第二电流端子耦合到负载以向该负载提供电流。第二晶体管包括第二控制输入以及第三电流端子和第四电流端子,并且第一控制输入和第二控制输入连接在一起,且第一电流端子和第三电流端子连接在一起。第三晶体管包括第三控制输入以及第五电流端子和第六电流端子。第四晶体管包括第四控制输入以及第七电流端子和第八电流端子,并且第七电流端子耦合到第四电流端子和第五电流端子。放大器放大第二电流端子上的电压和第四电流端子上的电压之间的差。该放大器的输出耦合到第三控制输入,并且二极管器件连接在第三控制输入和第四控制输入。
附图说明
图1示出了在宽范围内监控到负载的电流的感测电路。
图2示出了从图1的感测电路的增益变化的对相位裕度的影响。
图3示出了在整个范围内维持稳定性的同时在宽范围内监控到负载的电流的感测电路。
图4示出了在整个范围内维持稳定性的同时在宽范围内监控到负载的电流的另一感测电路。
图5示出了相对于内部节点电压的图4的感测电路中的若干电流的关系。
具体实施方式
图1显示了包括功率晶体管的***40的示例,该功率晶体管在此示例中实施为耦合到电源电压节点(VIN)且耦合到负载45的金属氧化物半导体场效应晶体管(在图1中标记为“HSFET”)。负载45可以包括例如可编程逻辑控制器(PLC)、机械臂或微控制器。该***也包括感测电路50。通过向HSFET的栅极断言控制信号,电流Iout穿过HSFET从电源电压节点VIN提供给负载45。
感测电路50感测到负载的电流Iout。感测电路50产生与Iout成比例(但通常小于Iout)的感测电流(Isense),并且可以用于各种目的中的任何目的。例如,可以实施过流保护,以保护负载45和/或HSFET免受过高的输出电流Iout。过高的Iout可以损坏HSFET和负载45中的一个或两个。在一个示例中,通过监控Isense的大小和检测Isense何时超过与例如18A的Iout对应的阈值,可以实施过流保护。一旦Isense超过阈值,HSFET的栅极电压可以降低,以导致Iout降低,或者HSFET的栅极可以下拉至与Vout相等的水平,以完全关断Iout。另外,可以监控HSFET的温度,并且如果该温度超过阈值,则通过降低HSFET上的栅极电压以导致较少的电流流过HSFET,可以降低到负载45的Iout的水平。例如,通过使用与HSFET相邻的双极结型晶体管产生与所称的绝对温度成比例的电压(PTAT电压),可以监控HSFET的温度。PTAT电压(ΔVbe)由
Figure GDA0003961996140000021
给出,其中k是玻尔兹曼常数,T是以开尔文为单位的温度,q是电子的电荷,A2和A1是用于产生PTAT电压的双极结型晶体管的面积。随着Iout降低,继续监控由感测电路50生成的Isense电流。为了避免对HSFET的损坏,Iout可以降低到相对低的水平(例如,150mA)。因此,感测电路50应该能够在宽范围内监控从例如150mA到18A的Iout电流。
在此示例中,感测电路50包括放大器52、电容器CD、晶体管M1和M2和感测晶体管(SNSFET)。晶体管SNSFET和HSFET形成电流镜。SNSFET和HSFET的漏极连接在一起,并且其栅极也连接在一起。如果强迫HSFET和SNSFET的源极上的电压近似相等,则穿过SNSFET的电流(Isense)将跟踪穿过HSFET的电流(Iout)。在此示例中,SNSFET小于HSFET。因此,用于SNSFET的通道宽度(W)与通道长度(L)的比小于HSFET的W/L比。因此,HSFET的W/L与SNSFET的W/L的比是n:1,其中n大于1。这个感测比是指Isense是(1/n)*Iout。在一个示例中,SNSFET的W/L比是HSFET的W/L比的1/7000(即,n=7000),并且因此Isense是Iout/7000。Isense也流过M1到地面。M1和M2也形成电流镜。在此示例中,M1和M2的W/L比是近似相等的,并且因此包括M1和M2的电流镜的电流镜比是1:1。因此,穿过M2的电流也等于Isense。
放大器52的输入耦合到SNSFET和HSFET的源极,并且因此放大器52放大SNSFET和HSFET的源极电压之间的差,以生成到M1和M2的输出电压(VS)。放大器52是控制回路的一部分,该控制回路监控SNSFET和HSFET的源极电压之间的差并且控制M1上的栅极电压,以调节SNSFET的源极电压等于HSFET上的源极电压。SNSFET的源极在识别为VSNS的节点处连接到M1的漏极。HSFET的源极在识别为Vout(用于负载45的输出电压)的节点处耦合到负载45。因此,穿过包括放大器52的控制回路,连续地调整VSNS保持等于Vout。
在反馈控制回路的稳定状态操作中,穿过SNSFET的漏极电流(Isense)等于(1/n)*Iout,并且VSNS等于Vout。如果例如由于来自相邻电路的噪声耦合,VSNS与Vout略有偏差,则可能发生负载变化,这导致Vout相对于VSNS改变,并且本文所述的反馈回路将VSNS返回到Vout电压水平。例如,如果VSNS略高于VOUT(例如,由于噪声导致的VSNS节点上的寄生电容充电),则SNSFET的漏极至源极电压(VDS)将减小,并且SNSFET的栅极至源极电压也将减小。因此,随着VSNS增加,穿过SNSFET的电流将减小,从而违反HSFET和SNSFET之间的感测比。VSNS耦合到放大器52的正(+)输入,并且Vout耦合到放大器52的负(-)输入。放大器52的正输入的增加将导致其输出电压VS也增加(假设Vout无变化)。VS的增加表示M1的VGS的增加,这反过来导致穿过M1的漏极电流增加。M1的漏极电流的增加导致VSNS节点上的寄生电容放电,从而将VSNS电压减小回到等于VOUT的水平,并且穿过SNSFET的电流增加回到(1/n)*Iout。此校正的速度取决于控制回路的带宽。对于稳定的控制回路,在稳定状态下,VSNS将等于VOUT。
如上所述,感测电路50应该具有宽范围的感测电流操作。在上面的示例中,Isense可以在与150mA至18A的Iout范围对应的水平之间变化。然而,图1的感测电路50可以在低Isense电流值下不稳定,并且也在高Isense值下不稳定。在低Isense值下,不稳定性可以是由于感测电路50的频率响应的主极点随Isense减小而增加到更高的频率,并且也随着第一非主极点(fnd)的频率随Isense减小而减小引起的。感测电路50的主极点的频率(fd)由
Figure GDA0003961996140000031
给出,其中Rs是观察VS节点时看到的阻抗。随着Iout减小,Isense减小,这意味着Vs也减小。当VS减小时,放大器52内的晶体管(例如,在图3和图4的示例中的M362)的VDS减小,这将晶体管从饱和区域过渡到操作的线性区域,从而降低Rs。由于Rs的降低,fd频率增加。感测电路50的第一非主极点的频率由fd=1/(2π*R_VSNS*C_VSNS)给出,其中C_VSNS是VSNS节点上的寄生电容和VSNS节点上的R_VSNS阻抗。R_VSNS由以下给出:
R_VSNS=Rout_M1||(Rout_SNSFET||1/gm_SNSFET)≈1/g,_SNSFET (1)其中Rout_M1是从VSNS节点看到的M1的电阻,Rout_SNSFET是从VSNS节点看到的SNSFET的输出电阻,gm_SNSFET是SNSFET的跨导值(gm),并且“||”是指各组件是平行的。gm_SNSFET的值是由以下给出:
Figure GDA0003961996140000041
其中VOV_SNSFET是SNSFET的过驱动电压,即超过晶体管阈值电压的VGS电压。根据等式(2),随着Isense减小(其下降速度快于VOV_SNSFET减小的速度),SNSFET的gm减小并且因此,SNSFET的1/gm增加。随着SNSFET的1/gm增加,根据等式(1),R_VSNS也增加并且因此fnd减小。随着fd正在增加且fnd正在减小(随着Isense减小),相位裕量恶化,从而导致回路不稳定。不稳定的感测电路将导致在电流限制操作期间Iout的振荡,因为感测的电流Isense本身正在振荡,并且类似地,正在相同芯片上使用Isense信息的任何其他回路也将振荡。例如,使用Isense信息的功率限制回路可以导致传送到负载的功率的振荡。
随着Isense增加,不稳定性也可能发生,并且接近感测电路50的操作范围的上端。图1示出了***40分成三个阶段——阶段1、阶段2和阶段3。阶段1包括HSFET和负载。阶段2包括放大器52,并且阶段3包括SNSFET和M1。当SNSFET正在线性区域中操作时,阶段3的增益是M1的gm和SNSFET的导通电阻的函数,即:
增益=gm_M1*rdson_SNSFET (3)
其中gm_M1是M1的gm,并且rdson_SNSFET是SNSFET的导通电阻。根据以上等式(2),随着穿过FET的电流增加,晶体管的gm也增加。因此,随着Isense增加,gm_M1也增加,并且根据等式(3),随着gm_M1增加,阶段3的增益增加。因为阶段3的增益增加,该***的整体增益(所有三个阶段的增益一起相乘)。图2示出了从增益曲线200到201的增益的增加。极点的频率位置保持相同,但是增益增加。相位频率关系保持不变,并且由此可知,相位裕量(在单位增益下的相位和180度之间的相位差)从原始相位裕量(PM_original)减小到与新增益曲线(PM_new)相关联的相位裕量,从而导致不稳定。
所描述的实施例针对在感测电路的相对较宽的操作范围内稳定的感测电路。因此,感测电路在操作范围的较低端处的感测电流水平处和在操作范围的较高水平处的感测电流的水平处都是稳定的。图3是包括耦合到负载345的晶体管HSFET M301的***300的示意图。***300也包括感测电路310,以感测到负载345的输出电流Iout,并且产生与Iout成比例并且因此是Iout的代理的感测电流Isense。感测电路310解决了在以上关于图1的感测电路50描述的低电流水平和高电流水平下的不稳定性问题。
在本文对晶体管做出参考。晶体管具有控制输入和一对电流端子。金属氧化物半导体场效应晶体管(MOSFET)的控制输入是其栅极,并且其电流端子是其漏极和源极。双极结型晶体管(BJT)的控制输入是其基极,并且其电流端子是其集电极和发射极。
在图3的示例中,感测电路310包括两阶段的放大器352、感测晶体管(SNSFET)M302、晶体管MBig M303和MSmall M304、电流钳370和电容器CD。两阶段放大器352包括伺服前置放大器351以及晶体管M354、M356、M358、M360和M362以及电流源器件I1。在此示例中,晶体管M354和M356包括p型双极结型晶体管(BJT),并且晶体管M358、M360和M362包括n型金属氧化物半导体场效应晶体管(也称为NMOS器件的n型MOSFET)。伺服前置放大器351的正输出和负输出分别耦合到M354的基极和M356的基极。M354和M356的发射极连接到电流源极I1(I1是指电流源器件及其产生的电流的大小)。M354的集电极连接到M360的漏极,并且M360的源极连接到地面节点。M356的集电极连接到M358的漏极,并且M358的源极连接到M362的漏极。M362的源极连接到地面节点。M360的栅极和M362的栅极连接在一起,并且连接到M360的漏极。M358的栅极连接到其漏极。M358配置为二极管连接的晶体管,使得M358的漏极是高于M358的源极约0.7V。电流源极I1和晶体管M354、M356、M358、M360和M362的组合表示晶体管放大器。
SNSFET M302用于感测HSFET M301中流动的电流。SNSFET M302的栅极和HSFETM301的栅极连接在一起,其漏极也一样(也连接到电源电压节点(VIN))。HSFET M301的源极耦合到负载345,并且耦合到伺服前置放大器351的负输入。SNSFET M302的源极耦合到伺服前置放大器351的正输入。晶体管M302的源极连接到MBig的漏极和MSmall的漏极。MBig的源极连接到地面节点。MSmall的源极连接到电流钳370。
图3的示例***包括具体类型的晶体管。然而,该***可以用其他类型的晶体管实施。可以用MOSFET代替BJT,用BJT代替MOSFET,用p型MOSFET代替NMOS器件等。
HSFET M301具有可以适应到负载的相对较大的Iout电流水平的尺寸(并且因此可以称为功率晶体管)。在一个示例中,HSFET 301的长度是在1微米(微米)至2微米的范围内,并且其宽度是在300mm至700mm的范围内。在一个示例中,宽度是570mm,并且长度是1.5微米。在此示例中,SNSFET M302小于HSFET M301。因此,SNSFET M302的通道的W/L比小于HSFET M301的通道的W/L比。在一个实施方式中,HSFET M301的W/L比是比SNSFET M302的W/L比大7000倍,并且因此在那个示例中,电流镜比是7000:1。该7000:1电流镜比在功率效率和精度之间提供了可接受的平衡。随着HSFET M301的栅极和SNSFET M302的栅极连接在一起,其漏极也一样,穿过SNSFET M302的电流(Isense)反映了Iout的电流(尽管根据电流镜比,更小)。
仍然参照图3,MBig M303也大于MSmall M304。因此,用于MBig M303的W/L比大于MSmall M304的W/L比。在一个示例中,用于MBig M303的W/L比是比MSmall M304的W/L比大40倍,这鉴于300mA的输出电流提供可接受的值。MBig M303的栅极是来自M362的漏极的VS电压。VS是来自放大器352的输出信号。MSmall M304的栅极耦合到提供标记为VS_D的电压的M358的漏极。M358配置为二极管连接的晶体管,并且因此M358的漏极高于其源极约1V。因此,VS_D高于VS约0.7V,这意味着MSmall M304的VGS大于MBig M303的VGS。在相对低Iout电流水平(例如,50mA至300mA)下,从放大器352输出的VS是相对低的(例如,用于在50mA至300mA的范围内的输出电流的50mV至150mV),且具体地足够低,以至于MBig M303可以导通,但传导非常小的漏极电流,或者完全不导通。然而,随着MSmall M304的栅极被偏置高于MBig M303的栅极,MSmall被驱动强于MBig并且因此比MBig更多的电流流过MSmall。Isense在流过MSmall M304的Ismall电流和流过MBig M303的Ibig之间划分。在Isense的低水平下,因为MSmall M304被驱动强于MBig M303,Ismall大于Ibig。例如,对于50mA的Iout,90%以上的Isense流过Ismall,而不是Ibig。此低水平电流效应在图5中示出,图5绘制了作为VS的函数的Isense、Ibig和Ismall。在VS的低水平下(例如,VS1),Ismall大于Ibig。
感测电路310是三阶段电路,其中阶段1包括伺服前置放大器351,阶段2包括含有电流源极I1和晶体管M354、M356、M358、M360和M362的晶体管放大器,并且阶段3包括SNSFET、MBig、MSmall和电流钳370。阶段3的增益由以下给出:
增益=R(gm_MSmall+gm_Mbig) (4)
其中R是在MSmall M304的漏极处看到的阻抗,gm_MSmall是MSmall M304的跨导值,并且gm_MBig是MBig M303的跨导值。MSmall和MBig的跨导值如下给出:
Figure GDA0003961996140000071
Figure GDA0003961996140000072
其中VOV_MSmall是用于MSmall M304的过驱动电压,并且VOV_MBig是用于MBigM303的过驱动。随着MSmall M304的栅极被偏置高于MSmall M304的栅极(约高1V),MSmallM304的VGS大于MBig M303的VGS并且因此用于MSmall M304的过驱动电压大于MBig M303的过驱动电压。随着MSmall的过驱动电压在Isense的低水平下是相对大的,用于MSmall的跨导值是相对小的。此外,随着相对小的电流(Ibig)在Isense的低水平下流过MBig M303,MBig M303的跨导值也是相对小的。因此,与来自图1的M1的跨导值相比,gm_MSmall和gm_MBig的和小于gm_M1。因此,根据等式(3)和等式(4)的增益等式,图3的阶段3的增益比在Iout的较低水平下的图1中的阶段3的增益更小(对于Isense的小水平)。对于图3的感测电路310,通过使用Mbig和Msmall而不是M1(图1),在Isense的低水平下的增益减小。当对于给定极点位置,来自组合在一起的三个阶段的增益,总增益减小时,回路通过增加相位裕量变得稳定。
电流钳370允许Ismall随着Isense增加而增加,直到达到阈值,在这一点随着Isense的进一步增加,Ismall保持相对恒定。
图4是与图3的***类似但具有若干差异的***400的示意图。***400包括耦合到负载345的晶体管HSFET M301。***400也包括感测电路310,以感测到负载345的输出电流Iout,并且产生与Iout成比例并且因此是Iout的代理的感测电流Isense。在图4的示例中,感测电路310包括两阶段放大器352、SNSFET M302、晶体管M356、晶体管MBig M303和MSmallM304、电流钳370、电容器CD和补偿电容器Cc(补偿电容器Cc不包括在图3的示例中)。
如上所述,SNSFET M302用于感测在HSFET M301中流动的电流。SNSFET M302和HSFET M301的栅极连接在一起,其漏极也一样。HSFET M301的源极耦合到负载345,并且耦合到伺服前置放大器351的负输入。SNSFET M302的源极耦合到伺服前置放大器351的正输入,以及耦合到晶体管M365的漏极。晶体管M365的源极连接到MBig和MSmall的漏极。MBig的源极连接到地面节点。MSmall的源极连接到电流钳370。电流钳370包括电流源极器件I2以及晶体管M372和M374。晶体管M372和M374包括其栅极连接在一起的NMOS器件。M372和M374的源极连接到地面节点。M372的栅极连接到其漏极,并且M372的漏极连接到I2。M304的源极连接到M374的漏极。
如上所述,电流钳370允许Ismall随着Isense增加而增加,直到达到阈值,在这一点随着Isense的进一步增加,Ismall保持相对恒定。在此示例中,电流钳370包括耦合到晶体管M372和M374的电流源极器件I2。M372和M374包括其栅极连接在一起的NMOS器件。M372和M374的源极也连接在一起并连接到地面节点。M272的栅极和漏极连接在一起,并且I2提供穿过M372的电流。在穿过Msmall的漏极电流达到I2电流水平之前,M374在线性区域中操作并且电流由Msmall控制。然而,随着穿过Msmall的电流尝试增加高于I2,M374进入饱和区域且控制Msmall中的电流,并且Msmall本身进入线性操作区域。
在图5中,在VS的低水平下,Ismall大于Ibig。Ismall的上限如在I2处所示。随着Isense继续增加,允许Ibig增加而不是Ismall。因此,在Isense的较大水平(例如,与VS3对应的水平)下,Ibig超过Ismall。VS2表示Ibig等于Ismall的VS电压水平。Isense在图4中示出为Ismall和Ibig的和。
随着Iout增加,Isense也如上所述增加。一旦Ismall在I2处达到上限,穿过MBigM303的Ibig继续增加。在Isense的较高水平下,大部分Isense电流流过MBig M303而不是MSmall M304(因为MSmall设有上限)。如上所述,关于图1的感测电路50的不稳定性问题,阶段3的增益在Isense的较大水平下增加,从而导致相位裕量减小,从而导致不稳定性。图4的示例感测电路310中补偿电容器Cc的包括解决了此问题。补偿电容器Cc导致与主极点相关联的频率减小。电容器Cc的作用类似于米勒电容器,但是与米勒电容器(其对于给定的极点位置稳定电路)不同,在所述的示例中,电容器Cc帮助主极点跟踪Iout。因此,随着Iout和Isense增加,由于Mbig的跨导值(gm)的增加,在Cc两端的增益增加。此增加的增益将主极点先前从fd=1/2πRSCD移动至1/2πRS(CD+AvCc),其中Av是在Cc两端的增益。Av随着Isense增加而增加,并且因此主极点频率随着Isense增加而减少,以增加相位裕量,从而由于如上所述回路中的增益增加,补偿相位裕量减少。因此,尽管其回路增益在较高感测电流下增加,但是感测电路310保持稳定。
图3和图4的示例感测电路是单个电路解决方案,在宽的负载范围(例如,100mA至18A)内稳定。随着Isense跟踪Iout的越来越低的水平,阶段3的增益逐渐地降低。通过减小阶段3的增益,感测电路310在Iout(Isense)的低水平下保持稳定。在Iout(Isense)的较高水平下,主极点增加,从而避免了随着阶段3的增益增加而在电路中发生的振荡(不稳定性)。电流钳370有效地导致在Iout(Isense)的高水平下使用既不是有害也不是有好处的MSmall M304。随着Iout增大或减小,Isense的发展是连续的,因此,从低Iout电流水平到高Iout电流水平的操作不会中断。此外,与至少一些其他感测电路相比,图1的感测电路310可以是更小的且功耗更低。
在本说明书中,术语“耦合”是指间接或直接连接。因此,如果第一器件耦合到第二器件,则该连接可以是通过直接连接或通过经由其他器件和连接的间接连接。在权利要求的范围内,在所描述的实施例中,可以进行修改,并且可以进行其他实施例。

Claims (20)

1.一种电路,所述电路包括:
第一晶体管,所述第一晶体管包括第一控制输入以及第一电流端子和第二电流端子,所述第二电流端子耦合到负载以向所述负载提供电流;
第二晶体管,所述第二晶体管包括第二控制输入以及第三电流端子和第四电流端子,所述第一控制输入和所述第二控制输入连接在一起并且所述第一电流端子和所述第三电流端子连接在一起;
第三晶体管,所述第三晶体管包括第三控制输入以及第五电流端子和第六电流端子;
第四晶体管,所述第四晶体管包括第四控制输入以及第七电流端子和第八电流端子,所述第七电流端子耦合到所述第四电流端子和所述第五电流端子;
放大器,所述放大器具有第一放大器输入和第二放大器输入以及放大器输出,所述第一放大器输入耦合到所述负载,所述第二放大器输入耦合到第四电流端子,并且所述放大器输出耦合到电流镜的控制端子,所述放大器被配置以放大所述第二电流端子上的电压和所述第四电流端子上的电压之间的差,其中所述放大器的输出耦合到所述第三控制输入;和
二极管器件,所述二极管器件连接在所述第三控制输入和所述第四控制输入之间。
2.根据权利要求1所述的电路,所述电路还包括连接到所述第八电流端子的电流钳。
3.根据权利要求2所述的电路,其中所述电流钳包括电流源器件和电流镜,所述电流镜连接到所述第八电流端子。
4.根据权利要求1所述的电路,其中用于所述第三晶体管的通道宽度与通道长度的比大于用于所述第四晶体管的通道宽度与通道长度的比。
5.根据权利要求1所述的电路,所述电路还包括补偿电容器,所述补偿电容器耦合到所述放大器的所述输出且耦合到所述第七电流端子。
6.根据权利要求1所述的电路,所述电路还包括第五晶体管,所述第五晶体管包括第九电流端子和第十电流端子,所述第九电流端子连接到所述第四电流端子,并且所述第十电流端子连接到所述第五电流端子和所述第七电流端子。
7.根据权利要求6所述的电路,所述电路还包括补偿电容器,所述补偿电容器连接到所述放大器的所述输出且连接到所述第五电流端子和所述第七电流端子。
8.根据权利要求1所述的电路,其中所述二极管器件包括二极管连接的晶体管。
9.一种电路,所述电路包括:
第一晶体管,所述第一晶体管包括第一控制输入以及第一电流端子和第二电流端子,所述第二电流端子耦合到负载以向所述负载提供电流;
第二晶体管,所述第二晶体管包括第二控制输入以及第三电流端子和第四电流端子,所述第一控制输入和所述第二控制输入连接在一起,并且所述第一电流端子和所述第三电流端子连接在一起;
第三晶体管,所述第三晶体管包括第三控制输入以及第五电流端子和第六电流端子;
放大器,所述放大器具有第一放大器输入和第二放大器输入以及放大器输出,所述第一放大器输入耦合到所述负载,所述第二放大器输入耦合到第四电流端子,并且所述放大器输出耦合到电流镜的控制端子,所述放大器被配置以放大所述第二电流端子上的电压和所述第四电流端子上的电压之间的差,其中所述放大器的输出耦合到所述第三控制输入;和
补偿电容器,所述补偿电容器包括第一电容器端子和第二电容器端子,所述第一电容器端子连接到所述放大器输出,并且所述第二电容器端子连接到所述第五电流端子。
10.根据权利要求9所述的电路,所述电路还包括第四晶体管,所述第四晶体管包括第四控制输入以及第七电流端子和第八电流端子,所述第七电流端子耦合到所述第四电流端子和所述第五电流端子。
11.根据权利要求10所述的电路,其中用于所述第三晶体管的通道宽度与通道长度的比大于用于所述第四晶体管的通道宽度与通道长度的比。
12.根据权利要求10所述的电路,所述电路还包括连接在所述第三控制输入和所述第四控制输入之间的二极管器件。
13.根据权利要求10所述的电路,所述电路还包括连接到所述第八电流端子的电流钳。
14.根据权利要求13所述的电路,其中所述电流钳包括电流源器件和电流镜,所述电流镜连接到所述第八电流端子。
15.根据权利要求10所述的电路,所述电路还包括第五晶体管,所述第五晶体管包括第九电流端子和第十电流端子,所述第九电流端子连接到所述第四电流端子,并且所述第十电流端子连接到所述第五电流端子和所述第七电流端子。
16.根据权利要求15所述的电路,其中所述第二电容器端子连接到所述第五电流端子、所述第七电流端子和所述第十电流端子。
17.一种***,所述***包括:
负载;
第一晶体管,所述第一晶体管包括第一控制输入以及第一电流端子和第二电流端子,所述第二电流端子耦合到所述负载以向所述负载提供电流;
第二晶体管,所述第二晶体管包括第二控制输入以及第三电流端子和第四电流端子,所述第一控制输入和所述第二控制输入连接在一起,并且所述第一电流端子和所述第三电流端子连接在一起;
第三晶体管,所述第三晶体管包括第三控制输入以及第五电流端子和第六电流端子;
第四晶体管,所述第四晶体管包括第四控制输入以及第七电流端子和第八电流端子,所述第七电流端子耦合到所述第四电流端子和所述第五电流端子;
放大器,所述放大器具有第一放大器输入和第二放大器输入以及放大器输出,所述第一放大器输入耦合到所述负载,所述第二放大器输入耦合到第四电流端子,并且所述放大器输出耦合到电流镜的控制端子,所述放大器被配置以放大所述第二电流端子上的电压和所述第四电流端子上的电压之间的差,其中所述放大器的输出耦合到所述第三控制输入;
二极管器件,所述二极管器件连接在所述第三控制输入和所述第四控制输入之间;和
补偿电容器,所述补偿电容器耦合到所述放大器的所述输出且耦合到所述第七电流端子。
18.根据权利要求17所述的***,其中用于所述第三晶体管的通道宽度与通道长度的比大于用于所述第四晶体管的通道宽度与通道长度的比。
19.根据权利要求17所述的***,所述***还包括:
第五晶体管,所述第五晶体管包括第九电流端子和第十电流端子,所述第九电流端子连接到所述第四电流端子,并且所述第十电流端子连接到所述第五电流端子和所述第七电流端子;和
补偿电容器,所述补偿电容器连接到所述放大器的所述输出且连接到所述第五电流端子、所述第七电流端子和所述第十电流端子。
20.根据权利要求17所述的***,所述***还包括连接到所述第八电流端子的电流钳。
CN201980056965.3A 2018-07-04 2019-07-02 在负载电流的宽范围内稳定的电流感测电路 Active CN112654946B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN201841024891 2018-07-04
IN201841024891 2018-07-04
US16/222,849 2018-12-17
US16/222,849 US10784829B2 (en) 2018-07-04 2018-12-17 Current sense circuit stabilized over wide range of load current
PCT/US2019/040370 WO2020010125A1 (en) 2018-07-04 2019-07-02 Current sense circuit stabilized over wide range of load current

Publications (2)

Publication Number Publication Date
CN112654946A CN112654946A (zh) 2021-04-13
CN112654946B true CN112654946B (zh) 2023-01-31

Family

ID=69102678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980056965.3A Active CN112654946B (zh) 2018-07-04 2019-07-02 在负载电流的宽范围内稳定的电流感测电路

Country Status (2)

Country Link
US (1) US10784829B2 (zh)
CN (1) CN112654946B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206258757U (zh) * 2015-10-13 2017-06-16 意法设计与应用股份有限公司 电压调节器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8913439D0 (en) * 1989-06-12 1989-08-02 Inmos Ltd Current mirror circuit
JPH11202002A (ja) * 1998-01-16 1999-07-30 Nec Corp 電流検出回路
CN1811657A (zh) * 2006-01-16 2006-08-02 启攀微电子(上海)有限公司 用于驱动大电流负载的电流源电路
TW200929856A (en) * 2007-12-18 2009-07-01 Himax Analogic Inc Current mirror circuit
CN101498950A (zh) * 2008-12-25 2009-08-05 四川登巅微电子有限公司 带反馈调节的电流镜像电路和方法
TWI413881B (zh) * 2010-08-10 2013-11-01 Novatek Microelectronics Corp 線性穩壓器及其電流感測電路
US8648586B2 (en) 2011-01-11 2014-02-11 Cadence Ams Design India Private Limited Circuit for sensing load current of a voltage regulator
US9444414B2 (en) 2014-07-11 2016-09-13 Qualcomm Incorporated Current sense circuit using a single opamp having DC offset auto-zeroing
US20160164279A1 (en) * 2014-12-09 2016-06-09 Infineon Technologies Ag Circuit and method for measuring a current
DE102015204518B4 (de) 2015-03-12 2017-04-13 Dialog Semiconductor (Uk) Limited Offset-Kompensation für einen VDS-Ausgleicher in einer Stromerfassungsschaltung
US9983239B2 (en) * 2016-05-13 2018-05-29 Power Integrations, Inc. Integrated linear current sense circuitry for semiconductor transistor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206258757U (zh) * 2015-10-13 2017-06-16 意法设计与应用股份有限公司 电压调节器

Also Published As

Publication number Publication date
US20200014350A1 (en) 2020-01-09
CN112654946A (zh) 2021-04-13
US10784829B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
US7893670B2 (en) Frequency compensation scheme for stabilizing the LDO using external NPN in HV domain
CN101976095B (zh) 一种基于发射极电流补偿的高精度带隙基准源电路
JP4074260B2 (ja) 電力増幅器
CN108491020B (zh) 低压差稳压器和快闪存储器
JP2004342076A (ja) 電圧調整器用の調整カスコード構造
CN111857229B (zh) 一种带保护电路的动态零点补偿电路及其线性稳压电路
US10637401B2 (en) Current output circuit
US10498333B1 (en) Adaptive gate buffer for a power stage
CN108646841A (zh) 一种线性稳压电路
CN114355021B (zh) 电流检测电路及其控制方法、装置、放大器和存储介质
JP2004038832A (ja) 電流制限機能付き安定化電源装置
US7759983B2 (en) Device for comparing the peak value of at least one voltage signal with a reference voltage
CN111309089B (zh) 一种线性稳压电源
US6586987B2 (en) Circuit with source follower output stage and adaptive current mirror bias
CN106227287B (zh) 具有保护电路的低压差线性稳压器
JP6306439B2 (ja) シリーズレギュレータ回路
US10993300B1 (en) Low power consumption LED constant current drive circuit
US7768342B1 (en) Bias circuit with non-linear temperature characteristics
CN112654946B (zh) 在负载电流的宽范围内稳定的电流感测电路
US10423188B1 (en) Voltage generating circuit for improving stability of bandgap voltage generator
CN116185115A (zh) 一种ldo复合零点跟踪补偿电路
JP2020166384A (ja) 電源回路
CN113031694B (zh) 一种低功耗的低压差线性稳压器及其控制电路
WO2021073305A1 (zh) 高电源抑制比的低压差线性稳压器
WO2020010125A1 (en) Current sense circuit stabilized over wide range of load current

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant