CN114078566A - 测试治具 - Google Patents

测试治具 Download PDF

Info

Publication number
CN114078566A
CN114078566A CN202010817082.4A CN202010817082A CN114078566A CN 114078566 A CN114078566 A CN 114078566A CN 202010817082 A CN202010817082 A CN 202010817082A CN 114078566 A CN114078566 A CN 114078566A
Authority
CN
China
Prior art keywords
board
pins
test
signal
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010817082.4A
Other languages
English (en)
Inventor
马茂松
陈鑫旺
周张琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010817082.4A priority Critical patent/CN114078566A/zh
Priority to PCT/CN2021/100666 priority patent/WO2022033167A1/zh
Priority to US17/453,838 priority patent/US11933815B2/en
Publication of CN114078566A publication Critical patent/CN114078566A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/045—Sockets or component fixtures for RF or HF testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种测试治具，包括：信号测试板，包括第一表面和与第一表面相对的第二表面，第一表面上具有若干第一管脚和位于第一管脚周围的若干测试点，第二表面具有若干第二管脚；位于信号测试板中将所述若干第一管脚和相应的若干第二管脚连接的若干线路走线，部分所述线路走线包括与一个所述第一管脚连接的上层走线，与一个所述第二管脚连接的下层走线，以及将所述上层走线和下层走线两端连接的过孔走线，且上层走线的与所述过孔走线连接的一端横向延伸到相应的测试点的下方；位于信号测试板中将所述测试点与测试点下方的相应的上层走线连接的分支走线。本发明的测试治具能实现对待测试的封装芯片高频信号测试，并能保证测试的效率和精度。

Description

测试治具
技术领域
本发明涉及半导体领域，尤其涉及一种能进行高频信号测试的测试治具。
背景技术
集成电路是采用半导体制作工艺，在晶圆上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线将元器件组合成完整的电子电路。
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏区与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
DRAM芯片在封装后，需要对输入/输出口的信号进行测试以验证信号完整性。DRAM芯片焊接在***中运行时，各个芯片管脚通常都隐藏在芯片下方，测试设备的探针无法直接量测到，因而需要设置特定的***器件或测试治具，在不影响信号质量和芯片运行的情况下，对DRAM芯片各个管脚的信号进行测量
但是现有的***器件或测试治具无法对DRAM芯片进行高频信号的测试，不利于DRAM芯片性能的检验。
发明内容
本发明所要解决的技术问题是提供一种新的测试治具对芯片能进行高频信号的测试。
本发明提供了一种测试治具，包括：
信号测试板，所述信号测试板包括第一表面和与第一表面相对的第二表面，所述第一表面上具有若干第一管脚和位于第一管脚周围的若干测试点，所述第二表面具有若干第二管脚；
位于所述信号测试板中将所述若干第一管脚和相应的若干第二管脚连接的若干线路走线，部分所述线路走线包括与一个所述第一管脚连接的上层走线，与一个所述第二管脚连接的下层走线，以及将所述上层走线和下层走线两端连接的过孔走线，且所述上层走线的与所述过孔走线连接的一端横向延伸到相应的测试点的下方；
位于所述信号测试板中将所述测试点与测试点下方的相应的上层走线连接的分支走线。
可选的，一个所述线路走线中的上层走线、下层走线和过孔走线均分布于信号测试板的内部。
可选的，一个所述线路走线中的上层走线分布于所述信号测试板的第一表面上，下层走线分布于信号测试板的第二表面上，过孔走线分布于所述信号测试板的内部。
可选的，一个所述线路走线中的上层走线分布于所述信号测试板的第一表面上，下层走线和过孔走线分布于所述信号测试板的内部。
可选的，一个所述线路走线中的上层走线和过孔走线分布于所述信号测试板的内部，下层走线分布于所述信号测试板的第二表面上。
可选的，所述上层走线的与所述过孔走线连接的一端横向延伸到相应的测试点的正下方。
可选的，所述分支走线与所述上层走线垂直连接。
可选的，所述分支走线的长度小于等于0.3mm。
可选的，还包括PCB主板和待测试的封装芯片，所述待测试的封装芯片上具有若干第三管脚，所述PCB主板上具有功能电路和与功能电路连接的若干第四管脚，所述待测试的封装芯片位于信号测试板的第一表面上，所述待测试的封装芯片上的若干第三管脚与所述信号测试板上相应的若干第一管脚连接，所述PCB主板位于信号测试板的第二表面上，所述PCB主板上若干第四管脚与所述信号测试板上相应的若干第二管脚连接。
可选的，还包括PCB主板、待测试的封装芯片和垫高板，所述待测试的封装芯片上具有若干第三管脚，所述PCB主板上具有功能电路和与功能电路连接的若干第四管脚，所述垫高板包括相对的第三表面和第四表面，所述第三表面上具有若干第五管脚，所述第四表面上具有若干第六管脚，所述垫高板中具有将若干第五管脚与相应的若干第六管脚连接的若干连接线，所述待测试的封装芯片位于信号测试板的第一表面上，所述待测试的封装芯片上的若干第三管脚与所述信号测试板上相应的若干第一管脚连接，所述垫高板位于信号测试板的第二表面上，所述垫高板上若干第五管脚与所述信号测试板上相应的若干第二管脚连接，所述PCB主板位于所述垫高板的第六表面上，所述PCB主板上若干第四管脚与所述垫高板上相应的若干第六管脚连接。
可选的，所述PCB主板上的功能电路包括凸起于所述PCB主板表面的若干主板元器件以及将若干主板元器件连接的连接线路，所述垫高板的第五表面高于所述主板元件器的顶部表面。
可选的，所述垫高板的数量可以为一个或多个。
可选的，所述信号测试板的尺寸大于所述待测试的封装芯片的尺寸。
可选的，所述信号测试板的尺寸大于所述待测试的封装芯片的尺寸至少6mm。
可选的，所述待测试的封装芯片为存储器芯片。
可选的，在进行测试时，所述测试点与测试机台连接，所述测试点处可测试的信号的频宽为0GHZ-20GHz。
与现有技术相比，本发明技术方案具有以下优点：
本发明的测试治具测试治具，包括：信号测试板，所述信号测试板包括第一表面和与第一表面相对的第二表面，所述第一表面上具有若干第一管脚和位于第一管脚周围的若干测试点，所述第二表面具有若干第二管脚；位于所述信号测试板中将所述若干第一管脚和相应的若干第二管脚连接的若干线路走线，部分所述线路走线包括与一个所述第一管脚连接的上层走线，与一个所述第二管脚连接的下层走线，以及将所述上层走线和下层走线两端连接的过孔走线，且所述上层走线的与所述过孔走线连接的一端横向延伸到相应的测试点的下方；位于所述信号测试板中将所述测试点与测试点下方的相应的上层走线连接的分支走线。在进行测试时，当测试点处产生较大的反射信号时，通过前述特定结构的线路走线，使得与所述线路走线的上层走线连接的分支走线的长度可以很短(小于1mm)，从而测试点处产生的反射信号在经过较短的所述分支走线后的相位与线路走线上的测试信号的相位很接近，因而两者叠加后线路走线中测试信号的幅度基本不会减小或者减小幅度很小，从而使得通过所述线路走线到达第一管脚处的(高频)测试信号的幅度基本不会衰减或者衰减幅度很小，因而能实现对待测试的封装芯片高频信号测试，并能保证测试的效率和精度。
进一步，所述线路走线的排布方式有多种，以满足不同的信号测试板的需求。
进一步，所述测试治具还包括待测试的封装芯片、PCB主板和垫高板301，所述待测试的封装芯片上具有若干第三管脚，所述PCB主板上具有功能电路和与功能电路连接的若干第四管脚，所述垫高板包括相对的第三表面和第四表面，所述第三表面上具有若干第五管脚，所述第四表面上具有若干第六管脚，所述垫高板中具有将若干第五管脚与相应的若干第六管脚连接的若干连接线，所述待测试的封装芯片位于信号测试板的第一表面上，所述待测试的封装芯片上的若干第三管脚与所述信号测试板上相应的若干第一管脚连接(或焊接)，所述垫高板位于信号测试板的第二表面上，所述垫高板上若干第五管脚与所述信号测试板上相应的若干第二管脚连接(或焊接)，所述PCB主板位于所述垫高板的第六表面上，所述PCB主板上若干第四管脚与所述垫高板上相应的若干第六管脚连接。通过垫高板，使得信号测试板与PCB主板的距离增大，从而能避免PCB主板上的主板元器件对测试信号板产生干涉作用，所述垫高板和信号测试板的结合，使得所述测试治具能对待测试芯片进行更高频率的测试信号的测试。
进一步，所述垫高板的第五表面高于所述主板元件器的顶部表面，从而能更好的避免PCB主板上的主板元器件对测试信号板产生干涉作用，使得所述测试信号板能对待测试芯片进行更更高频率的测试信号的测试，并且信号的衰减度能进一步减小。
进一步，所述信号测试板的尺寸大于所述待测试的封装芯片的尺寸，从而有足够的空间排布更多的测试点。
附图说明
图1为现有测试治具的结构示意图；
图2为采用现有测试治具进行测试时的测试信号的衰减示意图；
图3-7为本发明实施例中测试治具的结构示意图；
图8为采用本发明实施例的测试治具进行测试时的测试信号的衰减示意图。
具体实施方式
如背景技术所言，现有的***器件或测试治具无法对DRAM芯片进行高频信号的测试，不利于DRAM芯片性能的检验。
参考图1，现有一实施例中提供了一种***器件或测试治具包括：信号测试板501，所述信号测试板501包括第一表面和与第一表面相对的第二表面，所述第一表面上具有若干第一管脚502和位于第一管脚502周围的若干测试点505，所述第二表面具有若干第二管脚503，所述第一管脚502通过位于信号测试板501中的垂直走线506与相应的第二管脚503连接，所述垂直走线506通过位于信号测试板501的分支走线507与相应的测试点505连接，在进行测试时，所述第一管脚502与待测试的封装芯片上的管脚连接在一起，所述第二管脚503与PCB***主板上的焊盘连接在一起，在进行测试时，通过控制芯片(CPU)向所述第二管脚503上施加测试信号，测试机台从测试点505上接收测试反馈信号。研究发现，采用前述这种结构的测***器件或测试治具对待测试的封装芯片进行高频(≥2GHz)信号测试时，测试信号的衰减幅度会较大，如图2所示，图2中横坐标表示测试信号的频率，纵坐标表示信号的幅度，当第二管脚503上(参考图1)施加的原始测试信号的频率为2GHz时，经过前述所述***器件或测试治具后，到达第一管脚502的测试信号会衰减到原始测试信号的80％左右；当第二管脚503上(参考图1)施加的测试信号的频率为3.5GHz左右时，经过前述所述***器件或测试治具后，到达第一管脚502的测试信号会衰减到原始测试信号的5％左右；当第二管脚503上(参考图1)施加的测试信号的频率大于3.5GHz左右时，经过前述所述***器件或测试治具后，到达第一管脚502的测试信号会衰减到原始测试信号的80％-20％不等，因而前述所述***器件或测试治具后根本无法对待测试的封装芯片进行高频信号的测试。
进一步研究发现，高频测试信号衰减较大的原因为：在进行测试时所述测试点505处会形成很大的信号反射(测试信号传输到测试点505处的反射)，形成反射信号，反射信号会沿着分支走线507路径叠加到垂直走线506上，从而影响第二管脚502处的测试信号，而所述测试点505通过较长(大于9毫米)的分支走线507与垂直走线506相连，使得经过分支走线507传输后反射信号与垂直走线506上原有的测试信号相位差距会比较大，该反射信号与垂直走线506上原有的测试信号叠加会使得测试信号的幅度减小，最差的情况时反射信号与垂直走线506上原有的测试信号相位相差180度即反向，这会使得叠加信号的幅度为0，也就是说使得原始测试信号被完全吞没。对于普通的电路板，电信号在电路板上的传输速度大约为1.5*108m/s，假设分支走线507的长度为10mm，那么反射信号与原始测试信号的时延是133.4ps，此时对于频率为3.75GHz的信号，反射信号与原始测试信号的相位差正好是180度，因此叠加后的叠加信号的幅度会变为0，对于其他频率的信号，虽然叠加信号的幅度不会变为0，不过也有很大的影响。
为此，本发明提供了一种测试治具，包括：信号测试板，所述信号测试板包括第一表面和与第一表面相对的第二表面，所述第一表面上具有若干第一管脚和位于第一管脚周围的若干测试点，所述第二表面具有若干第二管脚；位于所述信号测试板中将所述若干第一管脚和相应的若干第二管脚连接的若干线路走线，部分所述线路走线包括与一个所述第一管脚连接的上层走线，与一个所述第二管脚连接的下层走线，以及将所述上层走线和下层走线两端连接的过孔走线，且所述上层走线的与所述过孔走线连接的一端横向延伸到相应的测试点的下方；位于所述信号测试板中将所述测试点与测试点下方的相应的上层走线连接的分支走线。在进行测试时，当测试点处产生较大的反射信号时，通过前述特定结构的线路走线，使得与所述线路走线的上层走线连接的分支走线的长度可以很短(小于1mm)，从而测试点处产生的反射信号在经过较短的所述分支走线后的相位与线路走线上的测试信号的相位很接近，因而两者叠加后线路走线中测试信号的幅度基本不会减小或者减小幅度很小，从而使得通过所述线路走线到达第一管脚处的(高频)测试信号的幅度基本不会衰减或者衰减幅度很小，因而能实现对待测试的封装芯片高频信号测试，并能保证测试的效率和精度。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图3，本发明一实施例提供了一种测试治具100，包括：
信号测试板101，所述信号测试板101包括第一表面21和与第一表面21相对的第二表面22，所述第一表面21上具有若干第一管脚102和位于第一管脚102周围的若干测试点105，所述第二表面22具有若干第二管脚103；
位于所述信号测试板101中将所述若干第一管脚102和相应的若干第二管脚103连接的若干线路走线，部分所述线路走线106包括与一个所述第一管脚102连接的上层走线106a，与一个所述第二管脚103连接的下层走线106c，以及将所述上层走线106a和下层走线106c两端连接的过孔走线106b，且所述上层走线106a的与所述过孔走线106b连接的一端横向延伸到相应的测试点105的下方；
位于所述信号测试板101中将所述测试点105与测试点105下方的相应的上层走线106a连接的分支走线107。
所述信号测试板101为PCB基板或树脂基板，所述信号测试板101可以为单层板或者多层板，所述多层板可以为多个单层板上下压合形成。
所述信号测试板101的第一表面21上具有第一管脚102，所述第二表面22上具有第二管脚102。本实施例中，所述第一管脚102和第二管脚102为焊球，所述焊球的材料可以为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等金属中的一种或者多种。
在其他实施例中，所述第一管脚102和第二管脚102可以为金属凸点，或者包括金属凸点和位于金属凸点表面的焊料层，或者为焊盘，所述金属凸点或焊盘的材料可以为铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种，所述焊料层的材料可以为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等金属中的一种或者多种。
所述第一管脚102在测试时与待测试的封装芯片上的管脚焊接在一起，所述第二管脚在进行测试时与PCB主板上的焊盘连接在一起。
所述第一管脚102的数量与待测试的封装芯片上的管脚的数量一致或者小于待测试的封装芯片上的管脚的数量，所述第二管脚103的数量与第一管脚102的数量一致，每一个第一管脚102下方相应的设置一个第二管脚103。
若干线路走线将所述信号测试板101中将所述若干第一管脚102和相应的若干第二管脚103连接的，所述线路走线包括(第一)线路走线116和(第二)线路走线106，(第一)线路走线116为垂直走线，(第一)垂直走线116用于直接将第一表面21上的第一管脚102和第二表面22上的第二管脚103连接，垂直走线116不需要与测试点105连接。本申请的(第二)线路走线106则需要与相应的测试点105连接，具体的，所述(第二)线路走线106包括与一个所述第一管脚102连接的上层走线106a，与一个所述第二管脚103连接的下层走线106c，以及将所述上层走线106a和下层走线106c两端连接的过孔走线106b，且所述上层走线106a的与所述过孔走线106b连接的一端横向延伸到相应的测试点105的下方，将所述测试点105与测试点105下方的相应的上层走线106a通过分支走线107连接。
研究发现，测试点105处会具有较大的信号反射，其原因为线路对信号的反射强度跟反射系数成正比，反射系数越大，反射强度会越大，反射系数由下述公式计算：
ρ＝(ZL-Z0)/(ZL+Z0)，其中ρ表示分支走线的反射系数，Z0为线路走线106和走线分支107的阻抗，一般为50ohm，为ZL为负载阻抗，在第一管脚102和第二管脚103的阻抗ZL一般为40-60ohm，因而反射系数ρ会很小，使得第一管脚102和第二管脚103处的反射信号很小，而在测试点105处ZL处于开路状态，ZL会很大，因而反射系数ρ会很大，使得测试点处的反射信号会很大。
本申请中，将前述信号测试板101用于信号完整性测试时，将所述信号测试板101的第一管脚102连接待测试的封装芯片上的第三管脚，在所述信号测试板101的第二管脚103上施加(高频，≥2GHz)原始测试信号，测试机台与测试点105连接接收测试反馈信号。在进行测试时，当测试点105处产生较大的反射信号时，由于本申请通过前述特定结构的线路走线106，使得本申请中与所述线路走线106的上层走线连接的分支走线107的长度可以很短(小于1mm)，从而测试点105处产生的反射信号在经过较短所述分支走线107后的相位与线路走线106上的测试信号的相位很接近，因而两者叠加后线路走线106中的测试信号的幅度基本不会减小或者减小幅度很小)，即分支走线107对线路走线106上的测试信号的影响会减小或较小，从而使得通过所述线路走线106到达第一管脚102处的(高频)测试信号的幅度基本不会衰减或者衰减幅度很小，因而能实现对待测试的封装芯片高频信号测试，并能保证测试的效率和精度。在具体的实施例中，通过前述信号测试板101所述测试点处可测试的信号的频宽为2GHZ-20GHz。
前述所述线路走线106的排布具有多种形式，在一具体的实施例中，请参考图3，一个所述线路走线106中的上层走线106a、下层走线106c和过孔走线106b均分布于信号测试板101的内部。在一些实施例中，所述信号测试板101可以有多个单层板压合而成，所述上层走线106a和下层走线106c可以通过沉积和刻蚀工艺形成在某一层单层板上，所述过孔走线106b可以通过过孔刻蚀和沉积工艺形成在相应的一层单层板内，然后将多层单层板连接。所述过孔走线107也可以通过过孔刻蚀和沉积工艺形成在相应的单层板内，所述过孔走线107垂直的与测试点正下方的上层走线106a连接，因而所述过孔走线107的长度可以更短。在一具体的实施例中，所述过孔走线107的长度小于1mm，更进一步，所述过孔走线107可以小于0.5mm，还可以小于0.3mm。
在另一具体的实施例中，请参考图4，一个所述线路走线106中的上层走线106a分布于所述信号测试板101的第一表面21上，下层走线106c分布于信号测试板101的第二表面22上，过孔走线106b分布于所述信号测试板101的内部。这种情况下，分支走线107为一个点，长度可以忽略不计，相应的分支走线107对线路走线106上的测试信号的影响会最小。
在另一具体的实施例中，请参考图5，一个所述线路走线106中的上层走线106a分布于所述信号测试板101的第一表面21上，下层走线106c和过孔走线106b分布于所述信号测试板101的内部。这种情况下，分支走线107也为一个点，长度可以忽略不计，相应的分支走线107对线路走线106上的测试信号的影响会最小。
在另一具体的实施例中，一个所述线路走线中的上层走线和过孔走线分布于所述信号测试板的内部，下层走线分布于所述信号测试板的第二表面上。
在另一具体的实施例中，在一个信号测试板101中由于会存在很多根线路走线106和与相应的线路走线连接的分支走线107，在一个信号测试板101进行线路走线106的排布时可以采用前述四种排布方式中的两种或三种或四种的组合进行排布，在使得所述分支走线107对高频测试信号的反射作用会很小，能实现对待测试的封装芯片高频信号测试的同时，以优化线路走线106的排布，并能增加线路走线106的密度和数量，实现对更多待测试的封装芯片上更多的引脚的信号测试。
在一些实施例中，所述上层走线106a的与所述过孔走线106b连接的一端横向延伸到相应的测试点105的正下方，使得分支走线107与上层走线106a垂直连接时的距离最小，使得分支走线107对线路走线106上的测试信号的影响会进一步减小。
在一实施例中，请参考图6，所述测试治具还包括PCB主板401和待测试的封装芯片201，所述待测试的封装芯片201上具有若干第三管脚(图中未示出)，所述PCB主板401上具有功能电路和与功能电路连接的若干第四管脚(图中未示出)，所述待测试的封装芯片201位于信号测试板101的第一表面21上，所述待测试的封装芯片201上的若干第三管脚与所述信号测试板101上相应的若干第一管脚102连接(或焊接)，所述PCB主板401位于信号测试板101的第二表面22上，所述PCB主板401上若干第四管脚与所述信号测试板101上相应的若干第二管脚103连接。
所述待封装的测试芯片201为存储器芯片，具体可以为DRAM芯片。所述PCB主板401与待测试的封装芯片201连接后构成相应的***或集成电路，以实现特定的功能。所述PCB主板401上具有功能电路和与功能电路连接的若干第四管脚，所述功能电路包括凸起于所述PCB主板表面的若干主板元器件402以及将若干主板元器件402连接的连接线路。所述PCB主板401上还可以具有控制芯片(CPU)(图中未示出)，所述控制芯片可以通过PCB主板401中形成的相应的线路与所述信号测试板100上的第二管脚103连接，用于向所述第二管脚103上施加原始测试信号。
在一实施例中，所述信号测试板101的尺寸大于所述待测试的封装芯片201的尺寸，从而有足够的空间排布更多的测试点。在具体的实施例中，所述信号测试板101的尺寸大于所述待测试的封装芯片201的尺寸至少6mm，比如待测试的封装芯片201的尺寸为12mm*8mm时，相应的所述信号测试板101的尺寸可以为18mm*14mm。
通过上述测试治具可以对待测试的封装芯片进行信号的完整性测试。
在另一实施例中，请参考图7，所述测试治具除了包括待测试的封装芯片201和PCB主板401外，还可以包括垫高板301，所述待测试的封装芯片201上具有若干第三管脚(图中未示出)，所述PCB主板401上具有功能电路和与功能电路连接的若干第四管脚(图中未示出)，所述垫高板301包括相对的第三表面和第四表面，所述第三表面上具有若干第五管脚(图中未示出)，所述第四表面上具有若干第六管脚302，所述垫高板301中具有将若干第五管脚与相应的若干第六管脚302(垂直)连接的若干连接线(图中未示出)，所述待测试的封装芯片201位于信号测试板101的第一表面上，所述待测试的封装芯片201上的若干第三管脚与所述信号测试板101上相应的若干第一管脚102连接(或焊接)，所述垫高板301位于信号测试板101的第二表面上，所述垫高板301上若干第五管脚与所述信号测试板101上相应的若干第二管脚连接(或焊接)，所述PCB主板401位于所述垫高板301的第六表面上，所述PCB主板401上若干第四管脚与所述垫高板301上相应的若干第六管脚302连接。
所述垫高板301的尺寸可以与所述待测试的封装芯片201的尺寸相同。通过垫高板，使得信号测试板101与PCB主板的距离增大，从而能避免PCB主板上的主板元器件401对测试信号板101产生干涉作用，所述垫高板301和信号测试板101的结合，使得所述测试治具能对待测试芯片进行更高频率的测试信号的测试。
在一实施例中，所述垫高板301的第五表面高于所述主板元件器401的顶部表面，从而能更好的避免PCB主板上的主板元器件401对测试信号板101产生干涉作用，使得所述测试信号板101能对待测试芯片进行更更高频率的测试信号的测试，并且信号的衰减度能进一步减小。具体的，所述垫高板301的数量可以为一个或多个，比如可以将2片或3片垫高板叠起来使用，以满足垫高板所需的厚度。
在采用前述所有实施例的测试治具进行测试时，所述PCB主板401上的控制芯片(CPU)(图中未示出)通过PCB主板401中形成的相应的线路以及垫高板上的第六管脚和第五管脚与所述信号测试板100上的第二管脚103连接，用于向所述第二管脚103上施加(高频的)原始测试信号。测试设备与测试点105连接。
所述测试设备可以为示波器或逻辑分析仪等。
参考图8，图8为采用本发明前述实施例的测试治具进行测试时的测试信号的衰减示意图，其中横坐标表示测试信号的频率，纵坐标表示幅度，可以肯出采用本申请的测试治具进行高频信号的测试时，在2GHZ-12GHZ，信号的衰减幅度小于10％，在12GHZ-20GHZ，信号的衰减幅度小于20％。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种测试治具，其特征在于，包括：
信号测试板，所述信号测试板包括第一表面和与第一表面相对的第二表面，所述第一表面上具有若干第一管脚和位于第一管脚周围的若干测试点，所述第二表面具有若干第二管脚；
位于所述信号测试板中将所述若干第一管脚和相应的若干第二管脚连接的若干线路走线，部分所述线路走线包括与一个所述第一管脚连接的上层走线，与一个所述第二管脚连接的下层走线，以及将所述上层走线和下层走线两端连接的过孔走线，且所述上层走线的与所述过孔走线连接的一端横向延伸到相应的测试点的下方；
位于所述信号测试板中将所述测试点与测试点下方的相应的上层走线连接的分支走线。
2.如权利要求1所述的测试治具，其特征在于，一个所述线路走线中的上层走线、下层走线和过孔走线均分布于信号测试板的内部。
3.如权利要求1所述的测试治具，其特征在于，一个所述线路走线中的上层走线分布于所述信号测试板的第一表面上，下层走线分布于信号测试板的第二表面上，过孔走线分布于所述信号测试板的内部。
4.如权利要求1所述的测试治具，其特征在于，一个所述线路走线中的上层走线分布于所述信号测试板的第一表面上，下层走线和过孔走线分布于所述信号测试板的内部。
5.如权利要求1所述的测试治具，其特征在于，一个所述线路走线中的上层走线和过孔走线分布于所述信号测试板的内部，下层走线分布于所述信号测试板的第二表面上。
6.如权利要求1所述的测试治具，其特征在于，所述上层走线的与所述过孔走线连接的一端横向延伸到相应的测试点的正下方。
7.如权利要求1或6所述的测试治具，其特征在于，所述分支走线与所述上层走线垂直连接。
8.如权利要求1或6所述的测试治具，其特征在于，所述分支走线的长度小于等于0.3mm。
9.如权利要求1所述的测试治具，其特征在于，还包括PCB主板和待测试的封装芯片，所述待测试的封装芯片上具有若干第三管脚，所述PCB主板上具有功能电路和与功能电路连接的若干第四管脚，所述待测试的封装芯片位于信号测试板的第一表面上，所述待测试的封装芯片上的若干第三管脚与所述信号测试板上相应的若干第一管脚连接，所述PCB主板位于信号测试板的第二表面上，所述PCB主板上若干第四管脚与所述信号测试板上相应的若干第二管脚连接。
10.如权利要求1所述的测试治具，其特征在于，还包括PCB主板、待测试的封装芯片和垫高板，所述待测试的封装芯片上具有若干第三管脚，所述PCB主板上具有功能电路和与功能电路连接的若干第四管脚，所述垫高板包括相对的第三表面和第四表面，所述第三表面上具有若干第五管脚，所述第四表面上具有若干第六管脚，所述垫高板中具有将若干第五管脚与相应的若干第六管脚连接的若干连接线，所述待测试的封装芯片位于信号测试板的第一表面上，所述待测试的封装芯片上的若干第三管脚与所述信号测试板上相应的若干第一管脚连接，所述垫高板位于信号测试板的第二表面上，所述垫高板上若干第五管脚与所述信号测试板上相应的若干第二管脚连接，所述PCB主板位于所述垫高板的第六表面上，所述PCB主板上若干第四管脚与所述垫高板上相应的若干第六管脚连接。
11.如权利要求10所述的测试治具，其特征在于，所述PCB主板上的功能电路包括凸起于所述PCB主板表面的若干主板元器件以及将若干主板元器件连接的连接线路，所述垫高板的第五表面高于所述主板元件器的顶部表面。
12.如权利要求11所述的测试治具，其特征在于，所述垫高板的数量可以为一个或多个。
13.如权利要求9或10所述的测试治具，其特征在于，所述信号测试板的尺寸大于所述待测试的封装芯片的尺寸。
14.如权利要求13所述的测试治具，其特征在于，所述信号测试板的尺寸大于所述待测试的封装芯片的尺寸至少6mm。
15.如权利要求9或10所述的测试治具，其特征在于，所述待测试的封装芯片为存储器芯片。
16.如权利要求15所述的测试治具，其特征在于，在进行测试时，所述测试点与测试机台连接，所述测试点处可测试的信号的频宽为0GHZ-20GHz。
CN202010817082.4A 2020-08-14 2020-08-14 测试治具 Pending CN114078566A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010817082.4A CN114078566A (zh) 2020-08-14 2020-08-14 测试治具
PCT/CN2021/100666 WO2022033167A1 (zh) 2020-08-14 2021-06-17 测试治具
US17/453,838 US11933815B2 (en) 2020-08-14 2021-11-05 Test fixture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010817082.4A CN114078566A (zh) 2020-08-14 2020-08-14 测试治具

Publications (1)

Publication Number Publication Date
CN114078566A true CN114078566A (zh) 2022-02-22

Family

ID=80246919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010817082.4A Pending CN114078566A (zh) 2020-08-14 2020-08-14 测试治具

Country Status (3)

Country Link
US (1) US11933815B2 (zh)
CN (1) CN114078566A (zh)
WO (1) WO2022033167A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115856591A (zh) * 2023-03-03 2023-03-28 荣耀终端有限公司 转接装置、测试***及测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204203420U (zh) * 2014-11-05 2015-03-11 浪潮电子信息产业股份有限公司 一种测试bga封装芯片高速总线的测试治具
CN205911023U (zh) * 2016-08-18 2017-01-25 深圳市嘉合劲威电子科技有限公司 固态硬盘测试装置
CN108120853A (zh) * 2016-11-28 2018-06-05 联芯科技有限公司 芯片测试夹具
CN207457438U (zh) * 2017-12-07 2018-06-05 郑州云海信息技术有限公司 一种用于内存芯片信号完整性测试的测试板卡
CN208570587U (zh) * 2018-05-28 2019-03-01 美光科技公司 半导体装置
CN109801897A (zh) * 2017-11-16 2019-05-24 长鑫存储技术有限公司 芯片堆栈立体封装结构及其制造方法
CN110568340A (zh) * 2019-08-22 2019-12-13 苏州浪潮智能科技有限公司 一种阻抗测试结构、装置以及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118286A (en) * 1995-10-10 2000-09-12 Xilinx, Inc. Semiconductor device tester-to-handler Interface board with large test area
JP4299760B2 (ja) * 2004-10-21 2009-07-22 エルピーダメモリ株式会社 半導体装置のテスト方法
US20090004891A1 (en) * 2007-06-30 2009-01-01 James Grealish Test access for high density interconnect boards
US9460993B2 (en) 2012-02-21 2016-10-04 Robert C. Shelsky Interposer with signal-conditioned edge probe points
CN103399225A (zh) * 2013-07-26 2013-11-20 华进半导体封装先导技术研发中心有限公司 包含转接板的测试结构
CN104267218B (zh) 2014-10-11 2017-09-15 中国航天科工集团第三研究院第八三五七研究所 一种具备引脚测试功能的bga封装测试插座
CN105067846A (zh) 2015-08-10 2015-11-18 深圳市共进电子股份有限公司 一种bga封装芯片的测试夹具
CN105527559B (zh) 2015-11-30 2019-07-02 北大方正集团有限公司 测试线路板、其制作方法、测试方法以及测试***
CN109240873A (zh) 2018-09-19 2019-01-18 郑州云海信息技术有限公司 一种内存信号测试板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204203420U (zh) * 2014-11-05 2015-03-11 浪潮电子信息产业股份有限公司 一种测试bga封装芯片高速总线的测试治具
CN205911023U (zh) * 2016-08-18 2017-01-25 深圳市嘉合劲威电子科技有限公司 固态硬盘测试装置
CN108120853A (zh) * 2016-11-28 2018-06-05 联芯科技有限公司 芯片测试夹具
CN109801897A (zh) * 2017-11-16 2019-05-24 长鑫存储技术有限公司 芯片堆栈立体封装结构及其制造方法
CN207457438U (zh) * 2017-12-07 2018-06-05 郑州云海信息技术有限公司 一种用于内存芯片信号完整性测试的测试板卡
CN208570587U (zh) * 2018-05-28 2019-03-01 美光科技公司 半导体装置
CN110568340A (zh) * 2019-08-22 2019-12-13 苏州浪潮智能科技有限公司 一种阻抗测试结构、装置以及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115856591A (zh) * 2023-03-03 2023-03-28 荣耀终端有限公司 转接装置、测试***及测试方法
CN115856591B (zh) * 2023-03-03 2024-04-16 荣耀终端有限公司 转接装置、测试***及测试方法

Also Published As

Publication number Publication date
WO2022033167A1 (zh) 2022-02-17
US11933815B2 (en) 2024-03-19
US20220057432A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US7888788B2 (en) Semiconductor device with reduced cross talk
US5744827A (en) Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements
US7652368B2 (en) Semiconductor device
US7164592B2 (en) Semiconductor device
US5227664A (en) Semiconductor device having particular mounting arrangement
US20050097249A1 (en) Memory systems and methods
US4984064A (en) Semiconductor device
US20020176271A1 (en) Reference plane of integrated circuit packages
Chuang et al. Signal/power integrity modeling of high-speed memory modules using chip-package-board coanalysis
JP3368870B2 (ja) パッケージ基板及びこれを備えた半導体装置
TW201812761A (zh) 於垂直電連接中提供交互電容之電路及方法
US6628528B2 (en) Current sharing in memory packages
US11933815B2 (en) Test fixture
CN110531125B (zh) 空间转换器、探针卡及其制造方法
CN114783981A (zh) 转接板及封装测试***
US6909174B2 (en) Reference plane of integrated circuit packages
KR101630481B1 (ko) 임베디드 직렬 격리 저항기를 구비한 테스트 신호 전송 채널을 이용하는 자동화 테스트 장비
CN117119678A (zh) 一种适用于球栅阵列芯片的焊盘及球栅阵列芯片
CN115377066A (zh) 半导体装置和半导体器件
US8063481B2 (en) High-speed memory package
US6809524B1 (en) Testing of conducting paths using a high speed I/O test package
US11959938B2 (en) Package substrate, apparatus for testing power supply noise and method for testing power supply noise
US20090004891A1 (en) Test access for high density interconnect boards
US20230335512A1 (en) Electronic device and semiconductor device
US20230024045A1 (en) Semiconductor testing apparatus with adaptor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination