CN114050147A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN114050147A
CN114050147A CN202111295022.1A CN202111295022A CN114050147A CN 114050147 A CN114050147 A CN 114050147A CN 202111295022 A CN202111295022 A CN 202111295022A CN 114050147 A CN114050147 A CN 114050147A
Authority
CN
China
Prior art keywords
density
area
low
layer
bridging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111295022.1A
Other languages
English (en)
Inventor
吕文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202111295022.1A priority Critical patent/CN114050147A/zh
Publication of CN114050147A publication Critical patent/CN114050147A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48179—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：桥接重布线层，包括高密度线路区和低密度线路区；第一电子元件，设置于桥接重布线层下，第一电子元件主动面设置有第一高密度输入‑输出I/O区和第一低密度I/O区，第一高密度I/O区与高密度线路区电连接，第一低密度I/O区通过打线与低密度线路区电连接；第二电子元件，与第一电子元件相邻设置，第二电子元件主动面设置有第二高密度I/O区和第二低密度I/O区，第二高密度I/O区与高密度线路区电连接。

Description

半导体封装装置及其制造方法
技术领域
本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。
背景技术
现有的封装结构，例如FOCoS(Fan Out Chip on Substrate，扇出型基板上电子元件)封装结构，ASIC(Application Specific Integrated Circuit，专用集成电路)电子元件与HBM(High Bandwidth Memory，高带宽存储器)电子元件在FCB(Flip Chip Bonding，倒装电子元件焊接)制程中易出现偏移问题，进而导致低密度输入-输出I/O区金属块(bump)处常会有焊接失败(non-joint)现象。
发明内容
本公开提供了半导体封装装置及其制造方法。
第一方面，本公开提供了一种半导体封装装置，包括：
桥接重布线层，包括高密度线路区和低密度线路区；
第一电子元件，设置于所述桥接重布线层下，所述第一电子元件主动面设置有第一高密度I/O区和第一低密度I/O区，所述第一高密度I/O区与所述高密度线路区电连接，所述第一低密度I/O区通过打线与所述低密度线路区电连接；
第二电子元件，与所述第一电子元件相邻设置，所述第二电子元件主动面设置有第二高密度I/O区和第二低密度I/O区，所述第二高密度I/O区与所述高密度线路区电连接。
在一些可选的实施方式中，所述第二低密度I/O区通过打线与所述低密度线路区电连接。
在一些可选的实施方式中，所述桥接重布线层还包括通孔，打线通过所述通孔连接所述低密度线路区。
在一些可选的实施方式中，所述桥接重布线层上对应所述通孔设置有保护层，所述保护层包覆通过所述通孔的打线。
在一些可选的实施方式中，所述低密度线路区上设置有焊球。
在一些可选的实施方式中，所述桥接重布线层上设置有线路层，所述线路层包括第一导通孔，所述第一导通孔电连接所述桥接重布线层。
在一些可选的实施方式中，所述线路层还包括第二导通孔，所述第二导通孔电连接所述第二低密度I/O区。
在一些可选的实施方式中，所述线路层上设置有焊球。
在一些可选的实施方式中，所述第一电子元件、所述第二电子元件与所述高密度线路区之间填设有底部填充剂。
在一些可选的实施方式中，所述装置还包括：
封装层，设置于所述桥接重布线层下，包覆所述第一电子元件和所述第二电子元件。
在一些可选的实施方式中，所述封装层表面与所述第一电子元件非主动面或所述第二电子元件非主动面基本共面。
在一些可选的实施方式中，所述封装层表面设置有散热层。
在一些可选的实施方式中，所述第一高密度I/O区与所述高密度线路区通过焊料电连接，所述第二高密度I/O区与所述高密度线路区通过焊料电连接。
在一些可选的实施方式中，所述第一低密度I/O区的导孔直径大于所述第一高密度I/O区的导孔直径，所述第二低密度I/O区的导孔直径大于所述第二高密度I/O区的导孔直径。
第二方面，本公开提供了一种半导体封装装置的制造方法，包括：
提供桥接重布线层，所述桥接重布线层包括高密度线路区和低密度线路区；
提供第一电子元件和第二电子元件，所述第一电子元件主动面设置有第一高密度输入-输出I/O区和第一低密度I/O区，所述第二电子元件主动面设置有第二高密度I/O区和第二低密度I/O区；
将所述第一高密度I/O区及所述第二高密度I/O区与所述高密度线路区电连接；
将所述第一低密度I/O区及所述第二低密度I/O区通过打线与所述低密度线路区电连接。
在一些可选的实施方式中，在所述将所述第一低密度I/O区及所述第二低密度I/O区通过打线与所述低密度线路区电连接前，所述方法还包括：
翻转所述桥接重布线层。
在本公开提供的半导体封装装置及其制造方法，通过设计半导体封装装置包括：桥接重布线层，包括高密度线路区和低密度线路区；第一电子元件，设置于桥接重布线层下，第一电子元件主动面设置有第一高密度I/O区和第一低密度I/O区，第一高密度I/O区与高密度线路区电连接，第一低密度I/O区通过打线与低密度线路区电连接；第二电子元件，与第一电子元件相邻设置，第二电子元件主动面设置有第二高密度I/O区和第二低密度I/O区，第二高密度I/O区与高密度线路区电连接；通过第一低密度I/O区通过打线与低密度线路区电连接，避免了直接通过FCB制程连接第一低密度I/O与低密度线路区产生偏移造成焊接失败的问题。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1A是根据本公开的半导体封装装置的一个实施例的纵向截面结构示意图；
图1B、1C、1D、1E、1F是根据本公开的半导体封装装置的不同实施例的纵向截面结构示意图；
图2A-2H是根据本公开的一个实施例在各个阶段制造的半导体封装装置的截面图。
符号说明：
11-桥接重布线层；111-高密度线路区；112-低密度线路区；113-通孔；12-第一电子元件；121-第一高密度I/O区；122-第一低密度I/O区；13-第二电子元件；131-第二高密度I/O区；132-第二低密度I/O区；14-线路层；141-第一导通孔；142-第二导通孔；15-焊球；16-封装层；17-散热层；18-打线；19-底部填充剂；20-保护层；21-载板；22-种子层；
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。
还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
参考图1A，图1A是根据本公开的半导体封装装置的一个实施例的纵向截面结构示意图。
如图1A所示，半导体封装装置100A可包括：桥接重布线层11、第一电子元件12和第二电子元件13。其中：
桥接重布线层11，包括高密度线路区111和低密度线路区112。
桥接重布线层11可以是由导电迹线和介电材料(Dielectric)组成的重布线层(RDL，Re-Distribution Layer)。需要说明的是，制程上可以采用当前已知或未来开发的重布线层形成技术，本公开对此不做具体限定，例如可采用包括但不限于光刻、电镀(plating)，化学镀(Electroless plating)等形成重布线层。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等，而无机物例如可以是硅(Si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(Ti)，钨(W)，镍(Ni)等，而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
桥接重布线层11还可包括互连结构(Interconnection)，比如导电迹线(Conductive trace)、导电导孔(Conductive Via)等。这里，导电导孔可以是通孔、埋孔或盲孔，且通孔、埋孔或盲孔中可以填充例如金属或金属合金的导电材料，这里，金属例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
这里，高密度线路区111和低密度线路区112对应的密度可包括重布线层的I/O数密度。本公开中，I/O可包括导电导孔。
第一电子元件12，设置于桥接重布线层11下，第一电子元件12主动面设置有第一高密度I/O区121和第一低密度I/O区122，第一高密度I/O区121与高密度线路区111电连接，第一低密度I/O区122通过打线18与低密度线路区112电连接。
第二电子元件13，与第一电子元件12相邻设置，第二电子元件13主动面设置有第二高密度I/O区131和第二低密度I/O区132，第二高密度I/O区131与高密度线路区111电连接。
本公开中对于第一电子元件12和第二电子元件13的类型不做具体限定，第一电子元件12与第二电子元件13可以是相同类型或不同类型的电子元件，第一电子元件12和第二电子元件13例如可包括晶粒(die)、ASIC(Application Specific Integrated Circuit，专用集成电路)芯片、电源管理电路(Power Management Integrated Circuit，PMIC)芯片或HBM(High Bandwidth Memory，高带宽存储器)芯片等。
在一些可选的实施方式中，如图1A所示，第二低密度I/O区132通过打线18与低密度线路区112电连接。
在一些可选的实施方式中，如图1A所示，桥接重布线层11还包括通孔113，打线18通过通孔113连接低密度线路区112。
在一些可选的实施方式中，第一高密度I/O区121与高密度线路区111通过焊料电连接，第二高密度I/O区131与高密度线路区111通过焊料电连接。
在一些可选的实施方式中，第一低密度I/O区122的导孔直径大于第一高密度I/O区121的导孔直径，第二低密度I/O区132的导孔直径大于第二高密度I/O区131的导孔直径。
在一些可选的实施方式中，如图1A所示，桥接重布线层11上设置有线路层14，线路层14包括第一导通孔141，第一导通孔141电连接桥接重布线层11。
线路层14可以是由导电迹线和介电材料(Dielectric)组成的线路层或重布线层。需要说明的是，制程上可以采用当前已知或未来开发的重布线层形成技术，本公开对此不做具体限定，例如可采用包括但不限于光刻、电镀(plating)，化学镀(Electrolessplating)等形成重布线层。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、PI、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP、ABF等，而无机物例如可以是硅(Si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(Ti)，钨(W)，镍(Ni)等，而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
线路层14还可包括互连结构(Interconnection)，比如导电迹线(Conductivetrace)、导电导孔(Conductive Via)等。这里，导电导孔可以是通孔、埋孔或盲孔，且通孔、埋孔或盲孔中可以填充例如金属或金属合金的导电材料，这里，金属例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
在一些可选的实施方式中，如图1A所示，线路层14上设置有焊球15。
在一些可选的实施方式中，如图1A所示，第一电子元件12、第二电子元件13与高密度线路区111之间填设有底部填充剂19。
在一些可选的实施方式中，如图1A所示，半导体封装装置100A还包括：封装层16，设置于桥接重布线层11下，包覆第一电子元件12和第二电子元件13。
封装层16可以由各种模封材料(Molding Compound)形成。例如，模封材料可包括环氧树脂(Epoxy resin)、填充物(Filler)、催化剂(Catalyst)、颜料(Pigment)、脱模剂(Release Agent)、阻燃剂(Flame Retardant)、耦合剂(Coupling Agent)、硬化剂(Hardener)、低应力吸收剂(Low Stress Absorber)、粘合促进剂(Adhesion Promoter)、离子捕获剂(Ion Trapping Agent)等。
下面参考图1B，图1B是根据本公开的半导体封装装置的一个实施例100B的纵向截面结构示意图。图1B所示的半导体封装装置100B类似于图1A中所示的半导体封装装置100A，不同之处在于，半导体封装装置100B中，封装层16表面与第一电子元件12的非主动面基本共面。
这里，两表面基本共面可以认为是：两表面之间高度差异不大于5微米(μm)，不大于2微米(μm)，不大于1微米(μm)或不大于0.5微米(μm)。
在一些可选的实施方式中，封装层16表面与第一电子元件12非主动面或第二电子元件13非主动面基本共面。
下面参考图1C，图1C是根据本公开的半导体封装装置的一个实施例100C的纵向截面结构示意图。图1C所示的半导体封装装置100C类似于图1A中所示的半导体封装装置100A，不同之处在于，半导体封装装置100C中，封装层16表面设置有散热层17。在一些可选的实施方式中，散热层17贴合第一电子元件12的非主动面设置。散热层17能够与封装层16及第一电子元件12进行热传导，提高半导体封装装置的散热性能。
下面参考图1D，图1D是根据本公开的半导体封装装置的一个实施例100D的纵向截面结构示意图。图1D所示的半导体封装装置100D类似于图1A中所示的半导体封装装置100A，不同之处在于，半导体封装装置100D中，桥接重布线层11在延伸方向上还设置有与桥接重布线层11、第一电子元件12和第二电子元件13同样的结构，桥接重布线层11在延伸方向上的结构与图1A所示的结构是相对应的，这里不再赘述。
下面参考图1E，图1E是根据本公开的半导体封装装置的一个实施例100E的纵向截面结构示意图。图1E所示的半导体封装装置100E类似于图1A中所示的半导体封装装置100A，不同之处在于，半导体封装装置100E中，线路层14还包括第二导通孔142，第二导通孔142电连接第二低密度I/O区132。
下面参考图1F，图1F是根据本公开的半导体封装装置的一个实施例100F的纵向截面结构示意图。图1F所示的半导体封装装置100F类似于图1A中所示的半导体封装装置100A，不同之处在于，半导体封装装置100F中，桥接重布线层11上对应通孔设置有保护层20，保护层20包覆通过通孔的打线18；低密度线路区112上设置有焊球15。
保护层20可以包括液态和/或薄膜有机物，例如：非导电胶(Non-conductivePlastic，NCP)，非导电薄膜(Non-conductive Film，NCF)，各向异性导电膜(anisotropicconductive adhesive film，ACF)，各向异性导电胶(anisotropic conductive adhesiveplastic，ACP)，PI，Epoxy，树脂(resin)，PP，ABF，粘合剂(glue)等。
下面参考图2A至图2H，图2A至图2H是根据本公开的一个实施例在各个阶段制造的半导体封装装置200A、200B、200C、200D、200E、200F、200G和200H的纵向截面结构示意图。
参考图2A，提供载板21，在载板21上设置桥接重布线层11。
其中，桥接重布线层11包括高密度线路区111和低密度线路区112，并开设有通孔113。
参考图2B，提供第一电子元件12和第二电子元件13，第一电子元件12主动面设置有第一高密度I/O区121和第一低密度I/O区122，第二电子元件13主动面设置有第二高密度I/O区131和第二低密度I/O区132。
将第一电子元件12的第一高密度I/O区121及第二电子元件13的第二高密度I/O区131与高密度线路区111相对键合，以使第一高密度I/O区121及第二高密度I/O区131与高密度线路区111电连接。
在电连接制程上例如可以采用倒装芯片焊接(Flip Chip Bonding，FCB)、热压焊接(Thermal Compression Bonding，TCB)或类似技术。
将第一低密度I/O区及第二低密度I/O区通过打线与低密度线路区电连接。
参考图2C，在第一电子元件12、第二电子元件13与高密度线路区111之间填设置底部填充剂19。
参考图2D，模封以形成封装层16，封装层16包覆第一电子元件12和第二电子元件13。
参考图2E，翻转后移除载板21。
参考图2F，将第一低密度I/O区122和第二低密度I/O区132通过打线18与低密度线路区112电连接。
参考图2G，在桥接重布线层11上设置线路层14，线路层14包括第一导通孔141，第一导通孔141电连接桥接重布线层11。
参考图2H，在线路层14上设置焊球15。
本公开的提供的制造半导体结构的方法能够实现与前述半导体结构类似的技术效果，这里不再赘述。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

Claims (10)

1.一种半导体封装装置，包括：
桥接重布线层，包括高密度线路区和低密度线路区；
第一电子元件，设置于所述桥接重布线层下，所述第一电子元件主动面设置有第一高密度输入-输出I/O区和第一低密度I/O区，所述第一高密度I/O区与所述高密度线路区电连接，所述第一低密度I/O区通过打线与所述低密度线路区电连接；
第二电子元件，与所述第一电子元件相邻设置，所述第二电子元件主动面设置有第二高密度I/O区和第二低密度I/O区，所述第二高密度I/O区与所述高密度线路区电连接。
2.根据权利要求1所述的装置，其中，所述第二低密度I/O区通过打线与所述低密度线路区电连接。
3.根据权利要求1或2所述的装置，其中，所述桥接重布线层还包括通孔，打线通过所述通孔连接所述低密度线路区。
4.根据权利要求3所述的装置，其中，所述桥接重布线层上对应所述通孔设置有保护层，所述保护层包覆通过所述通孔的打线。
5.根据权利要求4所述的装置，其中，所述低密度线路区上设置有焊球。
6.根据权利要求1所述的装置，其中，所述桥接重布线层上设置有线路层，所述线路层包括第一导通孔，所述第一导通孔电连接所述桥接重布线层。
7.根据权利要求6所述的装置，其中，所述线路层还包括第二导通孔，所述第二导通孔电连接所述第二低密度I/O区。
8.根据权利要求6所述的装置，其中，所述线路层上设置有焊球。
9.根据权利要求1所述的装置，其中，所述第一电子元件、所述第二电子元件与所述高密度线路区之间填设有底部填充剂。
10.根据权利要求1所述的装置，其中，所述第一低密度I/O区的导孔直径大于所述第一高密度I/O区的导孔直径，所述第二低密度I/O区的导孔直径大于所述第二高密度I/O区的导孔直径。
CN202111295022.1A 2021-11-03 2021-11-03 半导体封装装置及其制造方法 Pending CN114050147A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111295022.1A CN114050147A (zh) 2021-11-03 2021-11-03 半导体封装装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111295022.1A CN114050147A (zh) 2021-11-03 2021-11-03 半导体封装装置及其制造方法

Publications (1)

Publication Number Publication Date
CN114050147A true CN114050147A (zh) 2022-02-15

Family

ID=80207005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111295022.1A Pending CN114050147A (zh) 2021-11-03 2021-11-03 半导体封装装置及其制造方法

Country Status (1)

Country Link
CN (1) CN114050147A (zh)

Similar Documents

Publication Publication Date Title
KR102127796B1 (ko) 반도체 패키지 및 방법
KR102131759B1 (ko) 통합 팬-아웃 패키지 및 통합 팬-아웃 패키지 형성 방법
TWI690030B (zh) 半導體封裝及其形成方法
KR102221322B1 (ko) 반도체 패키지 및 방법
KR102060624B1 (ko) 더미 커넥터를 구비한 반도체 패키지와 이를 형성하는 방법
US10515889B2 (en) Semiconductor package device and method of manufacturing the same
US8076232B2 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
US7420814B2 (en) Package stack and manufacturing method thereof
US12002737B2 (en) Electronic package and method of fabricating the same
KR20140107129A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US8710642B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
TWI754359B (zh) 半導體封裝體及其製造方法
KR102331050B1 (ko) 반도체 패키지 및 그 형성 방법
CN112687628A (zh) 半导体器件、半导体器件的制造方法及封装件
CN113823607A (zh) 半导体封装装置及其制造方法
US11664301B2 (en) Semiconductor device package
CN113035830A (zh) 半导体结构及其制造方法
CN114050147A (zh) 半导体封装装置及其制造方法
CN113725173A (zh) 半导体封装装置及其制造方法
CN219917164U (zh) 半导体封装装置
CN218887167U (zh) 半导体封装装置
TWI825790B (zh) 電子封裝件及其製法
CN114050131A (zh) 半导体封装装置
US20240063130A1 (en) Package structure and fabricating method thereof
CN115706018A (zh) 半导体封装装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination