CN113035830A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN113035830A
CN113035830A CN202110255894.9A CN202110255894A CN113035830A CN 113035830 A CN113035830 A CN 113035830A CN 202110255894 A CN202110255894 A CN 202110255894A CN 113035830 A CN113035830 A CN 113035830A
Authority
CN
China
Prior art keywords
layer
semiconductor structure
chip
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110255894.9A
Other languages
English (en)
Inventor
黄文宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202110255894.9A priority Critical patent/CN113035830A/zh
Publication of CN113035830A publication Critical patent/CN113035830A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供了半导体结构及其制造方法，在目前BGA(Ball Grid Array，球栅阵列)基板紧缺以及FOSub(Fan‑Out结合Substrate)基板良率低的情况下，利用基板(Substrate)与重布线中介层(RDL interposer)的结合，以实现取代多层BGA基板，并且利用FCB(Flip Chip Bonding，倒装芯片键合)技术结合基板和重布线中介层，利用模塑(molding)技术制作重布线中介层，提高了产品良率。

Description

半导体结构及其制造方法
技术领域
本公开涉及半导体技术领域，具体涉及半导体结构及其制造方法。
背景技术
目前多层BGA基板可以同时包含粗线路和细线路，但由于基板层数多以及半导体尺寸大等因素，导致BGA基板严重短缺，供不应求。为此出现了FOSub(Fan-Out结合Substrate)基板，但目前将Fan-Out线路(细线路)与Substrate线路(粗线路)结合且通过Via(导通孔)做电连接的FOSub基板的开发尚需要可靠度以及热应力分析的验证，缓不济急。
发明内容
本公开提供了半导体结构及其制造方法。
第一方面，本公开提供了一种半导体结构，该半导体结构包括：基板；重布线中介层，设于基板上，重布线中介层包括重布线层、导电柱、第一模封层以及电接触件，第一模封层设于电接触件上，导电柱嵌入第一模封层中，重布线层设于第一模封层上，第一模封层为有机材料。
在一些可选的实施方式中，重布线中介层还包括：种子层，设于第一模封层与电接触件之间，种子层包括自下而上依次设置的阻挡层和导电层。
在一些可选的实施方式中，导电柱靠近种子层的表面为曲面。
在一些可选的实施方式中，导电柱的高度在60微米到100微米之间和/或导电柱的直径为80微米。
在一些可选的实施方式中，第一模封层具有上表面和下表面，上表面的粗糙度大于下表面的粗糙度。
在一些可选的实施方式中，该半导体结构还包括：第一底部填充材，包覆电接触件以及填充第一模封层与基板之间的缝隙。
在一些可选的实施方式中，该半导体结构还包括：芯片，设于重布线中介层上。
在一些可选的实施方式中，该半导体结构还包括：第二底部填充材，填充芯片与重布线中介层之间的缝隙。
在一些可选的实施方式中，该半导体结构还包括：第二模封材，包覆重布线中介层、第二底部填充材以及芯片。
在一些可选的实施方式中，第一模封层的刚性大于第二模封材的刚性。
在一些可选的实施方式中，第二模封材露出芯片的背面；以及该半导体结构还包括：设于芯片上的散热片。
在一些可选的实施方式中，该半导体结构还包括：外部电接触件，基板设于外部电接触件上。
在一些可选的实施方式中，芯片为专用集成电路ASIC芯片和/或高宽带存储器HBM。
第二方面，本公开提供了一种半导体结构的制造方法，该方法包括：在第一载体上设置导电柱；填入第一模封材，以包覆导电柱；研磨第一模封材的上表面以露出导电柱，形成第一模封层；在第一模封层的上表面设置重布线层；在第一模封层的下表面设置电接触件，导电柱、第一模封层、重布线层以及电接触件共同形成重布线中介层；将重布线中介层设置在基板的上表面，以使重布线中介层通过电接触件与基板电性联通。
在一些可选的实施方式中，在在第一载体上设置导电柱之前，该方法还包括：在第一载体上设置阻挡层；在阻挡层上设置导电层，阻挡层和导电性共同形成种子层。
在一些可选的实施方式中，该方法还包括：填入第一底部填充材，以包覆电接触件以及填充第一模封层与基板之间的缝隙。
在一些可选的实施方式中，该方法还包括：将芯片设置于重布线中介层上。
在一些可选的实施方式中，该方法还包括：填入第二底部填充材，以填充芯片与重布线中介层之间的缝隙。
在一些可选的实施方式中，该方法还包括：设置第二模封材，以包覆重布线中介层、第二底部填充材以及芯片。
在一些可选的实施方式中，该方法还包括：研磨第二模封材的上表面以露出芯片的背面；在芯片的背面设置散热片。
在一些可选的实施方式中，该方法还包括：在基板的下表面设置外部电接触件。
由于目前市场上的多层BGA基板严重短缺、且FOSub基板的开发尚需要可靠度以及热应力分析的验证，需要研发出可以替代BGA基板的产品，本公开提供的半导体结构及其制造方法，利用基板(Substrate)与重布线中介层(RDL interposer)的结合，以实现取代多层BGA基板。另外，现有的FOSub基板结构是通过粘合材料(adhesive material)和导通孔(via)结合Fan-Out(扇出)和Substrate(基板)，FOSub基板可能会由于Fan-Out与Substrate之间出现偏移、激光钻孔导致导通孔的孔底未开孔、导通孔无法准确联通Fan-Out与Substrate，导致FOSub基板可能会出现断路、超越阻力、没有功能以及信号错误等电性功能问题，良率较低。
而本公开是利用FCB技术结合基板与重布线中介层，并填充第一底部填充材，FCB技术制程稳定良率高。通过模塑(molding)技术实现导电柱和第一模封层的结合，得到重布线中介层，无需激光钻孔工艺加电镀工艺来制作导电通道，进而可以避免导通孔的孔底未开孔或电镀不完整而造成无法实现电性联通的现象，保障了电性联通，提高了产品的良率。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1是根据本公开的半导体结构的一个实施例的结构示意图；
图2是根据本公开的半导体结构的一个实施例的局部放大图；
图3A到3L根据本公开的半导体结构的制造过程中的结构示意图。
符号说明：
1-基板，2-重布线中介层，201-电接触件，202-导电柱，203-第一模封层，204-重布线层，205-种子层，2051-阻挡层，2052-导电层，3-芯片，4-第二底部填充材，5-散热片，6-外部电接触件，7-第一载体，8-第二载体，9-第二模封材，10-第一底部填充材。
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，应当也视为本公开可实施的范畴。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
请参考图1，图1示出了根据本公开的半导体结构的一个实施例的结构示意图。如图1所示，该半导体结构可以包括：基板1和重布线中介层2。其中，重布线中介层2设于基板1上，重布线中介层2可以包括重布线层204、导电柱202、第一模封层203以及电接触件201，第一模封层203设于电接触件201上，导电柱202嵌入第一模封层203中，重布线层204设于第一模封层203上，第一模封层203为有机材料。
基板1可以是无芯基板或有芯基板。基板1可以包括有机物和/或无机物，有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等，无机物例如可以是硅(Si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。基板1也可以是PCB(Printed Circuit Board，印制电路板)，可以选用刚性基板材料或柔性基板材料，刚性基板材料例如可以是覆铜板材料，柔性基板材料例如可以是PI材料。基板1还可以是BGA基板。
重布线层204中可以设置有各种导线、通孔、埋孔或盲孔以实现线路连接。需要说明的是，这里对通孔、埋孔或盲孔的大小或方向并不做具体限定。如果设置有通孔、埋孔或盲孔，则通孔、埋孔或盲孔中可以填充例如金属或金属合金的导电材料，或包含例如金属或金属合金的导电材料。这里，金属例如可以是金(Au)、银(Ag)、铝(Al)、铜(Cu)或其合金。
导电柱202可以提供导电功能，例如可以采用金属或金属合金等导电材料，。
第一模封层203可以采用有机物，有机物例如可以是环氧树脂(Epoxy resin)、填充物(Filler)、催化剂(Catalyst)、颜料(Pigment)、脱模剂(Release Agent)、阻燃剂(Flame Retardant)、耦合剂(Coupling Agent)、硬化剂(Hardener)、低应力吸收剂(LowStress Absorber)、粘合促进剂(Adhesion Promoter)、离子捕获剂(Ion TrappingAgent)。在制作过程中，通过模塑(molding)技术制作出的重布线中介层2，所以重布线中介层2包括由有机模封材制作出的第一模封层203。
电接触件201，可以是各种形态的电接点，例如可以是焊锡凸块(solder bump)、导电柱凸块(pillar bump)。这里，重布线中介层2是通过电接触件201连接重布线层204和基板1。
在一些可选的实施方式中，重布线中介层2还可以包括：种子层205，设于第一模封层203与电接触件201之间，种子层205可以包括自下而上依次设置的阻挡层2051和导电层2052。
这里，种子层205可以具有提供导电功能使导电柱202电镀顺利进行的功能。阻挡层2051可以用于防止电接触件201与导电层2052之间的扩散，例如可以采用钛。导电层2052可以用于电性连通，可以采用金属或金属合金等导电材料，例如铜。
请参考图2，图2示出了本公开的半导体结构的一个实施例的局部放大图。
在一些可选的实施方式中，如图2所示，导电柱202靠近种子层205的表面可以为曲面。
在电镀导电柱202的过程中，由光阻材料(感光材料)定义导电柱202，在曝光、显影以及刻蚀的过程中，可能会造成导电柱202底部的内缩现象，即导电柱202靠近种子层205的表面为曲面。
在一些可选的实施方式中，导电柱202的高度可以在60微米到100微米之间和/或导电柱202的直径为80微米。
在一些可选的实施方式中，第一模封层203可以具有上表面和下表面，上表面的粗糙度可以大于下表面的粗糙度。
在制程中，需要填入第一模封层203以包覆导电柱202，并研磨第一模封层203的上表面以露出导电柱202，由于第一模封层203的上表面经过研磨后，上表面的粗糙度会变大，相对于未研磨的下表面，上表面的粗糙度可以大于下表面的粗糙度。
在一些可选的实施方式中，该半导体结构还可以包括第一底部填充材10。第一底部填充材10可以包覆电接触件201以及填充第一模封层203与基板1之间的缝隙。
第一底部填充材10例如可以是毛细底部填充料(CUF，capillary underfill)、成型底部填充料(MUF，molded underfill)、非导电胶(NCP，Non-conductive Paste)等。第一底部填充材10可以填充空隙，从而达到加固的目的。
在一些可选的实施方式中，该半导体结构还包括芯片3。芯片3可以设于重布线中介层2上。
这里，芯片3可以是各种尺寸、各种功能的芯片。芯片3的主动面上可以设有微凸块(micro bump)或预焊料(pre-solder)。
在一些可选的实施方式中，该半导体结构还包括第二底部填充材4。第二底部填充材4可以填充芯片3与重布线中介层2之间的缝隙。
第二底部填充材4例如可以是毛细底部填充料(CUF，capillary underfill)、成型底部填充料(MUF，molded underfill)、非导电胶(NCP，Non-conductive Paste)等。第二底部填充材4可以提高保护芯片3的主动面，以及提高芯片3与重布线中介层2之间的接合力。
在一些可选的实施方式中，该半导体结构还包括第二模封材9。第二模封材9可以包覆重布线中介层2、第二底部填充材4以及芯片3。
第二模封材9可以采用环氧树脂(Epoxy resin)、填充物(Filler)、催化剂(Catalyst)、颜料(Pigment)、脱模剂(Release Agent)、阻燃剂(Flame Retardant)、耦合剂(Coupling Agent)、硬化剂(Hardener)、低应力吸收剂(Low Stress Absorber)、粘合促进剂(Adhesion Promoter)、离子捕获剂(Ion Trapping Agent)等模封材。
在一些可选的实施方式中，第一模封层203的刚性可以大于第二模封材9的刚性。
这里，第二模封材9可以包覆重布线中介层2、第二底部填充材4以及芯片3，起到保护作用，而相对于第二模封材9，重布线层204可以设于第一模封层203上，第一模封层203还需要提供支撑重布线层204的作用，所以相对于不需要提供支撑作用的第二模封材9，第一模封层203的刚性可以大于第二模封材9的刚性。
在实际中，可以通过选择不同刚性的模封材来控制模封材的刚性，也可以控制同一种模封材中的填充材料的粒径比例来控制模封材的刚性，一般来说，填充材料的粒径比例越大，刚性越大。
在一些可选的实施方式中，第二模封材9可以露出芯片3的背面；以及该半导体结构还可以包括设于芯片3上的散热片5。
散热片5可以是散热片5或其他合适的热耗散结构。散热片5也可以是导电材料，例如铝(Al)、铜(Cu)、铬(Cr)、锡(Sn)、金(Au)、银(Ag)、镍(Ni)、不锈钢或其他导电材料。
在芯片3上设置散热片5，芯片3产生的热量可以传到散热片5上，再由散热片5传到环境中。一般来说，散热片5的表面积都做的相当大，与空气的接触面就大，这样有利于传热，提高了散热效率。
在一些可选的实施方式中，该半导体结构还可以包括外部电接触件6。基板1设于外部电接触件6上。
外部电接触件6例如可以是导线(Trace)、凸块(Bump)、焊球(Solder Ball)等，以实现半导体结构与外部的电连接。
在一些可选的实施方式中，芯片3可以为专用集成电路ASIC芯片和/或高宽带存储器HBM。
本公开提供的半导体结构，在目前的BGA基板紧缺以及FOSub基板良率低的情况下，利用基板1(Substrate)与重布线中介层2(RDL interposer)的结合，以实现取代多层BGA基板。
图3A到3L示出了本公开的半导体结构的制造过程中的结构示意图。为了更好地理解本公开的各方面，已简化各图。
请参考图3A，在第一载体7上设置导电柱202。
这里，可以采用电镀工艺设置导电柱202。
在一些可选的实施方式中，在在第一载体7上设置导电柱202之前，该方法还包括：在第一载体7上设置阻挡层2051；在阻挡层2051上设置导电层2052，阻挡层2051和导电性共同形成种子层205。
请参考图3B，填入第一模封材，以包覆导电柱202。研磨第一模封材的上表面以露出导电柱202，形成第一模封层203。
请参考图3C，在第一模封层203的上表面设置重布线层204。
请参考图3D，去除第一载体7，将重布线层204设于第二载体8上，在第一模封层203的下表面设置电接触件201，导电柱202、第一模封层203、重布线层204以及电接触件201共同形成重布线中介层2。
请参考图3E，去除第二载体8。
请参考图3F，将重布线中介层2设置在基板1的上表面，以使重布线中介层2通过电接触件201与基板1电性联通。
请参考图3G，在一些可选的实施方式中，该方法还可以包括：填入第一底部填充材10，以包覆电接触件201以及填充第一模封层203与基板1之间的缝隙。
请参考图3H，在一些可选的实施方式中，该方法还可以包括：将芯片3设置于重布线中介层2上。
这里，通过FCB技术，即采用电接触件201实现芯片3与基板1的电性联通。
请参考图3I，在一些可选的实施方式中，该方法还可以包括：填入第二底部填充材4，以填充芯片3与重布线中介层2之间的缝隙。
请参考图3J，在一些可选的实施方式中，该方法还可以包括：设置第二模封材9，以包覆重布线中介层2、第二底部填充材4以及芯片3。
请参考图3K，在一些可选的实施方式中，该方法还可以包括：研磨第二模封材9的上表面以露出芯片3的背面。
请参考图3L，在一些可选的实施方式中，该方法还可以包括：在芯片3的背面设置散热片5。在基板1的下表面设置外部电接触件6。
现有技术中的FOSub基板结构是通过粘合材料和导通孔(via)结合Fan-Out和Substrate，FOSub基板可能会由于Fan-Out与Substrate之间出现偏移、激光钻孔导致导通孔的孔底未开孔、导通孔无法准确联通Fan-Out与Substrate，导致FOSub基板可能会出现断路、超越阻力、没有功能以及信号错误等电性功能问题，良率较低。
具体地，利用FCB技术结合基板1与重布线中介层2，并填充第一底部填充材10，FCB技术制程稳定良率高。通过模塑(molding)技术实现导电柱202和第一模封层203的结合，得到重布线中介层2，无需激光钻孔工艺加电镀工艺来制作导电通道，进而可以避免导通孔的孔底未开孔或电镀不完整而造成无法实现电性联通的现象。
本公开提供的制造半导体结构方法，利用FCB技术结合基板1和重布线中介层2，利用模塑(molding)技术制作重布线中介层2，相对于现有的FOSub基板，提高了产品良率。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

Claims (20)

1.一种半导体结构，包括：
基板；
重布线中介层，设于所述基板上，所述重布线中介层包括重布线层、导电柱、第一模封层以及电接触件，所述第一模封层设于所述电接触件上，所述导电柱嵌入所述第一模封层中，所述重布线层设于所述第一模封层上，所述第一模封层为有机材料。
2.根据权利要求1所述的半导体结构，其中，所述重布线中介层还包括：
种子层，设于所述第一模封层与所述电接触件之间，所述种子层包括自下而上依次设置的阻挡层和导电层。
3.根据权利要求2所述的半导体结构，其中，所述导电柱靠近所述种子层的表面为曲面。
4.根据权利要求1所述的半导体结构，其中，所述导电柱的高度在60微米到100微米之间和/或所述导电柱的直径为80微米。
5.根据权利要求1所述的半导体结构，其中，所述第一模封层具有上表面和下表面，所述上表面的粗糙度大于所述下表面的粗糙度。
6.根据权利要求1所述的半导体结构，其中，所述半导体结构还包括：
第一底部填充材，包覆所述电接触件以及填充所述第一模封层与所述基板之间的缝隙。
7.根据权利要求1所述的半导体结构，其中，所述半导体结构还包括：
芯片，设于所述重布线中介层上。
8.根据权利要求7所述的半导体结构，其中，所述半导体结构还包括：
第二底部填充材，填充所述芯片与所述重布线中介层之间的缝隙。
9.根据权利要求8所述的半导体结构，其中，所述半导体结构还包括：
第二模封材，包覆所述重布线中介层、所述第二底部填充材以及所述芯片。
10.根据权利要求9所述的半导体结构，其中，所述第一模封层的刚性大于所述第二模封材的刚性。
11.根据权利要求9或10所述的半导体结构，其中，所述第二模封材露出所述芯片的背面；以及
所述半导体结构还包括：设于所述芯片上的散热片。
12.根据权利要求9或10所述的半导体结构，其中，所述半导体结构还包括：
外部电接触件，所述基板设于所述外部电接触件上。
13.根据权利要求1所述的半导体结构，其中，所述芯片为专用集成电路ASIC芯片和/或高宽带存储器HBM。
14.一种制造半导体结构的方法，包括：
在第一载体上设置导电柱；
填入第一模封材，以包覆所述导电柱；
研磨所述第一模封材的上表面以露出所述导电柱，形成第一模封层；
在所述第一模封层的上表面设置重布线层；
在所述第一模封层的下表面设置电接触件，所述导电柱、所述第一模封层、所述重布线层以及所述电接触件共同形成重布线中介层；
将所述重布线中介层设置在基板的上表面，以使所述重布线中介层通过所述电接触件与所述基板电性联通。
15.根据权利要求14所述的方法，其中，在所述在第一载体上设置导电柱之前，所述方法还包括：
在所述第一载体上设置阻挡层；
在所述阻挡层上设置导电层，所述阻挡层和所述导电性共同形成种子层。
16.根据权利要求14所述的方法，其中，所述方法还包括：
填入第一底部填充材，以包覆所述电接触件以及填充所述第一模封层与所述基板之间的缝隙。
17.根据权利要求16所述的方法，其中，所述方法还包括：
将芯片设置于所述重布线中介层上。
18.根据权利要求17所述的方法，其中，所述方法还包括：
填入第二底部填充材，以填充所述芯片与所述重布线中介层之间的缝隙。
19.根据权利要求18所述的方法，其中，所述方法还包括：
设置第二模封材，以包覆所述重布线中介层、所述第二底部填充材以及所述芯片。
20.根据权利要求19所述的方法，其中，所述方法还包括：
研磨所述第二模封材的上表面以露出所述芯片的背面；
在所述芯片的背面设置散热片。
CN202110255894.9A 2021-03-09 2021-03-09 半导体结构及其制造方法 Pending CN113035830A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110255894.9A CN113035830A (zh) 2021-03-09 2021-03-09 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110255894.9A CN113035830A (zh) 2021-03-09 2021-03-09 半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN113035830A true CN113035830A (zh) 2021-06-25

Family

ID=76467465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110255894.9A Pending CN113035830A (zh) 2021-03-09 2021-03-09 半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113035830A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115023031A (zh) * 2022-08-08 2022-09-06 盛合晶微半导体(江阴)有限公司 一种高密度集成基板结构和制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115023031A (zh) * 2022-08-08 2022-09-06 盛合晶微半导体(江阴)有限公司 一种高密度集成基板结构和制造方法

Similar Documents

Publication Publication Date Title
US11901258B2 (en) Iintegrated fan-out packages with embedded heat dissipation structure
KR102425720B1 (ko) 반도체 패키지 및 그 제조 방법
TWI605526B (zh) 扇出系統級封裝及用於形成其之方法
TWI576927B (zh) 半導體裝置及其製造方法
US8581402B2 (en) Molded chip interposer structure and methods
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
CN106558574A (zh) 芯片封装结构和方法
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
US20090008777A1 (en) Inter-connecting structure for semiconductor device package and method of the same
CN113035830A (zh) 半导体结构及其制造方法
US20230052776A1 (en) Manufacturing method of semiconductor package
CN113594142A (zh) 半导体封装结构及其制造方法
JP7490484B2 (ja) 半導体装置
CN113823607A (zh) 半导体封装装置及其制造方法
KR20220051780A (ko) 반도체 디바이스 및 제조 방법
CN219917164U (zh) 半导体封装装置
CN218887167U (zh) 半导体封装装置
US20240063130A1 (en) Package structure and fabricating method thereof
US20240258276A1 (en) Semiconductor packages and method for fabricating the same
US20240258274A1 (en) Semiconductor packages and method for fabricating the same
US20240258277A1 (en) Semiconductor packages and method for fabricating the same
CN114050131A (zh) 半导体封装装置
CN115700917A (zh) 半导体封装装置及其制造方法
CN117316787A (zh) 一种芯片制作方法及封装结构
KR20240117931A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination