CN113823607A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN113823607A
CN113823607A CN202111006516.3A CN202111006516A CN113823607A CN 113823607 A CN113823607 A CN 113823607A CN 202111006516 A CN202111006516 A CN 202111006516A CN 113823607 A CN113823607 A CN 113823607A
Authority
CN
China
Prior art keywords
chip
layer
semiconductor package
reinforcing structure
package device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111006516.3A
Other languages
English (en)
Inventor
呂文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202111006516.3A priority Critical patent/CN113823607A/zh
Publication of CN113823607A publication Critical patent/CN113823607A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：线路层；第一芯片和第二芯片，设置于线路层上；加固结构，具有第一表面，第一表面贴合第一芯片的主动面和第二芯片的主动面。该半导体封装装置中，第一芯片主动面和第二芯片主动面直接贴合加固结构，加固结构可提供应力抵抗，以降低第一芯片与第二芯片之间的应力向主动面方向的传导，进而降低因应力传导导致线路层破坏的风险。

Description

半导体封装装置及其制造方法
技术领域
本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。
背景技术
现有的封装结构，例如FOCoS(Fan Out Chip on Substrate，扇出型基板上芯片)封装结构，由于各材料的热膨胀系数存在差异，在温度变化时各材料的形变程度不同，使得封装结构发生翘曲并在内部产生应力。由于热循环过程中整体结构无法直接释放应力，因此位于应力集中点的ASIC(Application Specific Integrated Circuit，专用集成电路)芯片与HBM(High Bandwidth Memory，高带宽存储器)芯片之间的底部填充材因抗拉能力不足而产生裂纹(crack)，进而裂纹可能向下延伸破坏重布线层。
发明内容
本公开提供了半导体封装装置及其制造方法。
第一方面，本公开提供了一种半导体封装装置，包括：
线路层；
第一芯片和第二芯片，设置于所述线路层上；
加固结构，具有第一表面，所述第一表面贴合所述第一芯片的主动面和所述第二芯片的主动面。
在一些可选的实施方式中，所述第一表面设置有桥接线路，所述第一芯片通过所述桥接线路电连接所述第二芯片。
在一些可选的实施方式中，所述第一芯片主动面和所述第二芯片主动面朝向所述线路层设置。
在一些可选的实施方式中，所述加固结构具有与所述第一表面相对的第二表面，所述第二表面贴合所述线路层。
在一些可选的实施方式中，所述第二表面设置有导电线路，所述导电线路与所述线路层电连接。
在一些可选的实施方式中，所述第一芯片非主动面和所述第二芯片非主动面朝向所述线路层设置。
在一些可选的实施方式中，所述第一芯片主动面和所述第二芯片主动面通过打线电连接所述线路层。
在一些可选的实施方式中，所述第一芯片和所述第二芯片之间设置有空隙，所述第一表面至少部分在所述空隙露出。
在一些可选的实施方式中，所述装置还包括：
封装材料，设置于所述线路层上，并包覆所述第一芯片、所述第二芯片及所述加固结构。
在一些可选的实施方式中，所述封装材料至少部分抵接所述第一表面。
在一些可选的实施方式中，所述装置还包括：
基板，设置于所述线路层下。
在一些可选的实施方式中，所述装置还包括：
电连接件，设置于所述基板下，与所述基板电连接。
第二方面，本公开提供了一种半导体封装装置的制造方法，包括：
提供加固结构，所述加固结构具有第一表面；
将所述第一表面贴合第一芯片的主动面和第二芯片的主动面设置；
将所述第一芯片和所述第二芯片设置于线路层上。
本公开提供了半导体封装装置及其制造方法，通过设置第一表面贴合于第一芯片的主动面和第二芯片的主动面的加固结构，加固结构可提供应力抵抗，以降低第一芯片与第二芯片的应力向主动面方向的传导，进而降低因应力传导导致线路层破坏的风险。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1A是根据本公开的半导体封装装置的一个实施例的纵向截面结构示意图；
图1B和1C是图1A中虚线部分在不同实施例的局部放大示意图；
图1D是根据本公开的半导体封装装置的又一个实施例的纵向截面结构示意图；
图1E是图1D中虚线部分的局部放大示意图；
图1F、1G、1H是根据本公开的半导体封装装置的不同实施例的结构示意图；
图2A-2N是根据本公开的一个实施例在各个阶段制造的半导体封装装置的纵向截面结构示意图。
符号说明：
11-线路层；12-第一芯片；13-第二芯片；14-加固结构；14a-第一表面；14b-第二表面；141-桥接线路；142-导电线路；15-打线；16-空隙；17-封装材料；18-基板；19-电连接件；20-第三芯片；21-保护层；22-第一载板；23-第一加固层；24-种子层；25-金属层；26-第二加固层；27-胶带；28-第二载板；29-连接柱；30-填充层。
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，应当也视为本公开可实施的范畴。
还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
参考图1，图1为根据本公开的半导体封装装置的一个实施例的纵向截面结构示意图。
如图1所示，半导体封装装置100A可包括：线路层11、第一芯片12、第二芯片13及加固结构14。其中，第一芯片12可与第二芯片13相邻设置。第一芯片12和第二芯片13，可设置于线路层11上。加固结构14，具有相对的第一表面14a和第二表面14b，第一表面14a贴合第一芯片12的主动面和第二芯片13的主动面。
线路层11可以是由导电迹线和介电材料(Dielectric)组成的线路层或重布线层。需要说明的是，制程上可以采用当前已知或未来开发的重布线层形成技术，本公开对此不做具体限定，例如可采用包括但不限于光刻、电镀(plating)，化学镀(Electrolessplating)等形成重布线层。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、PI、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP、ABF等，而无机物例如可以是硅(Si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(Ti)，钨(W)，镍(Ni)等，而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
在本实施例中，第一芯片12和第二芯片13例如可以是晶粒(die)、ASIC(Application Specific Integrated Circuit，专用集成电路)芯片、电源管理电路(PowerManagement Integrated Circuit，PMIC)芯片或HBM(High Bandwidth Memory，高带宽存储器)芯片等。第一芯片12和第二芯片13可以是相同或不同的芯片，本公开对此不做限定。
加固结构14可以是由无机材料组成的加固结构。这里，无机材料例如可以是氧化硅，氮化硅等。加固结构14可提供应力抵抗，以降低第一芯片12与第二芯片13的应力向第一芯片12主动面与第二芯片13主动面方向的传导，进而降低因应力传导导致线路层11破坏的风险。
在一些可选的实施方式中，如图1A所示，第一表面14a设置有桥接线路141，第一芯片12通过桥接线路141电连接第二芯片13。
桥接线路141可以是由导电材料组成的导电迹线。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(Ti)，钨(W)，镍(Ni)等，而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
在一些可选的实施方式中，如图1A所示，第一芯片12主动面和第二芯片13主动面朝向线路层11设置。
在一些可选的实施方式中，如图1A所示，第一芯片12和第二芯片13之间设置有空隙16，第一表面14a至少部分在空隙16露出。
在一些可选的实施方式中，如图1A所示，半导体封装装置100A还可包括：封装材料17，设置于线路层11上，并包覆第一芯片12、第二芯片13及加固结构14。
封装材料17可以由各种模封材料(Molding Compound)形成。例如，模封材料可包括环氧树脂(Epoxy resin)、填充物(Filler)、催化剂(Catalyst)、颜料(Pigment)、脱模剂(Release Agent)、阻燃剂(Flame Retardant)、耦合剂(Coupling Agent)、硬化剂(Hardener)、低应力吸收剂(Low Stress Absorber)、粘合促进剂(Adhesion Promoter)、离子捕获剂(Ion Trapping Agent)等。
在一些可选的实施方式中，如图1A所示，封装材料17至少部分抵接第一表面14a。
在一些可选的实施方式中，如图1A所示，半导体封装装置100A还可包括：基板18，设置于线路层11下。
基板18可以是各种类型的基板，本公开对此不做具体限定。基板18可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等，而无机物例如可以是硅(Si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。
基板18还可以是例如印刷电路板，比如纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物等。
基板18还可包括互连结构(Interconnection)，比如导电迹线(Conductivetrace)、导电导孔(Conductive Via)等。这里，导电导孔可以是通孔、埋孔或盲孔，且通孔、埋孔或盲孔中可以填充例如金属或金属合金的导电材料，这里，金属例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
在一些可选的实施方式中，如图1A所示，半导体封装装置100A还可包括：电连接件19，设置于基板18下，与基板18电连接。
电连接件19例如可以是焊料球(Solder ball)、焊料凸块(Solder bump)、导电柱(Conductive Pillar)、焊垫(Solder Pad)等。
图1B示出了图1A中虚线部分在一些实施例的局部放大示意图。在一些可选的实施方式中，桥接线路141设置于加固结构14的第一表面14a，桥接线路141的一侧在第一表面14a露出，桥接线路141的另一侧被加固结构14的无机材料包覆。
图1C示出了图1A中虚线部分在一些实施例的局部放大示意图。在一些可选的实施方式中，桥接线路141的一侧在第一表面14a露出，另一侧在第二表面14b露出。
继续参考图1D，图1D所示的半导体封装装置100D类似于图1A中所示的半导体封装装置100A，不同之处在于，半导体封装装置100D中，加固结构14的第二表面14b贴合线路层11。
图1E示出了图1D中虚线部分在一些实施例的局部放大示意图，在一些可选的实施方式中，如图1D和1E所示，第二表面14b设置有导电线路142，导电线路142与线路层11电连接。
导电线路142可以是由导电材料组成的导电迹线。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(Ti)，钨(W)，镍(Ni)等，而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
下面参考图1F，图1F所示的半导体封装装置100F类似于图1A中所示的半导体封装装置100A，不同之处在于，半导体封装装置100F还可包括：第三芯片20，设置于线路层11上，第三芯片20与第二芯片13相邻设置，加固结构14贴合第三芯片20的主动面和第二芯片13的主动面设置。
这里，第三芯片20例如可以是晶粒(die)、ASIC(Application SpecificIntegrated Circuit，专用集成电路)芯片、电源管理电路(Power Management IntegratedCircuit，PMIC)芯片或HBM(High Bandwidth Memory，高带宽存储器)芯片等。
下面参考图1G，图1G所示的半导体封装装置100G类似于图1A中所示的半导体封装装置100A，不同之处在于，半导体封装装置100G还可包括：保护层21，设置于基板18上，并包覆线路层11、第一芯片12、第二芯片13、加固结构14及封装材料17。
保护层21可可以包括液态和/或薄膜有机物，例如：非导电胶(Non-conductivePlastic，NCP)，非导电薄膜(Non-conductive Film，NCF)，异方性导电膜(anisotropicconductive adhesive film，ACF)，异方性导电胶(anisotropic conductive adhesiveplastic，ACP)，聚酰亚胺(Polyimide，PI)，Epoxy,树脂(resin),PP(PrePreg，预浸材料或称为半固化树脂、半固化片)，ABF(Ajinomoto Build-up Film)，粘合剂(glue)，聚酰胺纤维(Polyamide，PA)，底部填充胶，环氧树脂(Epoxy)等。
下面参考图1H，图1H所示的半导体封装装置100H类似于图1G中所示的半导体封装装置100G，不同之处在于，半导体封装装置100H中，第一芯片12非主动面和第二芯片13非主动面朝向线路层11设置。
在一些可选的实施方式中，如图1H所示，第一芯片12主动面和第二芯片13主动面通过打线15电连接线路层11。
下面参考图2A至2N，图2A至2N是根据本公开的一个实施例在各个阶段制造的半导体封装装置200A、200B、200C、200D、200E、200F、200G、200H、200I、200J、200K、200L、200M及200N的纵向截面结构示意图。为了更好地理解本公开的各方面，已简化各图。
参考图2A，提供第一载板22，第一载板22上一次设置有第一加固层23和种子层24。
第一加固层23可以是由组成加固结构14的无机材料组成的加固层。
参考图2B，设置金属层25。
这里，可通过刻蚀去除部分种子层24，然后通过在剩余种子层24上电镀以形成金属层25。
参考图2C，在第一载板22上设置第二加固层26，第二加固层26包覆金属层25。
第二加固层26可以是由组成加固结构14的无机材料组成的加固层。
参考图2D，研磨以去除部分第二加固层26，以使金属层25经第二加固层26露出。
参考图2E，去除部分第二加固层26，以形成加固结构14，加固结构14具有第一表面14a及设置于第一表面14a的桥接线路141。
参考图2F，翻转并将加固结构14第一表面14a贴设于胶带27上，并移除第一载板22。
这里，胶带27用于将前述制程得到的加固结构14从第一载板22上转移，本公开中对于胶带27不做具体限定，能够用于加固结构14的转移即可。
参考图2G，夹取加固结构14，使加固结构14脱离胶带27，以供后续制程使用
参考图2H，提供第二载板28，将第一芯片12主动面及第二芯片13主动面相邻设置于第二载板28上。
参考图2I，在第二载板28上设置封装材料17，封装材料17包覆第一芯片12和第二芯片13并填设于第一芯片12与第二芯片13之间的空隙16。
这里，可采用模封材料进行模封以得到封装材料17。
参考图2J，翻转，并移除第二载板28。
参考图2K，将加固结构14第一表面14a键合至第一芯片12的主动面及第二芯片13的主动面，桥接线路141分别与第一芯片12的主动面及第二芯片13的主动面电连接。
在电连接制程上例如可以采用倒装芯片焊接(Flip Chip Bonding，FCB)、热压焊接(Thermal Compression Bonding，TCB)或类似技术。
参考图2L，在第一芯片12的主动面及第二芯片13的主动面设置连接柱29。
参考图2M，首先，提供基板18，基板18上设置有线路层11。
然后，将第一芯片12的主动面及第二芯片13的主动面通过连接柱29键合至线路层11上。
参考图2N，首先，在第一芯片12和第二芯片13与线路层11之间设置填充层30。
这里，可通过毛细管底填充(Capillary Underfill，CUF)在第一芯片12和第二芯片13与线路层11之间设置底部填充胶以形成填充层30。
然后，在基板18下方设置电连接件19。
这里，可采用覆晶反扣焊(Controlled Collapsed Chip Connection，C4)法在基板18下方设置电连接件19。
实际制程中可以根据需要对半导体封装装置进行翻转，这里不做具体限定。
本公开的提供的制造半导体结构的方法能够实现与前述半导体结构类似的技术效果，这里不再赘述。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

Claims (10)

1.一种半导体封装装置，包括：
线路层；
第一芯片和第二芯片，设置于所述线路层上；
加固结构，具有第一表面，所述第一表面贴合所述第一芯片的主动面和所述第二芯片的主动面。
2.根据权利要求1所述的装置，其中，所述第一表面设置有桥接线路，所述第一芯片通过所述桥接线路电连接所述第二芯片。
3.根据权利要求1所述的装置，其中，所述第一芯片主动面和所述第二芯片主动面朝向所述线路层设置。
4.根据权利要求3所述的装置，其中，所述加固结构具有与所述第一表面相对的第二表面，所述第二表面贴合所述线路层。
5.根据权利要求4所述的装置，其中，所述第二表面设置有导电线路，所述导电线路与所述线路层电连接。
6.根据权利要求1所述的装置，其中，所述第一芯片非主动面和所述第二芯片非主动面朝向所述线路层设置。
7.根据权利要求6所述的装置，其中，所述第一芯片主动面和所述第二芯片主动面通过打线电连接所述线路层。
8.根据权利要求1所述的装置，其中，所述第一芯片和所述第二芯片之间设置有空隙，所述第一表面至少部分在所述空隙露出。
9.根据权利要求1所述的装置，其中，所述装置还包括：
封装材料，设置于所述线路层上，并包覆所述第一芯片、所述第二芯片及所述加固结构。
10.根据权利要求9所述的装置，其中，所述封装材料至少部分抵接所述第一表面。
CN202111006516.3A 2021-08-30 2021-08-30 半导体封装装置及其制造方法 Pending CN113823607A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111006516.3A CN113823607A (zh) 2021-08-30 2021-08-30 半导体封装装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111006516.3A CN113823607A (zh) 2021-08-30 2021-08-30 半导体封装装置及其制造方法

Publications (1)

Publication Number Publication Date
CN113823607A true CN113823607A (zh) 2021-12-21

Family

ID=78913767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111006516.3A Pending CN113823607A (zh) 2021-08-30 2021-08-30 半导体封装装置及其制造方法

Country Status (1)

Country Link
CN (1) CN113823607A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023123106A1 (zh) * 2021-12-29 2023-07-06 华为技术有限公司 芯片封装结构及其制备方法、电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023123106A1 (zh) * 2021-12-29 2023-07-06 华为技术有限公司 芯片封装结构及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
US8642393B1 (en) Package on package devices and methods of forming same
EP2798675B1 (en) Method for a substrate core layer
US20170179041A1 (en) Semiconductor package with trenched molding-based electromagnetic interference shielding
KR20140107129A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20090218118A1 (en) Board and manufacturing method for the same
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
CN112582365A (zh) 半导体封装件、封装件及其形成方法
KR20210038293A (ko) 반도체 패키지 및 제조 방법
CN113823607A (zh) 半导体封装装置及其制造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
US20230017445A1 (en) Scalable Extreme Large Size Substrate Integration
CN113594142A (zh) 半导体封装结构及其制造方法
CN113725173A (zh) 半导体封装装置及其制造方法
CN113035830A (zh) 半导体结构及其制造方法
CN113506782A (zh) 半导体结构及其制造方法
CN108305864B (zh) 端子
CN219917164U (zh) 半导体封装装置
CN112435996A (zh) 半导体封装装置及其制造方法
CN113035827B (zh) 半导体封装装置及其制造方法
CN115706058A (zh) 半导体封装装置及其制造方法
CN114050147A (zh) 半导体封装装置及其制造方法
CN219917165U (zh) 半导体封装装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination