CN113992213B - 一种双路并行译码存储设备及方法 - Google Patents
一种双路并行译码存储设备及方法 Download PDFInfo
- Publication number
- CN113992213B CN113992213B CN202111261506.4A CN202111261506A CN113992213B CN 113992213 B CN113992213 B CN 113992213B CN 202111261506 A CN202111261506 A CN 202111261506A CN 113992213 B CN113992213 B CN 113992213B
- Authority
- CN
- China
- Prior art keywords
- decoding
- block
- information
- way
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004422 calculation algorithm Methods 0.000 claims description 55
- 238000004364 calculation method Methods 0.000 claims description 30
- 238000005259 measurement Methods 0.000 claims description 8
- 238000013500 data storage Methods 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 claims description 3
- 238000012163 sequencing technique Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
本申请的实施方式提供了一种双路并行译码存储设备及方法,涉及通信技术的领域,双路并行存储设备包括外部输入存储块、核心译码模块、第一先验存储块、第二先验存储块以及译码信息存储块,能够实现双路并行译码中的合理存储调度,在一定程度上保证了并行译码的高效处理,能够改善为turbo码的并行译码提供的现有存储方案,需要大量的存储资源及逻辑资源,而导致资源耗费较大的问题。
Description
技术领域
本申请涉及通信技术的领域,具体而言,涉及一种双路并行译码存储设备及方法。
背景技术
在第二代数字卫星视频广播协议(DVB-RCS2)中,turbo码作为选定的编译码,在短码上体现出优异的性能。在现代通信技术的高速发展下,信道带宽越来越高。因此,高效的译码算法和实现架构成为了通信领域的研究热点。而turbo编译码由于采用反馈和迭代相结合的方式,同时在译码过程中需要对中间的先验概率信息进行存储,以及对并行译码的中间结果交织存储访问、对分段并行译码的相关信息进行更新等,因此涉及到大量的存储访问。
目前,为了提高turbo码的带宽,相继提出了基于并行算法的译码结构,但是这类译码结构,若采用全并行算法实现,则需要大量的存储资源及逻辑资源。
发明内容
本申请的目的包括,例如,提供了一种双路并行译码存储设备及方法,其能够改善为turbo码的并行译码提供的现有存储方案,需要大量的存储资源及逻辑资源,而导致资源耗费较大的问题。
本申请的实施方式可以这样实现:
第一方面,本申请提供一种双路并行译码存储设备,采用如下的技术方案。
一种双路并行译码存储设备,包括外部输入存储块、核心译码模块、第一先验存储块、第二先验存储块以及译码信息存储块;
所述外部输入存储块,包括第一存储块和第二存储块,用于将接收的先验信息进行划分得到一路译码组和二路译码组,并将其中所述一路译码组以预设存储方式存储于所述第一存储块,将所述二路译码组以预设存储方式存储于所述第二存储块;所述预设存储方式包括顺序存储和交织后存储;
所述核心译码模块,用于对所述一路译码组和所述二路译码组进行迭代译码时,且每次译码时,使用滑窗法,根据从所述第一存储块和第二存储块中并行读取的所述一路译码组和所述二路译码组,以及从所述第一先验存储块和第二先验存储块中读取的上一次译码的一路先验概率信息和二路先验概率信息,采用译码算法计算出所述一路译码组和所述二路译码组各自的译码结果,所述译码结果包括各译码组的后验概率信息,所述迭代译码包括多次译码;
所述第一先验存储块,用于读取所述核心译码模块中的所述一路译码组的后验概率信息,并按照交织/解交织算法对所述一路译码组和所述一路译码组的后验概率信息进行计算,得到并存储当前次译码的一路先验概率信息;
所述第二先验存储块,用于读取所述核心译码模块中的所述二路译码组的后验概率信息和先验信息,并按照交织/解交织算法对所述二路译码组和所述二路译码组的后验概率信息进行计算,得到并存储当前次译码的二路先验概率信息;
所述译码信息存储块,用于读取所述核心译码模块中的所述后验概率信息,对所述后验概率信息进行判决得到信息比特,并将所述信息比特按照解交织地址进行存储。
在一种可行的实施方式中,所述译码算法包括max-log-map算法,所述核心译码模块包括第一译码单元和第二译码单元,所述一路译码组和所述二路译码组均包括多个译码段;
所述第一译码单元,用于每次译码时,依次读取所述第一存储块中的每个所述译码段,以及所述第一先验存储块中存储的上一次译码的一路先验概率信息,以采用译码算法,得到每个所述译码段的后验概率信息;
所述第二译码单元,用于每次译码时,依次读取所述第二存储块中的每个所述译码段,以及所述第二先验存储块中存储的上一次译码的二路先验概率信息,以采用译码算法,得到每个所述译码段的后验概率信息。
在一种可行的实施方式中,所述双路并行译码存储设备还包括第一缓存块和第二缓存块;
所述第一译码单元用于通过以下步骤得到每个所述译码段的后验概率信息:
读取所述第一先验存储块中存储的上一次译码的一路先验概率信息,以及所述第一存储块中存储的译码段,并采用分支度量计算公式得到所述一路译码组中每个译码段的分支度量:
以提前一个滑窗的方式,根据所述分支度量,采用后向分支度量计算公式,得到每个所述译码段的后向分支度量,并将所述后向分支度量写入所述第一缓存块;
根据每个译码段的分支度量,采用前向分支度量计算公式,得到每个译码段的前向分支度量;
根据每个译码段的前向分支度量和后向分支度量,依次得到所述一路译码组中每个译码段的一路后验概率信息;
所述第二译码单元用于通过以下步骤得到每个所述译码段的后验概率信息:
读取所述第二先验存储块中存储的上一次译码的二路先验概率信息,以及所述第二存储块中存储的译码段,并采用分支度量计算公式得到所述二路译码组中每个译码段的分支度量:
以提前一个滑窗的方式,根据所述分支度量,采用后向分支度量计算公式,得到每个所述译码段的后向分支度量,并将所述后向分支度量写入所述第二缓存块;
根据每个译码段的分支度量,采用前向分支度量计算公式,得到每个译码段的前向分支度量;
根据每个译码段的前向分支度量和后向分支度量,依次得到所述二路译码组中每个译码段的二路后验概率信息。
在一种可行的实施方式中,所述第一缓存块和第二缓存块的存储空间大小均为一个所述后向分支度量的最大值与预设的保护间隔大小之和,且均采用环形读写方式进行读写操作。
在一种可行的实施方式中,所述双路并行译码存储设备还包括咬尾信息存储块,所述咬尾信息存储块采用4倍串行化进行数据存储;
所述第一译码单元和第二译码单元还用于每完成一个译码段的译码,则将该译码段的前向分支度量和后向分支度量作为咬尾信息写入所述咬尾信息存储块;
所述第一译码单元和第二译码单元,还用于在进行每个译码段的译码前,读取所述咬尾信息存储块中存储的咬尾信息作为译码初始值,以计算后验概率信息。
在一种可行的实施方式中,所述咬尾信息包括第一咬尾和第二咬尾,所述第一咬尾为第一译码单元写入的咬尾信息,所述第二咬尾为第二译码单元写入的咬尾信息;
当所述第一咬尾和第二咬尾为对末尾译码段进行译码时写入,则所述第一译码单元在进行下一个译码段的后验概率信息计算时,读取所述第二咬尾作为译码初始值,所述第二译码单元在进行下一个译码段的后验概率信息计算时,读取所述第一咬尾作为译码初始值。
在一种可行的实施方式中,所述先验概率信息包括交织地址和序号,所述第一先验存储块和第二先验存储块均用于将所述序号作为存储地址,将所述交织地址作为存储内容倒置存放。
在一种可行的实施方式中,所述译码信息存储块,用于在每次迭代译码的前N次译码时,仅读取并判断所述后验概率信息,得到信息比特,将所述信息比特进行存储,还用于在每次迭代译码的前N次译码结束后,输出前一次译码的信息比特,读取并判断当前次译码的后验概率信息,得到信息比特,将所述信息比特进行存储;
其中,N为预设的自然数。
在一种可行的实施方式中,所述第一存储块和第二存储块均包括交织块和顺序块;
所述顺序块,用于将所述一路译码组或所述二路译码组进行顺序存储;
所述交织块,用于将所述一路译码组或所述二路译码组交织后进行存储。
第二方面,本申请提供一种双路并行译码存储方法,采用如下的技术方案。
一种双路并行译码存储方法,基于第一方面所述的双路并行译码存储设备实现,该方法包括:
接收待译码的先验信息,将所述先验信息进行划分得到一路译码组和二路译码组,将所述一路译码组按预设存储方式存储于所述第一存储块,将所述二路译码组按预设存储方式存储于所述第二存储块;所述预设存储方式包括顺序存储和交织后存储;
对所述一路译码组和所述二路译码组进行迭代译码时,且每次译码时使用滑窗法,根据从所述第一存储块和第二存储块中并行读取的所述一路译码组和所述二路译码组,以及从所述第一先验存储块和第二先验存储块中读取的上一次译码的一路先验概率信息和二路先验概率信息,采用译码算法计算出所述一路译码组和所述二路译码组各自的译码结果,所述译码结果包括各译码组的后验概率信息;
根据所述一路译码组的后验概率信息和所述一路译码组,采用交织/解交织算法,得到所述一路译码组的一路先验概率信息,并该一路先验概率信息存储于第一先验存储块;
根据所述二路译码组的后验概率信息和所述二路译码组,采用交织/解交织算法,得到所述二路译码组的二路先验概率信息,并该二路先验概率信息存储于第二先验存储块;
将所述后验概率信息进行判决得到信息比特,并将所述信息比特按照解交织地址存储于译码信息存储块。
本申请实施方式的有益效果包括,例如:
提供一种双路并行译码存储设备及方法,外部输入的先验信息经外部输入存储块进行划分成一路译码组和二路译码组后,分别存储至第一存储块和第二存储块,核心译码模块结合第一先验存储块和第二先验存储块中已存储的上次译码的一路先验概率和二路先验概率,对第一存储块和第二存储块中存储的一路译码组和二路译码组同时进行并行译码,得到一路译码组和二路译码组各自的译码结果,第一先验存储块和第二先验存储块将译码结果中的后验概率信息分别进行处理,得到当次译码的一路先验概率和二路先验概率并进行存储,译码信息存储块对译码结果中的后验概率信息进行判决,得到信息比特,并进行存储,从而实现双路并行译码中的合理存储调度,在一定程度上保证了并行译码的高效处理,能够改善为turbo码的并行译码提供的现有存储方案,需要大量的存储资源及逻辑资源,而导致资源耗费较大的问题。
附图说明
为了更清楚地说明本申请实施方式的技术方案,下面将对实施方式中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施方式,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为;一种实施方式提供的一种双路并行译码存储设备的方框示意图。
图2为;先验信息划分的方框示意图。
图3为;一种方式提供的单次译码的运算过程示意图。
图4为:一种实施方式中第一译码单元的工作流程示意图。
图5为:一种实施方式中第二译码单元的工作流程示意图。
图6为:第一缓存块和第二缓存块的缓存过程图。
图标:100-双路并行译码存储设备;110-外部输入存储块;120-第一存储块;130-第二存储块;140-核心译码模块;141-第一译码单元;142-第二译码单元;150-第一先验存储块;160-第二先验存储块;170-译码信息存储块;180-第一缓存块;190-第二缓存块;200-咬尾信息存储块。
具体实施方式
为使本申请实施方式的目的、技术方案和优点更加清楚,下面将结合本申请实施方式中的附图,对本申请实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式是本申请一部分实施方式,而不是全部的实施方式。通常在此处附图中描述和示出的本申请实施方式的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施方式的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施方式。基于本申请中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在不冲突的情况下,本申请的实施方式中的特征可以相互结合。
RCS2是卫星返回链路的第二代标准,译码部分采用了turbo码,该码由两个双二元循环递归***卷积分量编码器,一个交织器和一个打孔器组成。分量编码的编码存储为4个,所以有16个状态。
由于天基互联网的发展,以及在万物互联的背景下,要求的信道带宽越来越宽,以满足人们对宽带大容量的通行需求。研究宽带的turbo的译码算法以及相关的实现结构也是当下的热点,由于turbo码的译码算算结构,在实现宽带通行上,具有与LDPC码相比先天的缺陷,很难提高译码的带宽。为了提高turbo码的译码带宽,相继提出了基于并行算法的译码结构,例如全并行的译码算法以及相关实现,经过评估,如果采用全不行算法实现turbo码的译码,则消耗的逻辑资源以及存储资源是非常大的。
并且,在第二代数字卫星视频广播协议(DVB-RCS2)中,turbo码作为选定的编译码,在短码上体现出优异的性能。turbo编译码由于采用反馈和迭代相结合的方式,同时在译码过程中需要对中间的先验概率信息进行存储,以及对并行译码的中间结果交织存储访问、对分段并行译码的相关信息进行更新等,都涉及到大量的存储访问。目前,为turbo码的并行译码提供的现有存储方案,均需要大量的存储资源及逻辑资源,从而导致资源耗费较大的问题。
基于上述考虑,本申请提供一种双路并行译码存储设备及方法。
在一种实施方式中,参照图1和图2,提供一种双路并行译码存储设备100。该双路并行译码存储设备100包括外部输入存储块110、核心译码模块140、第一先验存储块150、第二先验存储块160以及译码信息存储块170。
外部输入存储块110,包括第一存储块120和第二存储块130,用于将接收的先验信息进行划分得到一路译码组和二路译码组,并将其中一路译码组以预设存储方式存储于第一存储块120,将二路译码组以预设存储方式存储于第二存储块130。
其中,预设存储方式包括顺序存储和交织后存储。接收的先验信息即为要进行译码的编码。
具体地,一路译码组以预设方式存储于第一存储块120,二路译码组以预设方式存储于第二存储块130。
核心译码模块140,用于对一路译码组和二路译码组进行迭代译码时,且每次译码时,使用滑窗法,根据从第一存储块120和第二存储块130中并行读取的一路译码组和二路译码组,以及从第一先验存储块150和第二先验存储块160中读取的上一次译码的一路先验概率信息和二路先验概率信息,采用译码算法计算出一路译码组和二路译码组各自的译码结果。
其中,译码结果包括各译码组的后验概率信息,迭代译码包括多次译码。
第一先验存储块150,用于读取核心译码模块140中的一路译码组的后验概率信息,并按照交织/解交织算法对一路译码组和一路译码组的后验概率信息进行计算,得到并存储当前次译码的一路先验概率信息。
第二先验存储块160,用于读取所述核心译码模块140中的二路译码组的后验概率信息和先验信息,并按照交织/解交织算法对二路译码组和二路译码组的后验概率信息进行计算,得到并存储当前次译码的二路先验概率信息。
译码信息存储块170,用于读取核心译码模块140中的后验概率信息,对后验概率信息进行判决得到信息比特,并将信息比特按照解交织地址进行存储。
上述双路并行译码存储设备100中,外部输入的先验信息经外部输入存储块110进行划分成一路译码组和二路译码组后,分别存储至第一存储块120和第二存储块130,核心译码模块140结合第一先验存储块150和第二先验存储块160中已存储的上次译码的一路先验概率和二路先验概率,对第一存储块120和第二存储块130中存储的一路译码组和二路译码组同时进行并行译码,得到一路译码组和二路译码组各自的译码结果,第一先验存储块150和第二先验存储块160将译码结果中的后验概率信息分别进行处理,得到当次译码的一路先验概率和二路先验概率并进行存储,译码信息存储块170对译码结果中的后验概率信息进行判决,得到信息比特,并进行存储,从而实现双路并行译码中的合理存储调度,在一定程度上保证了并行译码的高效处理,能够改善为turbo码的并行译码提供的现有存储方案,需要大量的存储资源及逻辑资源,而导致资源耗费较大的问题。
需要说明的是,继续参照图2,一路译码组和二路译码组可以为对要进行译码的编码码长进行等长划分所得到的,即一路译码组和二路译码组等长。例如,码长为N,则一路译码组为0~(N/2-1),二路译码组为N/2~N-1。
在迭代译码的每次译码时,又分为前半部的交织译码和后半部的解交织译码。前半部交织译码时使用的外部输入信息(要进行译码的编码),即Ar、Br、Wr、Yr,是不需要交织的;在后半部交织译码时使用的外部输入信息(要进行译码的编码),即Ar、Br、Wr、Yr,是需要交织后发送给核心译码模块140。因此,请继续参照图1,第一存储块120和第二存储块130均包括交织块和顺序块。
第一存储块120中的顺序块,用于将一路译码组进行顺序存储。
第一存储块120中的交织块,用于将一路译码组交织后进行存储。
第二存储块130中的顺序块,用于将二路译码组进行顺序存储。
第二存储块130中的交织块,用于将二路译码组交织后进行存储。
顺序块和交织块的设置,在每次译码时,前半部译码用顺序块顺序存储的信息,后半部译码使用交织块交织存储的信息,同时前半部译码和后半部译码是顺序存储的,因此在前半部译码和后半部译码的切换时,只需进行顺序块和存储块之间的切换。
并且,由于要进行译码的编码在被外部输入存储块110接收时,经过交织处理之后存储于交织块,因此核心译码模块140读取第一存储块120和第二存储块130中的存储内容时,按照译码分块后滑窗的位置要求,顺序读取响应位置的信息,能够在一定程度上保证在并行读取时,不会造成第一存储块120和第二存储块130的地址冲突。
在实际使用中,要支持dvb-rcs2标准所有帧的译码,在外部输入存储块110中,将存储资源设置为12个BLOCKRAM(36Kbits的块存储单元)即可。
在一种实施方式中,在turbo码的译码中,译码算法可以选用MAX-log-MAP算法实现。MAX-log-MAP算法是在log-MAP算法的基础上进行了简化,将log-MAP算法中的取对数运算转换为求最大值运算,同时在双二元译码性能损失上只有0.1~0.3dB,该损失在可接受的范围。并且,简化后的MAX-log-MAP算法,有利于FPGA实现,同时保持了turbo码在短码上的译码性能。基于此,本申请提供的双路并行译码存储设备100基于采用MAX-log-MAP算法对turbo码进行译码来实现。
在DVB-RCS2的turbo码译码时,采用的MAX-log-MAP算法包括以下公式。
其中,表示前向分支度量,/>表示后续分支度量,/>表示后验概率信息,/>表示分支度量,s表示编码格图中边的状态,/>表示第一信息位软信息,/>表示第二信息位软信息,/>表示第一校验位软信息,/>表示第二校验位软信息,/>表示先验概率信息,/>表示第一信息位,/>表示第二信息位,/>表示第一校验位,/>表示第二校验位,/>表示后验概率信息。
第一信息位软信息、第二信息位软信息、第一校验位软信息、第二校验位软信息为外部输入的先验信息。编码产生的码字经过BPSK调制后的序列包括第一信息位、第二信息位、第一校验位和第二检验位,k-1时刻和k时刻编码器状态分别为Sk-1=s',Sk=s。
Turbo码的译码中,一般采用迭代译码,即对外部输入的一组先验信息进行多次译码,每次译码时,使用上一次的先验概率信息,在译码收敛的情况下,译码结果就是依靠先验信息的迭代,最后收敛于译码概率。
在此基础上,请继续参照图1和图2,核心译码模块140包括第一译码单元141和第二译码单元142,一路译码组和二路译码组均包括多个译码段。
例如,一路译码组包括译码段0~译码段(N/2-1),二路译码组包括译码段N/2~译码段N-1。
第一译码单元141,用于每次译码时,依次读取第一存储块120中的每个译码段,以及第一先验存储块150中存储的上一次译码的一路先验概率信息,以采用译码算法,得到每个译码段的后验概率信息。
第二译码单元142,用于每次译码时,依次读取第二存储块130中的每个译码段,以及第二先验存储块160中存储的上一次译码的二路先验概率信息,以采用译码算法,得到每个译码段的后验概率信息。
通过上述设置,将每个译码段作为最小译码窗来进行滑窗译码,且由于上一次译码的一路先验概率信息和一路先验概率信息均已知,故每次开窗时,可基于后验概率信息计算公式,快速计算出每个译码段的后验概率信息,得到每个译码组的译码结果。
根据上述MAX-log-MAP算法可知,进行译码时,后向分支度量计算是从每个译码组的后面运算到前面,即是倒序的,而实际在计算后验概率信息时,又是顺序计算的。因此,请继续参照图1,双路并行译码存储设备100还包括第一缓存块180和第二缓存块190。在此基础上,参照图3和图4,第一译码单元141用于通过以下步骤,得到每个译码段的后验概率信息。图3中的表示后验概率信息。
S101,读取第一先验存储块中存储的上一次译码的一路先验概率信息,以及第一存储块中存储的译码段,并采用分支度量计算公式得到一路译码组中每个译码段的分支度量。
S102,以提前一个滑窗的方式,根据分支度量,采用后向分支度量计算公式,得到每个译码段的后向分支度量,并将后向分支度量写入第一缓存块。
其中,由于当计算译码段1的后验概率信息时,需要使用译码段2的分支度量,因此,提前一个滑窗的方式指的是当对译码段K开窗计算译码段k的后验概率信息时,对译码段k+1提前开窗,计算出译码段k的分支度量,以用来计算译码段k的后向分支度量。此时的译码段k为译码段0~译码段(N/2-1)中任一一个译码段。
S103,根据每个译码段的分支度量,采用前向分支度量计算公式,得到每个译码段的前向分支度量。
S104,根据每个译码段的前向分支度量和后向分支度量,依次得到一路译码组中每个译码段的一路后验概率信息。
其中,分支度量、后向分支度量、前向分支度量以及后验概率信息分别采用上述MAX-log-MAP算法中的分支度量计算公式、后向分支度量计算公式、前向分支度量计算公式以及后验概率信息计算公式获得。
同理,参照图3和图5,第二译码单元142用于通过以下步骤,得到每个译码段的后验概率信息。
S201,读取第二先验存储块中存储的上一次译码的二路先验概率信息,以及第二存储块中存储的译码段,并采用分支度量计算公式得到二路译码组中每个译码段的分支度量。
S202,以提前一个滑窗的方式,根据分支度量,采用后向分支度量计算公式,得到每个译码段的后向分支度量,并将后向分支度量写入第二缓存块。
其中,由于当计算译码段1的后验概率信息时,需要使用译码段2的分支度量,因此,提前一个滑窗的方式指的是当对译码段K开窗计算译码段k的后验概率信息时,对译码段k+1提前开窗,计算出译码段k的分支度量,以用来计算译码段k的后向分支度量。此时的译码段k为译码段N/2~译码段N-1中任一一个译码段。
S203,根据每个译码段的分支度量,采用前向分支度量计算公式,得到每个译码段的前向分支度量。
S204,根据每个译码段的前向分支度量和后向分支度量,依次得到二路译码组中每个译码段的二路后验概率信息。
通过上述步骤和设置,提前一个滑窗来开窗的方式,计算后向分支度量的信息,并将得到的后向分支度量缓存于第一缓存块180或第二缓存块190,以供后续计算出后验概率信息。
进一步地,第一缓存块180和第二缓存块190的存储空间大小均为一个后向分支度量的最大值与预设的保护间隔大小之和,且均采用环形读写方式进行读写操作。
具体地,通常后向分支度量所需空间的最大值为80,同时读取和写入有8个时钟延迟,因此可以将保护间隔设置为16,而后向分支度量并行存储的数据有16个,数据位宽为9。故而,可以设定第一缓存块180和第二缓存块190均为96x144。
设置保护间隔,能够在第P+1个数据占用地址为0的位置时,在一定程度上保证该位置的数据已经被读取。
例如,参照图6,第一缓存块180或第二缓存块190的存储长度为96,包括位置0-79以及位置0-16,上一个译码段的后向分支度量存储于位置0-79,下一个译码段的后向分支度量从位置0-15的位置0开始进行存储,当下一个译码段的后向分支度量开始从位置0-79的位置0开始写入时,该位置存储的上一个译码段的后向分支度量已经被读取。在此过程中,由于采用第一缓存块180和第二缓存块190进行分布式存储,因此计算需要消耗的LUT(查询表)是432个。
上述MAX-log-MAP算法为基于滑窗与译码段划分的译码算法,因此在译码过程中,通过咬尾信息为每个译码段译码提供运算的初始值。基于此,请继续参照图,双路并行译码存储设备100还包括咬尾信息存储块200,该咬尾信息存储块200采用4倍串行化进行数据存储。
第一译码单元141和第二译码单元142还用于每完成一个译码段的译码,则将该译码段的前向分支度量和后向分支度量作为咬尾信息写入咬尾信息存储块200。
第一译码单元141和第二译码单元142,还用于在进行每个译码段的译码前,读取咬尾信息存储块200中存储的咬尾信息作为译码初始值,以计算后验概率信息。
例如,请继续参照图2,进行译码段1的译码时,需要将译码段0的后向分支度量和前向分支度量作为译码段1计算前向分支度量和后向分支度量的存储值。因此,对译码段0译码时,将译码段0的前向分支度量和后向分支度量作为咬尾信息写入咬尾信息存储块200,使得对译码段0译码时,直接读取咬尾信息存储块200中的前向分支度量和后向分支度量即可。
咬尾信息存储块200采用串行化,减少了块存储单元消耗,提高了资源利用率。
进一步的,咬尾信息包括第一咬尾和第二咬尾,第一咬尾为第一译码单元141写入的咬尾信息,第二咬尾为第二译码单元142写入的咬尾信息。
请继续参照图2,当第一咬尾和第二咬尾为对末尾译码段进行译码时写入,则第一译码单元141在进行下一个译码段的后验概率信息计算时,读取第二咬尾作为译码初始值,第二译码单元142在进行下一个译码段的后验概率信息计算时,读取第一咬尾作为译码初始值。
具体地,当第一咬尾为第一译码单元141在对译码段(N/2-1)进行译码时写入的咬尾信息,即第一咬尾为译码段(N/2-1)的前向分支度量和后向分支度量,第二咬尾为第二译码单元142对译码段N-1进行译码时写入的咬尾信息,即第二咬尾为译码段N-1的前向分支度量和后向分支度量,则接下来,第一译码单元141将对译码段0进行译码,第二译码段单元将对译码段N/2进行译码。这时,第一译码单元141在接下来的译码中读取咬尾信息存储块200中的第二咬尾作为译码初始值,第二译码单元142在接下来的译码中读取咬尾信息存储块200中的第一咬尾作为译码初始值。即上一次译码段(N/2-1)的前向分支度量和后向分支度量为下一次译码段N/2的译码初始值,上一次译码段N-1的前向分支度量和后向分支度量为下一次译码段0的译码初始值。
在其他位置时,则第一咬尾为第一译码单元141的译码初始值,第二咬尾为第二译码单元142的译码初始值。
通过上述设置,在一定程度上能够保证并行译码的稳定进行。
再者,由于需要保存的咬尾信息的信息位宽均为16x9=144,在宽存储的情况下,将消耗咬尾信息存储块200较多的资源,因此通过咬尾信息存储块200采用4倍串行化,将位宽144转换为36位,能够减小存储资源消耗。
通常,要支持dvb-rcs2标准所有帧的译码,在咬尾信息存储中,咬尾信息存储块200需要的存储资源是1个BLOCK RAM,咬尾信息存储块200为36Kbits的存储块。
进一步地,先验概率信息包括交织地址和序号。其中,交织地址可以为采用预设的交织算法得到的,也可以为采用传统的交织算法得到的。
其中,预设的交织算法可以为对传统交织算法进行改进后的算法,例如,该算法可以为基于初始参数进行简单的预设加法就可以得到交织地址的算法,该初始参数为根据传统交织算法得到的值。
第一先验存储块150和第二先验存储块160均用于将序号作为存储地址,将交织地址作为存储内容倒置存放。
具体地,第一先验存储块150将一路先验概率信息的序号作为存储地址,将一路先验概率信息的交织地址作为存储内倒置存放。同理,第二先验存储块160将二路先验概率信息的序号作为存储地址,将二路先验概率信息的交织地址作为存储内倒置存放。
在上述基础上,采用第一先验存储块150和第二先验存储块160进行先验概率存储时,需要的存储资源是6个BLOCK RAM(36Kbits的块存储单元)。
在迭代译码中,一般在前两次的译码中,输出的译码结果准确率较低,译码次数达到4次以上,才能保证译码结果的正确性。基于此,译码信息存储块170,用于在每次迭代译码的前N次译码时,仅读取并判断后验概率信息,得到信息比特,将信息比特进行存储,还用于在每次迭代译码的前N次译码结束后,输出前一次译码的信息比特,读取并判断当前次译码的后验概率信息,得到信息比特,将信息比特进行存储;
其中,N为预设的自然数。
具体地,N可以为2,即前两次的译码时,不输出信息比特。
在遇到前一个先验信息译码帧数据很长,而下一个先验信息译码帧的数据很短时,会造成上一个先验信息译码帧还没有读完成,而下一个先验信息译码帧的译码结果又开始向译码信息存储块170里面写入的情况,这会造成上一次译码结果数据被破坏。因此,可仔细仿真找出最大最小帧,同时针对这种进行专门处理,如增加当前的迭代次数,同时加大等待时间。
通常,若要支持dvb-rcs2所有的帧长的译码,译码信息存储块170需要的存储资源是0.5个BLOCK RAM,即译码信息存储块170为36Kbits的存储块。
译码信息存储块170采用时分复用方式,在不影响并行译码性能下,对前一次译码的输出和当前次译码的迭代结果写入同一个存储单元空间,减少了块存储消耗。
上述双路并行译码存储设备100,提供了一种基于开窗和译码段划分的并行译码算法的存储结构,能够最大限度并行运算过程中的流水线工作。并且,在缓存后向分支度量时,运用循环存储结构(即环形读写),控制读写的时间差,只用一个存储子块(即后向分支度量)的大小的资源,可以缓存两个子块(后向分支度量)。再者,双路并行译码存储设备100,提供了采用译码结果读取和当前译码迭代中覆盖存储的时分复用方式,在不增加存储开销的情况下,满足译码输出和内部迭代译码存储在同一个块存储空间的方法。
采用上述设置之后,双路并行译码存储设备支持dvb-rcs2所有的帧长的译码,加上对解交织的信息的存储需要1.5个BLOCK RAM(36Kbits的块存储单元)。总共需要存储资源为21个BLOCK RAM(36Kbits的块存储单元)。
验证过程中,将双路并行译码存储设备的工作时钟设计为300Mhz,先验信息的最大码长4792,同时支持RCS2的所***率下,设定迭代6次,加窗(滑窗)的长度为56、78的组合,并行分段个数为21个。则每个后向度量初始化时用到的数据长度为56个。每个加窗后中间的切换多消耗1个时钟,使用了两个加窗(滑窗)的并行运算,不考虑加窗(滑窗)的切换时间以及预处理时间,则信道最高速率计算如下:
((4792)/((2396)x2x6))x 300=50Mbit。经过计算,最高可以达到50Mbit的信息带宽。当然,加上译码时的咬尾信息的切换等时间。最后的有效译码信息带宽应该略低于计算值。
需要说明的是,本申请提供的双路并行译码存储设备100可作为译码器的功能模块。
此外,本申请还提供一种电子设备,该电子设备包括译码器和上述的上路并行译码存储设备。
本实施方式也提供了一种双路并行译码存储方法,该双路并行译码存储方法基于上述提供的双路并行译码存储设备100实现。该方法包括:
S301,接收待译码的先验信息,将先验信息进行划分得到一路译码组和二路译码组,将一路译码组按预设存储方式存储于所述第一存储块120,将二路译码组按预设存储方式存储于第二存储块130。
其中,预设存储方式包括顺序存储和交织后存储。
S302,对一路译码组和二路译码组进行迭代译码时,且每次译码时使用滑窗法,根据从第一存储块120和第二存储块130中并行读取的所述一路译码组和所述二路译码组,以及从第一先验存储块150和第二先验存储块160中读取的上一次译码的一路先验概率信息和二路先验概率信息,采用译码算法计算出一路译码组和二路译码组各自的译码结果。
其中,译码结果包括各译码组的后验概率信息。
S303,根据一路译码组的后验概率信息和一路译码组,采用交织/解交织算法,得到一路译码组的一路先验概率信息,并该一路先验概率信息存储于第一先验存储块150。
S304,根据二路译码组的后验概率信息和二路译码组,采用交织/解交织算法,得到二路译码组的二路先验概率信息,并该二路先验概率信息存储于第二先验存储块160。
S305,将后验概率信息进行判决得到信息比特,并将信息比特按照解交织地址存储于译码信息存储块170。
上述双路并行译码存储方法为双路并行译码存储设备100的部分使用方法/执行过程,并不是唯一的存储方法,即上路并行译码存储方法的实际步骤流程基于双路并行译码存储设备100所具备的功能而实现,具体以实际实现为准。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种双路并行译码存储设备,其特征在于,包括外部输入存储块、核心译码模块、第一先验存储块、第二先验存储块以及译码信息存储块;
所述外部输入存储块,包括第一存储块和第二存储块,用于将接收的先验信息进行划分得到一路译码组和二路译码组,并将其中所述一路译码组以预设存储方式存储于所述第一存储块,将所述二路译码组以预设存储方式存储于所述第二存储块;所述预设存储方式包括顺序存储和交织后存储;
所述核心译码模块,用于对所述一路译码组和所述二路译码组进行迭代译码时,且每次译码时,使用滑窗法,根据从所述第一存储块和第二存储块中并行读取的所述一路译码组和所述二路译码组,以及从所述第一先验存储块和第二先验存储块中读取的上一次译码的一路先验概率信息和二路先验概率信息,采用译码算法计算出所述一路译码组和所述二路译码组各自的译码结果,所述译码结果包括各译码组的后验概率信息,所述迭代译码包括多次译码;
所述第一先验存储块,用于读取所述核心译码模块中的所述一路译码组的后验概率信息,并按照交织/解交织算法对所述一路译码组和所述一路译码组的后验概率信息进行计算,得到并存储当前次译码的一路先验概率信息;
所述第二先验存储块,用于读取所述核心译码模块中的所述二路译码组的后验概率信息和先验信息,并按照交织/解交织算法对所述二路译码组和所述二路译码组的后验概率信息进行计算,得到并存储当前次译码的二路先验概率信息;
所述译码信息存储块,用于读取所述核心译码模块中的所述后验概率信息,对所述后验概率信息进行判决得到信息比特,并将所述信息比特按照解交织地址进行存储。
2.根据权利要求1所述的双路并行译码存储设备,其特征在于,所述译码算法包括max-log-map算法,所述核心译码模块包括第一译码单元和第二译码单元,所述一路译码组和所述二路译码组均包括多个译码段;
所述第一译码单元,用于每次译码时,依次读取所述第一存储块中的每个所述译码段,以及所述第一先验存储块中存储的上一次译码的一路先验概率信息,以采用译码算法,得到每个所述译码段的后验概率信息;
所述第二译码单元,用于每次译码时,依次读取所述第二存储块中的每个所述译码段,以及所述第二先验存储块中存储的上一次译码的二路先验概率信息,以采用译码算法,得到每个所述译码段的后验概率信息。
3.根据权利要求2所述的双路并行译码存储设备,其特征在于,所述双路并行译码存储设备还包括第一缓存块和第二缓存块;
所述第一译码单元用于通过以下步骤得到每个所述译码段的后验概率信息:
读取所述第一先验存储块中存储的上一次译码的一路先验概率信息,以及所述第一存储块中存储的译码段,并采用分支度量计算公式得到所述一路译码组中每个译码段的分支度量:
以提前一个滑窗的方式,根据所述分支度量,采用后向分支度量计算公式,得到每个所述译码段的后向分支度量,并将所述后向分支度量写入所述第一缓存块;
根据每个译码段的分支度量,采用前向分支度量计算公式,得到每个译码段的前向分支度量;
根据每个译码段的前向分支度量和后向分支度量,依次得到所述一路译码组中每个译码段的一路后验概率信息;
所述第二译码单元用于通过以下步骤得到每个所述译码段的后验概率信息:
读取所述第二先验存储块中存储的上一次译码的二路先验概率信息,以及所述第二存储块中存储的译码段,并采用分支度量计算公式得到所述二路译码组中每个译码段的分支度量:
以提前一个滑窗的方式,根据所述分支度量,采用后向分支度量计算公式,得到每个所述译码段的后向分支度量,并将所述后向分支度量写入所述第二缓存块;
根据每个译码段的分支度量,采用前向分支度量计算公式,得到每个译码段的前向分支度量;
根据每个译码段的前向分支度量和后向分支度量,依次得到所述二路译码组中每个译码段的二路后验概率信息。
4.根据权利要求3所述的双路并行译码存储设备,其特征在于,所述第一缓存块和第二缓存块的存储空间大小均为一个所述后向分支度量的最大值与预设的保护间隔大小之和,且均采用环形读写方式进行读写操作。
5.根据权利要求3所述的双路并行译码存储设备,其特征在于,所述双路并行译码存储设备还包括咬尾信息存储块,所述咬尾信息存储块采用4倍串行化进行数据存储;
所述第一译码单元和第二译码单元还用于每完成一个译码段的译码,则将该译码段的前向分支度量和后向分支度量作为咬尾信息写入所述咬尾信息存储块;
所述第一译码单元和第二译码单元,还用于在进行每个译码段的译码前,读取所述咬尾信息存储块中存储的咬尾信息作为译码初始值,以计算后验概率信息。
6.根据权利要求5所述的双路并行译码存储设备,其特征在于,所述咬尾信息包括第一咬尾和第二咬尾,所述第一咬尾为第一译码单元写入的咬尾信息,所述第二咬尾为第二译码单元写入的咬尾信息;
当所述第一咬尾和第二咬尾为对末尾译码段进行译码时写入,则所述第一译码单元在进行下一个译码段的后验概率信息计算时,读取所述第二咬尾作为译码初始值,所述第二译码单元在进行下一个译码段的后验概率信息计算时,读取所述第一咬尾作为译码初始值。
7.根据权利要求1所述的双路并行译码存储设备,其特征在于,所述先验概率信息包括交织地址和序号,所述第一先验存储块和第二先验存储块均用于将所述序号作为存储地址,将所述交织地址作为存储内容倒置存放。
8.根据权利要求1所述的双路并行译码存储设备,其特征在于,所述译码信息存储块,用于在每次迭代译码的前N次译码时,仅读取并判断所述后验概率信息,得到信息比特,将所述信息比特进行存储,还用于在每次迭代译码的前N次译码结束后,输出前一次译码的信息比特,读取并判断当前次译码的后验概率信息,得到信息比特,将所述信息比特进行存储;
其中,N为预设的自然数。
9.根据权利要求1所述的双路并行译码存储设备,其特征在于,所述第一存储块和第二存储块均包括交织块和顺序块;
所述顺序块,用于将所述一路译码组或所述二路译码组进行顺序存储;
所述交织块,用于将所述一路译码组或所述二路译码组交织后进行存储。
10.一种双路并行译码存储方法,其特征在于,基于权利要求1至9任一项所述的双路并行译码存储设备实现,该方法包括:
接收待译码的先验信息,将所述先验信息进行划分得到一路译码组和二路译码组,将所述一路译码组按预设存储方式存储于所述第一存储块,将所述二路译码组按预设存储方式存储于所述第二存储块;所述预设存储方式包括顺序存储和交织后存储;
对所述一路译码组和所述二路译码组进行迭代译码时,且每次译码时使用滑窗法,根据从所述第一存储块和第二存储块中并行读取的所述一路译码组和所述二路译码组,以及从所述第一先验存储块和第二先验存储块中读取的上一次译码的一路先验概率信息和二路先验概率信息,采用译码算法计算出所述一路译码组和所述二路译码组各自的译码结果,所述译码结果包括各译码组的后验概率信息;
根据所述一路译码组的后验概率信息和所述一路译码组,采用交织/解交织算法,得到所述一路译码组的一路先验概率信息,并该一路先验概率信息存储于第一先验存储块;
根据所述二路译码组的后验概率信息和所述二路译码组,采用交织/解交织算法,得到所述二路译码组的二路先验概率信息,并该二路先验概率信息存储于第二先验存储块;
将所述后验概率信息进行判决得到信息比特,并将所述信息比特按照解交织地址存储于译码信息存储块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111261506.4A CN113992213B (zh) | 2021-10-28 | 2021-10-28 | 一种双路并行译码存储设备及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111261506.4A CN113992213B (zh) | 2021-10-28 | 2021-10-28 | 一种双路并行译码存储设备及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113992213A CN113992213A (zh) | 2022-01-28 |
CN113992213B true CN113992213B (zh) | 2024-06-04 |
Family
ID=79743176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111261506.4A Active CN113992213B (zh) | 2021-10-28 | 2021-10-28 | 一种双路并行译码存储设备及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113992213B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101026439A (zh) * | 2007-02-07 | 2007-08-29 | 重庆重邮信科股份有限公司 | 一种提高Turbo码译码速率的译码方法 |
CN101373978A (zh) * | 2007-08-20 | 2009-02-25 | 华为技术有限公司 | 一种Turbo码译码方法以及装置 |
CN101938330A (zh) * | 2010-09-02 | 2011-01-05 | 复旦大学 | 一种多码率Turbo码译码器及其存储资源优化方法 |
CN102158235A (zh) * | 2011-04-26 | 2011-08-17 | 中兴通讯股份有限公司 | turbo译码的方法及装置 |
CN104767537A (zh) * | 2015-03-19 | 2015-07-08 | 深圳市力合微电子股份有限公司 | 一种用于OFDM电力线通信***的Turbo译码方法 |
US10084486B1 (en) * | 2017-09-29 | 2018-09-25 | Intel Corporation | High speed turbo decoder |
CN113258940A (zh) * | 2021-06-15 | 2021-08-13 | 成都星联芯通科技有限公司 | turbo译码方法、装置、译码设备及存储介质 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2529209B (en) * | 2014-08-13 | 2021-05-26 | Accelercomm Ltd | Detection circuit, receiver, communications device and method of detecting |
GB2559616A (en) * | 2017-02-13 | 2018-08-15 | Accelercomm Ltd | Detection circuit, receiver, communications device and method of detecting |
-
2021
- 2021-10-28 CN CN202111261506.4A patent/CN113992213B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101026439A (zh) * | 2007-02-07 | 2007-08-29 | 重庆重邮信科股份有限公司 | 一种提高Turbo码译码速率的译码方法 |
CN101373978A (zh) * | 2007-08-20 | 2009-02-25 | 华为技术有限公司 | 一种Turbo码译码方法以及装置 |
CN101938330A (zh) * | 2010-09-02 | 2011-01-05 | 复旦大学 | 一种多码率Turbo码译码器及其存储资源优化方法 |
CN102158235A (zh) * | 2011-04-26 | 2011-08-17 | 中兴通讯股份有限公司 | turbo译码的方法及装置 |
CN104767537A (zh) * | 2015-03-19 | 2015-07-08 | 深圳市力合微电子股份有限公司 | 一种用于OFDM电力线通信***的Turbo译码方法 |
US10084486B1 (en) * | 2017-09-29 | 2018-09-25 | Intel Corporation | High speed turbo decoder |
CN113258940A (zh) * | 2021-06-15 | 2021-08-13 | 成都星联芯通科技有限公司 | turbo译码方法、装置、译码设备及存储介质 |
Non-Patent Citations (4)
Title |
---|
Parallel Decoding of Turbo Codes;Dejan Spasov;ICT Innovations 2018. Engineering and Life Sciences;20180913;全文 * |
一种咬尾双二进制Turbo码并行译码方案;王琼;王伦;杨太海;;电讯技术;20171228(12);全文 * |
一种节省存储资源的Turbo码译码算法;何杰;刘荣科;;空间电子技术;20090925(03);全文 * |
低延时高速Turbo码译码器设计;马玉龙;中国优秀硕士论文电子期刊网;20131215;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN113992213A (zh) | 2022-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1166451B1 (en) | Highly parallel map decoder | |
CN1168221C (zh) | Map译码器的分割型去交织器存储器 | |
US20040153942A1 (en) | Soft input soft output decoder for turbo codes | |
US6434203B1 (en) | Memory architecture for map decoder | |
US7584389B2 (en) | Turbo decoding apparatus and method | |
JP2007068155A (ja) | 並列のターボ復号機中でのインターリーブの方法およびシステム。 | |
JP2007510337A (ja) | 移動通信システムのビタビ/ターボ統合デコーダ | |
JP6022085B2 (ja) | マルチモードデコーダの実現方法及び装置 | |
CN105634508A (zh) | 一种低复杂度近性能限的Turbo译码器的实现方法 | |
CN109347486B (zh) | 低复杂度高吞吐率的5g ldpc编码器和编码方法 | |
US20130007568A1 (en) | Error correcting code decoding device, error correcting code decoding method and error correcting code decoding program | |
CN102404011B (zh) | 维特比解码实现方法及装置 | |
CN101938330A (zh) | 一种多码率Turbo码译码器及其存储资源优化方法 | |
JP2002152057A (ja) | トレリス処理装置の適切なパスメトリックアドレスを計算する装置と方法。 | |
KR100390416B1 (ko) | 터보 디코딩 방법 | |
US7793200B1 (en) | Method of and circuit for accessing a memory of a trellis decoder | |
CN103812510A (zh) | 译码方法及装置 | |
CN113992213B (zh) | 一种双路并行译码存储设备及方法 | |
AU766116B2 (en) | Memory architecture for map decoder | |
CN100505557C (zh) | 基于Viterbi译码的多路并行循环块回溯方法 | |
CN101373977B (zh) | 并行最大后验概率译码交织去交织的装置和方法 | |
CN103916142A (zh) | 信道译码器和译码方法 | |
KR100305293B1 (ko) | 터보 복호기에서 최소 메모리를 이용하여 대수 근사화 확률비를구하는 방법 | |
CN105306076A (zh) | 一种基于MAP算法的Turbo译码方法及装置 | |
CN107302371B (zh) | 一种turbo码译码***及译码方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |