CN107302371B - 一种turbo码译码***及译码方法 - Google Patents
一种turbo码译码***及译码方法 Download PDFInfo
- Publication number
- CN107302371B CN107302371B CN201610231129.2A CN201610231129A CN107302371B CN 107302371 B CN107302371 B CN 107302371B CN 201610231129 A CN201610231129 A CN 201610231129A CN 107302371 B CN107302371 B CN 107302371B
- Authority
- CN
- China
- Prior art keywords
- interleaving
- data
- system data
- memory
- interleaving address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000015654 memory Effects 0.000 claims abstract description 83
- 238000010586 diagram Methods 0.000 description 14
- 238000013500 data storage Methods 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明实施例公开了一种turbo码译码***及译码方法。所述***包括输入数据存储器用于存储待译码***数据；***数据平分为n段，各段对应位置的数据构成一个分组，***数据以分组为单位存储于n个子存储器中，前半部分顺序间隔存储于前n/2个子存储器中，后半部分倒序间隔存储于后n/2个子存储器中；第一译码器用于获取n个子存储器中相应位置的分组数据，根据第一校验信息和分组数据计算第一外信息；第二译码器用于按第一交织地址读取***数据，根据第二校验信息和***数据计算第二外信息，第一交织地址对应***数据的n个位于不同子存储器的分组；交织迭代模块用于对第一外信息和第二外信息进行交织迭代。本实施例的方案减小了译码过程所需存储空间。
Description
技术领域
本发明实施例涉及turbo码译码技术，尤其涉及一种turbo码译码***及译码方法。
背景技术
turbo(特博)码是一种有效且常用的信道编码方法，turbo码具有接近香农(Shannon)理论极限的性能。在深空通信、卫星通信、多媒体通信以及无线移动通信***中的应用越来越广泛。
图1为现有技术中turbo码译码***的结构示意图，如图1所示，输入数据包括***信息X和两个校验信息Y1，Y2。现有技术的方法通过两个软输入软输出(Soft Input SoftOutput，SISO)译码器对输入数据进行交织迭代完成译码过程。
以四路并行正向反向递推处理为例，传统的输入数据存储方式，会把输入数据分成4段并分别顺序存储，从每一段中分别取数据，完成4路并行处理。由于正向递推反向递推同时进行，需要使用双口随机存取存储器(random access memory，ram)存储输入数据；另外两次SISO译码计算需要分别存储***信息X交织前和交织后的数据，译码实现过程中所需存储空间较大。
发明内容
本发明提供一种turbo码译码***及译码方法，以减小译码过程中所需存储空间。
第一方面，本发明实施例提供了一种turbo码译码***，所述***包括：输入数据存储器、第一译码器、第二译码器和交织迭代模块；其中，
所述输入数据存储器用于存储待译码***数据；其中，所述***数据平分为n段，各段对应位置的数据构成一个分组，所述***数据以分组为单位存储于所述输入数据存储器的n个子存储器中，所述***数据的前半部分顺序间隔存储于前n/2个子存储器中，所述***数据的后半部分倒序间隔存储于后n/2个子存储器中，n为大于等于2的偶数；
所述第一译码器用于获取所述n个子存储器中相应位置的分组数据，并根据第一校验信息和获取的所述分组数据计算第一外信息；
所述第二译码器用于按第一交织地址读取所述输入数据存储器中的***数据，并根据第二校验信息和读取的所述***数据计算第二外信息，其中，所述第一交织地址对应于所述***数据的n个位于不同子存储器的分组；
所述交织迭代模块用于对所述第一外信息和第二外信息进行交织迭代，完成对所述***数据的译码。
第二方面，本发明实施例还提供了一种turbo码译码方法，所述方法包括：
存储模块将待译码***数据存储于输入数据存储器中；其中，所述***数据平分为n段，各段对应位置的数据构成一个分组，所述***数据以分组为单位存储于所述输入数据存储器的n个子存储器中，所述***数据的前半部分顺序间隔存储于前n/2个子存储器中，所述***数据的后半部分倒序间隔存储于后n/2个子存储器中，n为大于等于2的偶数；
第一译码器获取所述n个子存储器中相应位置的分组数据，并根据第一校验信息和获取的所述分组数据计算第一外信息；
第二译码器按第一交织地址读取所述输入数据存储器中的***数据，并根据第二校验信息和读取的所述***数据计算第二外信息，其中，所述第一交织地址对应于所述***数据的n个位于不同子存储器的分组；
交织迭代模块对所述第一外信息和第二外信息进行交织迭代，完成对所述***数据的译码。
本发明实施例提供了一种turbo码译码***，所述的译码***包括输入数据存储器、第一译码器、第二译码器和交织迭代模块，通过所述输入数据存储器按照预设的存储格式存储***数据，使得采用单口ram即可完成正反向递推，同过所述第二译码器按照第一交织地址读取***数据，使得无需预先存储***数据交织后的数据，从而减小了译码过程中所需的存储空间。
附图说明
图1为现有技术中turbo码译码***的结构示意图；
图2是本发明实施例一提供的一种turbo码译码***的结构图；
图3a是现有技术中的第一段***数据存储格式示意图；
图3b是现有技术中的第二段***数据存储格式示意图；
图3c是现有技术中的第三段***数据存储格式示意图；
图3d是现有技术中的第四段***数据存储格式示意图；
图4a-图4b是本发明实施例一提供的正向递推***数据存储格式示意图；
图4c-图4d是本发明实施例一提供的反向递推***数据存储格式示意图；
图5是本发明实施例二提供的一种turbo码译码***的结构图；
图6是本发明实施例三提供的一种turbo码译码***的结构图；
图7是本发明实施例四提供的一种turbo码译码方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图2是本发明实施例一提供的一种turbo码译码***的结构图，如图2所示，所述turbo码译码***具体可以包括：输入数据存储器110、第一译码器120、第二译码器130和交织迭代模块140；其中，
输入数据存储器110用于存储待译码***数据；其中，所述***数据平分为n段，各段对应位置的数据构成一个分组，所述***数据以分组为单位存储于输入数据存储器110的n个子存储器中，所述***数据的前半部分顺序间隔存储于前n/2个子存储器中，所述***数据的后半部分倒序间隔存储于后n/2个子存储器中，n为大于等于2的偶数；
第一译码器120用于获取所述n个子存储器中相应位置的分组数据，并根据第一校验信息和获取的所述分组数据计算第一外信息；
第二译码器130用于按第一交织地址读取输入数据存储器110中的***数据，并根据第二校验信息和读取的所述***数据计算第二外信息，其中，所述第一交织地址对应于所述***数据的n个位于不同子存储器的分组；
交织迭代模块140用于对所述第一外信息和第二外信息进行交织迭代，完成对所述***数据的译码。
其中，第一译码器120和第二译码器130可以为SISO译码器。示例性的，以对***数据X1-X6144进行四路并行正向反向递推处理为例，现有技术中将X1-X6144平分为X1-X1536、X1537-X3072、X3073-X4608和X4609-X6144四段，每一段数据分别顺序存储于一个子存储器中，第一段数据到第四段数据在4个子存储器中的存储格式见图3a到图3d。具体的，正向递推过程对每一数据段从前向后取数，反向递推过程对每一数据段从后向前取数。在正向递推过程中，分别从每一子存储器相应的位置读取一个数，如X1、X1537、X3073和X4609，完成四路并行正向递推。在反向递推过程中，分别每一子存储器相应的位置读取一个数，如X1536、X3072、X4608和X6144，完成四路并行反向递推。由于正向递推和反向递推需要同时进行，现有技术的数据存储格式必须采用双口ram对***数据进行存储。
本实施例提供了一种新的***数据存储格式，将所述四段数据每段对应位置的数据，如X1、X1537、X3073和X4609分为一个分组，以分组为单位将***数据存储于输入数据存储器110的4个子存储器中，每一段数据的前半部分即X1-X768、X1537-X2304、X3073-X3840和X4609-X5376顺序间隔存储于前2个子存储器中，每一段数据的后半部分倒序间隔存储于后2个子存储器中。具体存储方式参见图4a到图4d，每一个图对应一个子存储器。其中，图4a和图4b对应的两个子存储器中存数的数据用于正向递推，图4c和图4d对应的两个子存储器存储的数据用于反向递推。依次获取所述4个子存储器中相应位置的分组数据即可同时完成正向递推和反向递推。采用本实施例所述的***数据存储结构，在进行四路并行正反向递推时，输入数据存储器110采用单口ram即可实现正反向递推数据的读取，节省了存储资源。
另外，现有技术在第二译码器130进行译码计算时，需要预先存储***数据交织后的数据，然后第二译码器130读取交织后的数据完成译码，***数据以及交织后***数据的存储需要8块12*768的双口ram。本实施例中第二译码器130在译码计算时按第一交织地址直接读取输入数据存储器110中的***数据，无需存储交织后的***数据，只需4块24*384的单口ram即可，节省了一半的存储空间。
具体的，以采用基四算法为例，每一次译码分别从每一个子存储器中读出4路并行的4个***数据，其中第一译码器120分别从4个子存储器相应的位置读出一组分组数据，即4*4＝16个数据。第二译码器130则需要按照交织后的顺序读出16个数据，即按照第一交织地址读出16个数据。本实施例中的所述第一交织地址对应于所述***数据的4个位于不同子存储器的分组，这样可以保证，交织后的数据还保持在输入数据存储器110中的分组，即原来属于同一分组的四路并行的数据在交织后仍然按照原来的次序并行，仍属于同一分组，；并且所述第一交织地址保证交织后4组数分别位于4个子存储器中。这样，第二译码器130可以直接按照所述第一交织地址由输入数据存储器110中读取***数据，完成交织过程，无需预先存储交织之后的数据，节省了译码过程所需的存储空间。
本实施例的提供了一种turbo码译码***，所述的译码***包括输入数据存储器、第一译码器、第二译码器和交织迭代模块，通过所述输入数据存储器按照预设的存储格式存储***数据，使得采用单口ram即可完成正反向递推，同过所述第二译码器按照第一交织地址读取***数据，使得无需预先存储***数据交织后的数据，从而减小了译码过程中所需的存储空间。
实施例二
本实施例以上述实施例为基础，提供了一种turbo码译码***。图5是本发明实施例二提供的一种turbo码译码***的结构图，如图5所示，所述的译码***的第二译码器130包括：第一交织地址发生器210、交织地址存储器220和译码单元230；其中，
第一交织地址发生器210用于在正向递推过程中，计算正向交织地址，并根据所述正向交织地址读取所述***数据；在反向递推过程中，读取交织地址存储器220中存储的部分反向交织地址，并根据所述部分反向交织地址读取所述***数据；译码单元230用于根据所述第二校验信息和读取的所述***数据获得第二外信息。
可选的，第一交织地址发生器210还用于：根据所述部分反向交织地址计算剩余部分的反向交织地址，并存储到交织地址存储器220中。
其中，传统的turbo译码***因为需要正向和反向递推，需要存储完整的交织地址，若具有6144个***数据，则存储交织地址所需存储空间为13*6144。具体的，在正向递推的过程中，第一交织地址发生器210按照交织地址计算方法，实时计算正向交织地址，并按照所述正向交织地址读取输入数据存储器110中的***数据完成数据交织过程。在反向递推计算过程中，需要按反向交织地址读取所述***数据，为了减少交织地址存储资源，反向交织地址可以采取实时计算和部分存储相结合的方式，即交织地址存储器220可以采用乒乓结构。示例性的，可以提前在交织地址存储器220的一块ram中存储m个反向交织地址，供反向递推使用；在使用这m个反向交织地址的同时，第一交织地址发生器210通过正向递推公式计算后m个反向交织地址，存储在交织地址存储器220的另一块ram中，反向递推和交织地址计算交替进行，其中m的数值可以根据第一交织地址发生器210的计算速度设定，只需满足在使用完交织地址存储器220中存储的m个反向交织地址时，后m个交织地址能够计算完成即可，示例性的m可以取104。本实施例的方案仅需13*m*2的存储空间来存储交织地址，大大节省了译码过程中所需要的存储空间。
本实施例的提供了一种turbo码译码***，所述的译码***的第二译码器包括第一交织地址发生器、交织地址存储器和译码单元，通过交织地址存储器存储部分反向交织地址，并通过第一交织地址发生器实时计算剩余部分的反向交织地址，减小了译码过程中所需的存储空间。
实施例三
本实施例以上述实施例为基础，提供了一种turbo码译码***。图6是本发明实施例三提供的一种turbo码译码***的结构图，如图6所示，所述译码***的交织迭代模块140可以包括：第二交织地址发生器310，用于计算第二交织地址；外信息存储器320，用于存储所述第一外信息和第二外信息。
其中，第二交织地址发生器310按照顺序或按第二交织地址将所述第一外信息和第二外信息存储于外信息存储器320中，或由外信息存储器320中读出所述第一外信息和第二外信息。
具体的，第二交织地址发生器310具体用于：将所述第一外信息顺序写入外信息存储器320；按照第二交织地址，从外信息存储器320中读出所述第一外信息，并输入第二译码器130；按照第二交织地址，将所述第二外信息写入外信息存储器320；从外信息存储器320中顺序读出所述第二外信息，并输入第一译码器120。
其中，因为所述第一外信息和第二外信息同时是第一译码器和第二译码器的输入数据或输出数据，现有技术中会分别存储第一外信息和第二外信息。对于6144个***数据，第一外信息和第二外信息所需的存储空间为6*6144*2。本实施例提供的译码***，可以对外信息存储器320的读和写同时进行。具体的，第一外信息作为第一译码器120的输出，在交织迭代过程中为第二译码器130的输入；第二外信息作为第二译码器130的输出，交织迭代过程中为第一译码器120的输入。在交织迭代时，第二交织地址发生器310按照第一译码器120的数据输出顺序，顺序的将第一外信息存储到外信息存储器320中；按照第二交织地址的读出所述第一外信息，并输入第二译码器130进行译码；第二译码器130通过计算输出所述第二外信息；第二交织地址发生器310按照所述第二交织地址将所述第二外信息写入外信息存储器320；在第一译码器120进行译码时，第二交织地址发生器顺序的读出所述第二外信息，并输入第一译码器120。按照这种方法，外信息存储器320只需要存储一组外信息，每一组外信息在存储时，只需覆盖外信息存储器320中的原始数据即可，因此外信息的存储空间节省了一半，即6*6144。
本实施例提供了一种turbo码译码***，所述的译码***的交织迭代模块包括第二交织地址发生器和外信息存储器，所述第二交织地址发生器通过控制所述第一外信息和第二外信息读出或写入所述外信息存储器的顺序，减小了外信息存储器的数据存储量，从而减小了译码过程中所需的存储空间。
实施例四
图7为本发明实施例四提供的一种turbo码译码方法的流程图，如图7所示，所述方法具体可以包括如下步骤：
步骤410、存储模块将待译码***数据存储于输入数据存储器中；其中，所述***数据平分为n段，各段对应位置的数据构成一个分组，所述***数据以分组为单位存储于所述输入数据存储器的n个子存储器中，所述***数据的前半部分顺序间隔存储于前n/2个子存储器中，所述***数据的后半部分倒序间隔存储于后n/2个子存储器中，n为大于等于2的偶数。
步骤420、第一译码器获取所述n个子存储器中相应位置的分组数据，并根据第一校验信息和获取的所述分组数据计算第一外信息。
步骤430、第二译码器按第一交织地址读取所述输入数据存储器中的***数据，并根据第二校验信息和读取的所述***数据计算第二外信息，其中，所述第一交织地址对应于所述***数据的n个位于不同子存储器的分组。
步骤440、交织迭代模块对所述第一外信息和第二外信息进行交织迭代，完成对所述***数据的译码。
进一步的，第二译码器按第一交织地址读取所述输入数据存储器的***数据包括：
在正向递推过程中，第一交织地址发生器计算正向交织地址，并根据所述正向交织地址读取所述***数据；
在反向递推过程中，第一交织地址发生器读取交织地址存储器中存储的部分反向交织地址，并根据所述部分反向交织地址读取所述***数据。
进一步的，所述的方法还包括：
所述第一交织地址发生器根据所述部分反向交织地址计算剩余部分的反向交织地址，并存储到所述交织地址存储器中。
进一步的，交织迭代模块对所述第一外信息和第二外信息进行交织迭代包括：第二交织地址发生器计算第二交织地址。
进一步的，交织迭代模块对所述第一外信息和第二外信息进行交织迭代包括：
第二交织地址发生器将所述第一外信息顺序写入外信息存储器；
第二交织地址发生器按照第二交织地址，从所述外信息存储器中读出所述第一外信息，并输入第二译码器；
第二交织地址发生器按照第二交织地址，将所述第二外信息写入所述外信息存储器；
第二交织地址发生器从所述外信息存储器中顺序读出所述第二外信息，并输入第一译码器。
本实施例提供的turbo码译码方法，与本发明任意实施例所提供的turbo码译码***属于同一发明构思，具有相应的有益效果。未在本实施例中详尽描述的技术细节，可参见本发明任意实施例提供的turbo码译码***。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种turbo码译码***，其特征在于，包括：输入数据存储器、第一译码器、第二译码器和交织迭代模块；其中，
所述输入数据存储器用于存储待译码***数据；其中，所述***数据平分为n段，各段对应位置的数据构成一个分组，所述***数据以分组为单位存储于所述输入数据存储器的n个子存储器中，所述***数据的前半部分顺序间隔存储于前n/2个子存储器中，所述***数据的后半部分倒序间隔存储于后n/2个子存储器中，n为大于等于2的偶数；当n为4时，所述***数据平分为4段，四段数据每段对应位置的数据X1、X1537、X3073和X4609分为一个分组，以分组为单位所述***数据存储于所述输入数据存储器的4个子存储器中，每一段数据的前半部分即X1-X768、X1537-X2304、X3073-X3840和X4609-X5376顺序间隔存储于前2个子存储器中，每一段数据的后半部分倒序间隔存储于后2个子存储器中；
所述第一译码器用于获取所述n个子存储器中相应位置的分组数据，并根据第一校验信息和获取的所述分组数据计算第一外信息；
所述第二译码器用于按第一交织地址读取所述输入数据存储器中的***数据，并根据第二校验信息和读取的所述***数据计算第二外信息，其中，所述第一交织地址对应于所述***数据的n个位于不同子存储器的分组；
所述交织迭代模块用于对所述第一外信息和第二外信息进行交织迭代，完成对所述***数据的译码。
2.根据权利要求1所述的译码***，其特征在于，所述第二译码器包括：
第一交织地址发生器、交织地址存储器和译码单元；
所述第一交织地址发生器用于在正向递推过程中，计算正向交织地址，并根据所述正向交织地址读取所述***数据；在反向递推过程中，读取交织地址存储器中存储的部分反向交织地址，并根据所述部分反向交织地址读取所述***数据；
所述译码单元用于根据所述第二校验信息和读取的所述***数据计算第二外信息。
3.根据权利要求2所述的译码***，其特征在于，所述第一交织地址发生器还用于：根据所述部分反向交织地址计算剩余部分的反向交织地址，并存储到所述交织地址存储器中。
4.根据权利要求1所述的译码***，其特征在于，所述交织迭代模块包括：
第二交织地址发生器，用于计算第二交织地址；
外信息存储器，用于存储所述第一外信息和第二外信息。
5.根据权利要求4所述的译码***，其特征在于，所述第二交织地址发生器具体用于；
将所述第一外信息顺序写入所述外信息存储器；
按照第二交织地址，从所述外信息存储器中读出所述第一外信息，并输入第二译码器；
按照第二交织地址，将所述第二外信息写入所述外信息存储器；
从所述外信息存储器中顺序读出所述第二外信息，并输入第一译码器。
6.一种turbo码译码方法，其特征在于，包括：
存储模块将待译码***数据存储于输入数据存储器中；其中，所述***数据平分为n段，各段对应位置的数据构成一个分组，所述***数据以分组为单位存储于所述输入数据存储器的n个子存储器中，所述***数据的前半部分顺序间隔存储于前n/2个子存储器中，所述***数据的后半部分倒序间隔存储于后n/2个子存储器中，n为大于等于2的偶数；当n为4时，所述***数据平分为4段，四段数据每段对应位置的数据X1、X1537、X3073和X4609分为一个分组，以分组为单位所述***数据存储于所述输入数据存储器的4个子存储器中，每一段数据的前半部分即X1-X768、X1537-X2304、X3073-X3840和X4609-X5376顺序间隔存储于前2个子存储器中，每一段数据的后半部分倒序间隔存储于后2个子存储器中；
第一译码器获取所述n个子存储器中相应位置的分组数据，并根据第一校验信息和获取的所述分组数据计算第一外信息；
第二译码器按第一交织地址读取所述输入数据存储器中的***数据，并根据第二校验信息和读取的所述***数据计算第二外信息，其中，所述第一交织地址对应于所述***数据的n个位于不同子存储器的分组；
交织迭代模块对所述第一外信息和第二外信息进行交织迭代，完成对所述***数据的译码。
7.根据权利要求6所述的方法，其特征在于，第二译码器按第一交织地址读取所述输入数据存储器的***数据包括：
在正向递推过程中，第一交织地址发生器计算正向交织地址，并根据所述正向交织地址读取所述***数据；
在反向递推过程中，第一交织地址发生器读取交织地址存储器中存储的部分反向交织地址，并根据所述部分反向交织地址读取所述***数据。
8.根据权利要求7所述的方法，其特征在于，还包括：
所述第一交织地址发生器根据所述部分反向交织地址计算剩余部分的反向交织地址，并存储到所述交织地址存储器中。
9.根据权利要求6所述的方法，其特征在于，交织迭代模块对所述第一外信息和第二外信息进行交织迭代包括：
第二交织地址发生器计算第二交织地址。
10.根据权利要求9所述的方法，其特征在于，交织迭代模块对所述第一外信息和第二外信息进行交织迭代包括：
第二交织地址发生器将所述第一外信息顺序写入外信息存储器；
第二交织地址发生器按照第二交织地址，从所述外信息存储器中读出所述第一外信息，并输入第二译码器；
第二交织地址发生器按照第二交织地址，将所述第二外信息写入所述外信息存储器；
第二交织地址发生器从所述外信息存储器中顺序读出所述第二外信息，并输入第一译码器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610231129.2A CN107302371B (zh) | 2016-04-14 | 2016-04-14 | 一种turbo码译码***及译码方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610231129.2A CN107302371B (zh) | 2016-04-14 | 2016-04-14 | 一种turbo码译码***及译码方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107302371A CN107302371A (zh) | 2017-10-27 |
| CN107302371B true CN107302371B (zh) | 2020-10-27 |
Family
ID=60137033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610231129.2A Active CN107302371B (zh) | 2016-04-14 | 2016-04-14 | 一种turbo码译码***及译码方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107302371B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026439A (zh) * | 2007-02-07 | 2007-08-29 | 重庆重邮信科股份有限公司 | 一种提高Turbo码译码速率的译码方法 |
| CN101682338A (zh) * | 2007-06-04 | 2010-03-24 | 诺基亚公司 | 用于并行涡轮解码器的多址访问 |
| CN102064838A (zh) * | 2010-12-07 | 2011-05-18 | 西安电子科技大学 | 基于新型无冲突交织器的低延迟并行Turbo译码方法 |
| CN103873073A (zh) * | 2014-03-20 | 2014-06-18 | 北京遥测技术研究所 | 一种基于并行与加窗结构的Turbo码高速译码实现方法 |
| CN104823380A (zh) * | 2012-12-14 | 2015-08-05 | 诺基亚技术有限公司 | 用于解码的方法和装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7343530B2 (en) * | 2004-02-10 | 2008-03-11 | Samsung Electronics Co., Ltd. | Turbo decoder and turbo interleaver |
-
2016
- 2016-04-14 CN CN201610231129.2A patent/CN107302371B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026439A (zh) * | 2007-02-07 | 2007-08-29 | 重庆重邮信科股份有限公司 | 一种提高Turbo码译码速率的译码方法 |
| CN101682338A (zh) * | 2007-06-04 | 2010-03-24 | 诺基亚公司 | 用于并行涡轮解码器的多址访问 |
| CN102064838A (zh) * | 2010-12-07 | 2011-05-18 | 西安电子科技大学 | 基于新型无冲突交织器的低延迟并行Turbo译码方法 |
| CN104823380A (zh) * | 2012-12-14 | 2015-08-05 | 诺基亚技术有限公司 | 用于解码的方法和装置 |
| CN103873073A (zh) * | 2014-03-20 | 2014-06-18 | 北京遥测技术研究所 | 一种基于并行与加窗结构的Turbo码高速译码实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107302371A (zh) | 2017-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8321747B2 (en) | QC-LDPC code decoder and corresponding decoding method | |
| JP6022085B2 (ja) | マルチモードデコーダの実現方法及び装置 | |
| CN104092470B (zh) | 一种Turbo码译码装置及方法 | |
| US20060265635A1 (en) | Method of maximum a posterior probability decoding and decoding apparatus | |
| EP1261139B1 (en) | Concurrent memory control for turbo decoders | |
| WO2012083714A1 (zh) | Turbo码数据交织处理方法和用于交织turbo码数据的交织器 | |
| TWI422166B (zh) | Turbo解碼器裝置及解碼turbo編碼信號的方法 | |
| WO2009150612A1 (en) | Reconfigurable turbo interleaver for multiple standards | |
| KR100628201B1 (ko) | 터보 디코딩 방법 | |
| JP4554366B2 (ja) | データウィンドウを使用してデータを復号化するための方法 | |
| KR20160116980A (ko) | Ldpc 복호기의 vss 알고리즘을 위한 h 행렬의 스케줄링 장치 및 그 방법 | |
| CN107302371B (zh) | 一种turbo码译码***及译码方法 | |
| JP2006217072A (ja) | ターボ復号装置及びターボ復号方法 | |
| JP4265345B2 (ja) | 携帯電話機、インターリーブパラメータ演算装置、方法及びプログラム | |
| CN1787386A (zh) | 一种维特比译码器路径度量存储的方法 | |
| CN102571107A (zh) | LTE***中高速并行Turbo码的解码***及方法 | |
| CN101373977B (zh) | 并行最大后验概率译码交织去交织的装置和方法 | |
| CN112187286A (zh) | 应用于ccsds卫星深空通信的多模式ldpc译码器 | |
| CN113992213B (zh) | 一种双路并行译码存储设备及方法 | |
| KR20090030378A (ko) | 이동통신 시스템에서 블럭 인터리빙을 위한 장치 및 방법 | |
| JP2006217042A (ja) | ターボ復号装置 | |
| CN116662063B (zh) | 一种闪存的纠错配置方法、纠错方法、***、设备及介质 | |
| CN111384976A (zh) | 稀疏校验矩阵的存储方法和读取方法 | |
| US9866240B2 (en) | Map algorithm-based turbo decoding method and apparatus, and computer storage medium | |
| CN115296676B (zh) | 一种提升Polar译码LLR运算性能的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221110 Address after: No.687 fusion Road, gugukou military civilian integration innovation demonstration area, Binhai street, Huangdao District, Qingdao City, Shandong Province 266500 Patentee after: Chenxin Technology Co.,Ltd. Address before: 200233 4 building, No. 333, No. 41, Qinjiang Road, Shanghai, Xuhui District Patentee before: LEADCORE TECHNOLOGY Co.,Ltd. Patentee before: DATANG SEMICONDUCTOR DESIGN Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: Room 102, Building 16, No. 1699, the Pearl River Road, Huangdao District, Qingdao, Shandong 266499 Patentee after: Chenxin Technology Co.,Ltd. Address before: No.687 fusion Road, gugukou military civilian integration innovation demonstration area, Binhai street, Huangdao District, Qingdao City, Shandong Province 266500 Patentee before: Chenxin Technology Co.,Ltd. |
|
| CP03 | Change of name, title or address |