JP6022085B2 - マルチモードデコーダの実現方法及び装置 - Google Patents
マルチモードデコーダの実現方法及び装置 Download PDFInfo
- Publication number
- JP6022085B2 JP6022085B2 JP2015549960A JP2015549960A JP6022085B2 JP 6022085 B2 JP6022085 B2 JP 6022085B2 JP 2015549960 A JP2015549960 A JP 2015549960A JP 2015549960 A JP2015549960 A JP 2015549960A JP 6022085 B2 JP6022085 B2 JP 6022085B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- decoded
- ram
- depth
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6525—3GPP LTE including E-UTRA
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/395—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using a collapsed trellis, e.g. M-step algorithm, radix-n architectures with n>2
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6519—Support of multiple transmission or communication standards
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6544—IEEE 802.16 (WIMAX and broadband wireless access)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0055—MAP-decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
予め記憶された復号化しようとするデータにインターリーブ処理を行い、インターリーブアドレスを取得することと、
前記インターリーブアドレスに基づいて、基数-4であるRadix-4アルゴリズムアーキテクチャを採用し、異なる規格で1セットの最大事後確率MAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP反復復号化処理を行うことと、を含む。
Radix-4アルゴリズムアーキテクチャを採用して、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP1処理を行うことと、
前記インターリーブアドレスに基づいて、Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP2処理を行うことと、
反復終止条件を満たした後、MAP反復を終止し、復号化結果を出力することと、を含む。
前記Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP1処理を行うことは、
ロングタームエボリューションLTE規格と世界的マイクロ波相互運用アクセスWiMAX規格において、4つのMAP復号化ユニットで並列処理し、順方向アルファAlphaと逆方向ベータBetaの衝突計算の方式を採用して、衝突する前に、先験情報を読み取ってMAP計算を行う同時に、順序に応じてスライドウィンドウ長さの先験情報をキャッシュし、衝突した後、キャッシュから先験情報を読み取って計算することに用い、計算して得られた先験情報を先験情報記憶ランダムアクセスメモリRAMに記憶することと、
ユニバーサル移動通信システムUMTS規格と時分割同期符号分割多重アクセスTD-SCDMA規格で、ガンマGammaを計算する際、同時にシステム情報のバックアップを行うことと、を含む。
前記インターリーブアドレスに基づいて、前記Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP2処理を行うことは、
LTE規格とWiMAX規格において、インターリーブアドレスに基づいて、4つのMAP復号化ユニットで並列処理し、且つ順方向Alphaと逆方向Betaの衝突計算の方式を採用して、衝突する前に、先験情報を読み取ってMAP計算を行う同時に、順序に応じてスライドウィンドウ長さの先験情報をキャッシュし、衝突した後、キャッシュから先験情報を読み取って計算することに用い、計算して得られた先験情報を先験情報記憶RAMに記憶することと、
UMTS規格とTD-SCDMA規格で、AlphaとBetaの衝突計算を行う際、同時に記憶RAMから4つのシステムビット/チェックビット2/先験情報を読み取り、衝突計算した後得られた4つの先験情報/ハード判断を同時に記憶RAMに記憶することと、を含む。
予め記憶された復号化しようとするデータにインターリーブ処理を行い、インターリーブアドレスを取得する前に、
プリセット方式に従って前記復号化しようとするデータを記憶すること、を更に含み、
前記プリセット方式に従って前記復号化しようとするデータを記憶することは、
LTE規格において、入力した復号化しようとするデータに対して、前記復号化しようとするデータが位置する処理ユニット(Processing Unit、PU)により、それぞれ4組の深さが1536であるRAMに記憶し、各組の深さが1536であるRAMは2つの深さが768であるRAMからなり、各組の奇偶アドレスに従って各PUの復号化しようとするデータをそれぞれ記憶することと、
UMTS規格とTD-SCDMA規格で、入力した復号化しようとするデータに対して、各組の奇偶アドレスに従って、符号ブロック長により1組の深さが1536であるRAMを満たすように記憶し、更に次の組の深さが1536であるRAMに記憶する記憶方式を採用し、各組の深さが1536であるRAMは2つの深さが768であるRAMからなり、1つの深さが768であるRAMは奇アドレスのデータに対応し、もう1つの深さが768であるRAMは偶アドレスのデータに対応することと、
WiMAX規格で、各路の復号化しようとするデータのA/Bに対応する600個のビット対を深さが1536であるRAMにおける2つの深さが768であるRAMに記憶し、各路の復号化しようとするデータのYに対応する600個のビット対を深さが1536であるRAMにおける2つの深さが768であるRAMに記憶し、各路の復号化しようとするデータのWに対応する600個のビット対を深さが1536であるRAMにおける2つの深さが768であるRAMに記憶することと、を含む。
予め記憶された復号化しようとするデータにインターリーブ処理を行い、インターリーブアドレスを取得するように設定されるインターリーブモジュールと、
前記インターリーブアドレスに基づいて、基数-4であるRadix-4アルゴリズムアーキテクチャを採用して、異なる規格で1セットの最大事後確率MAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP反復復号化処理を行うように設定される復号化モジュールと、を備える。
Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP1処理を行うように設定されるMAP1処理ユニットと、
前記インターリーブアドレスに基づいて、Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP2処理を行うように設定されるMAP2処理ユニットと、
反復終止条件を満たした後、MAP反復を終止し、復号化結果を出力するように設定される復号化結果出力ユニットと、を含む。
前記MAP1処理ユニットは、
ロングタームエボリューションLTE規格と世界的マイクロ波相互運用アクセスWiMAX規格において、4つのMAP復号化ユニットで並列処理し、且つ順方向アルファAlphaと逆方向ベータBetaの衝突計算の方式を採用し、衝突する前に、先験情報を読み取ってMAP計算を行う同時に、順序に応じてスライドウィンドウ長さの先験情報をキャッシュし、衝突した後、キャッシュから先験情報を読み取って計算することに用い、計算して得られた先験情報を先験情報記憶ランダムアクセスメモリRAMに記憶する方式と、
ユニバーサル移動通信システムUMTS規格と時分割同期符号分割多重アクセスTD-SCDMA規格で、ガンマGammaを計算する際、同時にシステム情報のバックアップを行う方式とを利用して、前記Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP1処理を行うように設定される。
前記MAP2処理ユニットは、
LTE規格とWiMAX規格において、インターリーブアドレスに基づいて、4つのMAP復号化ユニットで並列処理し、且つ順方向Alphaと逆方向Betaの衝突計算の方式を採用して、衝突する前に、先験情報を読み取ってMAP計算を行う同時に、順序に応じてスライドウィンドウ長さの先験情報をキャッシュし、衝突した後、キャッシュから先験情報を読み取って計算することに用い、計算して得られた先験情報を先験情報記憶RAMに記憶する方式と、
UMTS規格とTD-SCDMA規格で、AlphaとBetaの衝突計算を行う際、同時に記憶RAMから4つのシステムビット/チェックビット2/先験情報を読み取り、衝突計算した後得られた4つの先験情報/ハード判断を同時に前記記憶RAMに記憶する方式とを利用して、前記インターリーブアドレスに基づいて、前記Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP2処理を行うように設定される。
プリセット方式に従って前記復号化しようとするデータを記憶するように設定される記憶モジュールを更に含み、
記憶モジュールは、
LTE規格において、入力した復号化しようとするデータに対して、前記復号化しようとするデータが位置する処理ユニットPUにより、それぞれ4組の深さが1536であるRAMに記憶され、各組の深さが1536であるRAMは2つの深さが768であるRAMからなり、各組の奇偶アドレスに従って各PUの復号化しようとするデータをそれぞれ記憶する方式と、
UMTS規格とTD-SCDMA規格で、入力した復号化しようとするデータに対して、各組の奇偶アドレスに従って、符号ブロック長により1組の深さが1536であるRAMを満たすように記憶し、更に次の組の深さが1536であるRAMに記憶する記憶方式を採用し、各組の深さが1536であるRAMは2つの深さが768であるRAMからなり、1つの深さが768であるRAMは奇アドレスのデータに対応し、もう1つの深さが768であるRAMは偶アドレスのデータに対応する方式と、
WiMAX規格で、各路の復号化しようとするデータのA/Bに対応する600個のビット対を深さが1536であるRAMにおける2つの深さが768であるRAMに記憶し、各路の復号化しようとするデータのYに対応する600個のビット対を深さが1536であるRAMにおける2つの深さが768であるRAMに記憶し、各路の復号化しようとするデータのWに対応する600個のビット対を深さが1536であるRAMにおける2つの深さが768であるRAMに記憶する方式とを利用して、プリセット方式に従って前記復号化しようとするデータを記憶するように設定される。
1)LTE、UMTS、TD-SCDMA及びWiMAXの多種規格でのTurbo復号化機能をサポートし、
2)すべての規格がRadix-4アルゴリズムアーキテクチャを統一に用いて、復号化遅延の低下に有利であり、
3)異なる規格の間にRAMの多重化によって、RAM資源を最適化し、それにより消費電力と面積を低下させ、
4)LTE規格で、3組のソフト情報を出力できることによって、リンクのTurbo-SIC機能をサポートする、という特徴を有する。
インターリーブモジュール101は、予め記憶された復号化しようとするデータにインターリーブ処理を行い、インターリーブアドレスを取得することに用いられ、
復号化モジュール102は、前記インターリーブアドレスに基づいて、Radix-4アルゴリズムアーキテクチャを採用し、異なる規格で1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP反復復号化処理を行うことに用いられる。
MAP1処理ユニット1021は、Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP1処理を行うことに用いられ、
MAP2処理ユニット1022は、前記インターリーブアドレスに基づいて、Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP2処理を行うことに用いられ、
復号化結果出力ユニット1023は、反復終止条件を満たした後、MAP反復を終止し、復号化結果を出力することに用いられる。
1)LTE、UMTS、TD-SCDMA及びWiMAXの多種規格でのTurbo復号化機能をサポートし、
2)すべての規格がRadix-4アルゴリズムアーキテクチャを統一に用いて、復号化遅延の低下に有利であり、
3)異なる規格の間でRAMの多重化により、RAM資源を最適化し、それにより消費電力と面積を低下させ、
4)LTE規格で、3組のソフト情報を出力できることによって、リンクのTurbo-SIC機能をサポートする、という特徴を有する。
プリセット方式に従って前記復号化しようとするデータを記憶するための記憶モジュール100を更に含む。
Claims (8)
- 予め記憶された復号化しようとするデータに対しインターリーブ処理を行い、インターリーブアドレスを取得することと、
前記インターリーブアドレスに基づいて、基数-4であるRadix-4アルゴリズムアーキテクチャを採用し、異なる規格で1セットの最大事後確率MAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータに対しMAP反復復号化処理を行うことと、
予め記憶された復号化しようとするデータに対しインターリーブ処理を行い、インターリーブアドレスを取得する前に、プリセット方式に従って前記復号化しようとするデータを記憶することと、を含み、
前記プリセット方式に従って前記復号化しようとするデータを記憶することは、
前記LTE規格において、入力した復号化しようとするデータに対して、前記復号化しようとするデータが位置する処理ユニットPUにより、4組の深さが1536であるRAMにそれぞれ記憶し、各組の深さが1536であるRAMは2つの深さが768であるRAMからなり、各組の奇偶アドレスに従って各PUの復号化しようとするデータをそれぞれ記憶することと、
前記UMTS規格と前記TD-SCDMA規格で、入力した復号化しようとするデータに対して、各組の奇偶アドレスに従って、符号ブロック長により1組の深さが1536であるRAMに満たすように記憶してから、次の組の深さが1536であるRAMに記憶するとの記憶方式を採用し、各組の深さが1536であるRAMは2つの深さが768であるRAMからなり、1つの深さが768であるRAMは奇アドレスのデータに対応し、もう1つの深さが768であるRAMは偶アドレスのデータに対応することと、
前記WiMAX規格で、各路の復号化しようとするデータのA/Bに対応する600個のビット対を深さが1536であるRAMにおける2つの深さが768であるRAMに記憶し、各路の復号化しようとするデータのYに対応する600個のビット対を深さが1536であるRAMにおける2つの深さが768であるRAMに記憶し、各路の復号化しようとするデータのWに対応する600個のビット対を深さが1536であるRAMにおける2つの深さが768であるRAMに記憶することと、を含むマルチモードデコーダの実現方法。 - 前記インターリーブアドレスに基づいて、Radix-4アルゴリズムアーキテクチャを採用し、異なる規格で1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータに対しMAP反復復号化処理を行うことは、
前記Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータに対しMAP1処理を行うことと、
前記インターリーブアドレスに基づいて、前記Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータに対しMAP2処理を行うことと、
反復終止条件を満たした後、MAP反復を終止し、復号化結果を出力することと、を含む請求項1に記載の方法。 - 前記1セットのMAP復号化ユニットは4つのMAP復号化ユニットを含み、
前記Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータに対しMAP1処理を行うことは、
ロングタームエボリューションLTE規格と世界的マイクロ波相互運用アクセスWiMAX規格において、4つのMAP復号化ユニットで並列処理し、順方向アルファAlphaと逆方向ベータBetaの衝突計算の方式を採用して、衝突する前に、先験情報を読み取ってMAP計算を行う同時に、順序に応じてスライドウィンドウ長さの先験情報をキャッシュし、衝突した後、キャッシュから先験情報を読み取って計算することに用い、計算して得られた先験情報を先験情報記憶ランダムアクセスメモリRAMに記憶することと、
ユニバーサル移動通信システムUMTS規格と時分割同期符号分割多重アクセスTD-SCDMA規格で、ガンマGammaを計算する際、同時にシステム情報のバックアップを行うことと、を含む請求項2に記載の方法。 - 前記1セットのMAP復号化ユニットは4つのMAP復号化ユニットを含み、
前記インターリーブアドレスに基づいて、前記Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータにMAP2処理を行うことは、
LTE規格とWiMAX規格において、前記インターリーブアドレスに基づいて、4つのMAP復号化ユニットで並列処理し、且つ順方向Alphaと逆方向Betaの衝突計算の方式を採用して、衝突する前に、先験情報を読み取ってMAP計算を行う同時に、順序に応じてスライドウィンドウ長さの先験情報をキャッシュし、衝突した後、キャッシュから先験情報を読み取って計算することに用い、計算して得られた先験情報を先験情報記憶RAMに記憶することと、
UMTS規格とTD-SCDMA規格で、AlphaとBetaの衝突計算を行う際、同時に記憶RAMから4つのシステムビット/チェックビット2/先験情報を読み取り、衝突計算した後得られた4つの先験情報/ハード判断を同時に前記記憶RAMに記憶することと、を含む請求項2に記載の方法。 - 予め記憶された復号化しようとするデータに対しインターリーブ処理を行い、インターリーブアドレスを取得するように設定されるインターリーブモジュールと、
前記インターリーブアドレスに基づいて、基数-4であるRadix-4アルゴリズムアーキテクチャを採用し、異なる規格で1セットの最大事後確率MAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータに対しMAP反復復号化処理を行うように設定される復号化モジュールと、
プリセット方式に従って前記復号化しようとするデータを記憶するように設定される記憶モジュールと、を備え、
前記記憶モジュールは、
前記LTE規格において、入力した復号化しようとするデータに対して、前記復号化しようとするデータが位置する処理ユニットPUにより、それぞれ4組の深さが1536であるRAMに記憶し、各組の深さが1536であるRAMは2つの深さが768であるRAMからなり、各組の奇偶アドレスに従って各PUの復号化しようとするデータをそれぞれ記憶する方式と、
前記UMTS規格と前記TD-SCDMA規格で、入力した復号化しようとするデータに対して、各組の奇偶アドレスに従って、符号ブロック長により1組の深さが1536であるRAMに満たすように記憶してから、次の組の深さが1536であるRAMに記憶するとの記憶方式を採用し、各組の深さが1536であるRAMは2つの深さが768であるRAMからなり、1つの深さが768であるRAMは奇アドレスのデータに対応し、もう1つの深さが768であるRAMは偶アドレスのデータに対応する方式と、
前記WiMAX規格で、各路の復号化しようとするデータのA/Bに対応する600個のビット対を深さが1536であるRAMにおける2つの深さが768であるRAMに記憶し、各路の復号化しようとするデータのYに対応する600個のビット対を深さが1536であるRAMにおける2つの深さが768であるRAMに記憶し、各路の復号化しようとするデータのWに対応する600個のビット対を深さが1536であるRAMにおける2つの深さが768であるRAMに記憶する方式とを利用して、プリセット方式に従って前記復号化しようとするデータを記憶するように設定されるマルチモードデコーダの実現装置。 - 前記復号化モジュールは、
前記Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータに対しMAP1処理を行うように設定されるMAP1処理ユニットと、
前記インターリーブアドレスに基づいて、前記Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータに対しMAP2処理を行うように設定されるMAP2処理ユニットと、
反復終止条件を満たした後、MAP反復を終止し、復号化結果を出力するように設定される復号化結果出力ユニットと、を含む請求項5に記載の装置。 - 前記1セットのMAP復号化ユニットは4つのMAP復号化ユニットを含み、
前記MAP1処理ユニットは、
ロングタームエボリューションLTE規格と世界的マイクロ波相互運用アクセスWiMAX規格において、4つのMAP復号化ユニットで並列処理し、且つ順方向アルファAlphaと逆方向ベータBetaの衝突計算の方式を採用し、衝突する前に、先験情報を読み取ってMAP計算を行う同時に、順序に応じてスライドウィンドウ長さの先験情報をキャッシュし、衝突した後、キャッシュから先験情報を読み取って計算することに用い、計算して得られた先験情報を先験情報記憶ランダムアクセスメモリRAMに記憶する方式と、
ユニバーサル移動通信システムUMTS規格と時分割同期符号分割多重アクセスTD-SCDMA規格で、ガンマGammaを計算する際、同時にシステム情報のバックアップを行う方式とを利用して、前記Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータに対しMAP1処理を行うように設定される請求項6に記載の装置。 - 前記1セットのMAP復号化ユニットは4つのMAP復号化ユニットを含み、
前記MAP2処理ユニットは、
LTE規格とWiMAX規格において、前記インターリーブアドレスに基づいて、4つのMAP復号化ユニットで並列処理し、且つ順方向Alphaと逆方向Betaの衝突計算の方式を採用して、衝突する前に、先験情報を読み取ってMAP計算を行う同時に、順序に応じてスライドウィンドウ長さの先験情報をキャッシュし、衝突した後、キャッシュから先験情報を読み取って計算することに用い、計算して得られた先験情報を先験情報記憶RAMに記憶する方式と、
UMTS規格とTD-SCDMA規格で、AlphaとBetaの衝突計算を行う際、同時に記憶RAMから4つのシステムビット/チェックビット2/先験情報を読み取り、衝突計算した後得られた4つの先験情報/ハード判断を同時に前記記憶RAMに記憶する方式とを利用して、前記インターリーブアドレスに基づいて、前記Radix-4アルゴリズムアーキテクチャを採用し、1セットのMAP復号化ユニットを多重化し、並列処理方式で、規格種類により前記復号化しようとするデータに対しMAP2処理を行うように設定される請求項6に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210580654.7 | 2012-12-27 | ||
CN201210580654.7A CN103905067B (zh) | 2012-12-27 | 2012-12-27 | 多模译码器实现方法及装置 |
PCT/CN2013/085969 WO2014101562A1 (zh) | 2012-12-27 | 2013-10-25 | 多模译码器实现方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016502369A JP2016502369A (ja) | 2016-01-21 |
JP6022085B2 true JP6022085B2 (ja) | 2016-11-09 |
Family
ID=50996242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015549960A Active JP6022085B2 (ja) | 2012-12-27 | 2013-10-25 | マルチモードデコーダの実現方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9374110B2 (ja) |
EP (1) | EP2940876A4 (ja) |
JP (1) | JP6022085B2 (ja) |
CN (1) | CN103905067B (ja) |
WO (1) | WO2014101562A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104168032A (zh) * | 2014-08-16 | 2014-11-26 | 复旦大学 | 兼容LTE和WiMAX的4并行度、基-16高性能Turbo译码器 |
CN106330206A (zh) * | 2015-06-30 | 2017-01-11 | 深圳市中兴微电子技术有限公司 | 一种译码方法及装置 |
US10277921B2 (en) * | 2015-11-20 | 2019-04-30 | Nvidia Corporation | Hybrid parallel decoder techniques |
US10312945B2 (en) * | 2017-02-13 | 2019-06-04 | Lg Electronics Inc. | Channel coding method using concatenated code structure and apparatus therefor |
CN109981117B (zh) * | 2019-03-18 | 2023-07-04 | 北京无极芯动科技有限公司 | 一种四模前向纠错码处理器 |
CN112865815B (zh) * | 2019-11-26 | 2024-01-02 | 广州海格通信集团股份有限公司 | Turbo译码方法、装置、Turbo译码器和存储介质 |
CN111865336B (zh) * | 2020-04-24 | 2021-11-02 | 北京芯领航通科技有限公司 | 基于RAM总线的Turbo译码存储方法及装置和译码器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1398881A1 (en) * | 2002-09-05 | 2004-03-17 | STMicroelectronics N.V. | Combined turbo-code/convolutional code decoder, in particular for mobile radio systems |
US7924753B2 (en) * | 2005-11-15 | 2011-04-12 | Qualcomm Incorporated | Method and system for decoding |
US20070266303A1 (en) * | 2006-04-27 | 2007-11-15 | Qualcomm Incorporated | Viterbi decoding apparatus and techniques |
US7895497B2 (en) * | 2006-06-26 | 2011-02-22 | Samsung Electronics Co., Ltd. | Apparatus and method using reduced memory for channel decoding in a software-defined radio system |
US8627022B2 (en) * | 2008-01-21 | 2014-01-07 | Freescale Semiconductor, Inc. | Contention free parallel access system and a method for contention free parallel access to a group of memory banks |
CN102412850B (zh) * | 2010-09-25 | 2014-02-05 | 中兴通讯股份有限公司 | Turbo码并行交织器及其并行交织方法 |
RU2010147729A (ru) * | 2010-11-24 | 2012-05-27 | ЭлЭсАй Корпорейшн (US) | Устройство (варианты) и способ для генерирования l-значений в декодере |
RU2010148337A (ru) * | 2010-11-29 | 2012-06-10 | ЭлЭсАй Корпорейшн (US) | Способ и устройство (варианты) для расчета метрик ветвей для нескольких стандартов связи |
US8621160B2 (en) * | 2010-12-17 | 2013-12-31 | Futurewei Technologies, Inc. | System and method for contention-free memory access |
CN102355331B (zh) * | 2011-10-11 | 2013-10-02 | 中国科学院微电子研究所 | 一种通用多模式译码装置 |
CN102523076B (zh) * | 2012-01-04 | 2014-05-14 | 西安电子科技大学 | 通用可配置的高速率Turbo码译码方法 |
-
2012
- 2012-12-27 CN CN201210580654.7A patent/CN103905067B/zh active Active
-
2013
- 2013-10-25 WO PCT/CN2013/085969 patent/WO2014101562A1/zh active Application Filing
- 2013-10-25 US US14/655,732 patent/US9374110B2/en active Active
- 2013-10-25 EP EP13869737.0A patent/EP2940876A4/en not_active Withdrawn
- 2013-10-25 JP JP2015549960A patent/JP6022085B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP2940876A1 (en) | 2015-11-04 |
US9374110B2 (en) | 2016-06-21 |
CN103905067A (zh) | 2014-07-02 |
JP2016502369A (ja) | 2016-01-21 |
WO2014101562A1 (zh) | 2014-07-03 |
US20150381211A1 (en) | 2015-12-31 |
CN103905067B (zh) | 2018-05-11 |
EP2940876A4 (en) | 2016-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6022085B2 (ja) | マルチモードデコーダの実現方法及び装置 | |
JP5479580B2 (ja) | Lteにおける並列turboデコーディングの方法及び装置 | |
Sun et al. | Configurable and scalable high throughput turbo decoder architecture for multiple 4G wireless standards | |
EP2621091B1 (en) | Turbo code parallel interleaving with quadratic permutation polynomial (qpp) functions | |
JP2007068155A (ja) | 並列のターボ復号機中でのインターリーブの方法およびシステム。 | |
US7584389B2 (en) | Turbo decoding apparatus and method | |
WO2018090629A1 (zh) | 一种解交织解速率匹配的方法、装置及计算机存储介质 | |
CN104168032A (zh) | 兼容LTE和WiMAX的4并行度、基-16高性能Turbo译码器 | |
Prescher et al. | A parametrizable low-power high-throughput turbo-decoder | |
CN103812510A (zh) | 译码方法及装置 | |
US20030123563A1 (en) | Method and apparatus for turbo encoding and decoding | |
US9319181B2 (en) | Parallel decoder for multiple wireless standards | |
US20060136802A1 (en) | Hybrid trace back apparatus and high-speed viterbi decoding system using the same | |
Chen et al. | A 691 Mbps 1.392 mm 2 configurable radix-16 turbo decoder ASIC for 3GPP-LTE and WiMAX systems in 65nm CMOS | |
EP2323302A1 (en) | Improved HARQ | |
Sanchez et al. | A dedicated approach to explore design space for hardware architecture of turbo decoders | |
US9866240B2 (en) | Map algorithm-based turbo decoding method and apparatus, and computer storage medium | |
Lin et al. | High-throughput 12-mode CTC decoder for WiMAX standard | |
CN113992213B (zh) | 一种双路并行译码存储设备及方法 | |
US9473177B2 (en) | Turbo decoder with a low-power input format and associated method | |
CN107302371B (zh) | 一种turbo码译码***及译码方法 | |
Wu et al. | Memory sharing techniques for multi-standard high-throughput FEC decoder | |
Tiwari et al. | Memory sub-banking scheme for high throughput MAP-based SISO decoders | |
JP2009060455A (ja) | スライディングウィンドウターボ復号処理装置とその方法 | |
Yang et al. | LTE turbo decoder design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6022085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |