CN111129153B - Ldmos的制作方法及ldmos器件 - Google Patents
Ldmos的制作方法及ldmos器件 Download PDFInfo
- Publication number
- CN111129153B CN111129153B CN201911324628.6A CN201911324628A CN111129153B CN 111129153 B CN111129153 B CN 111129153B CN 201911324628 A CN201911324628 A CN 201911324628A CN 111129153 B CN111129153 B CN 111129153B
- Authority
- CN
- China
- Prior art keywords
- ldmos
- layer
- silicon dioxide
- dioxide layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910044991 metal oxide Inorganic materials 0.000 title description 4
- 150000004706 metal oxides Chemical class 0.000 title description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 112
- 238000000034 method Methods 0.000 claims abstract description 71
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 56
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 56
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000003647 oxidation Effects 0.000 claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 10
- 108091006146 Channels Proteins 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 4
- 230000007704 transition Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及LDMOS的制作方法及LDMOS器件，涉及半导体集成电路制造工艺，通过热氧化生长工艺在半导体衬底表面形成一层二氧化硅层，其厚度根据LDMOS台阶氧化层所需的厚度设定，因此二氧化硅层不仅作为硬质掩膜层与半导体衬底之间的过渡层，并可作为LDMOS器件的台阶氧化层，并将其形成工艺集成在隔离沟槽的形成工艺中，因此相对于现有技术的形成LDMOS器件的工艺，本发明的工艺更加简单，成本低；且通过热氧化生长工艺形成的二氧化硅层质量好，因此以其形成的台阶氧化层缺陷较少，可大大提高LDMOS器件的性能。
Description
技术领域
本发明涉及半导体集成电路制造工艺，尤其涉及一种LDMOS的制作方法及LDMOS器件。
背景技术
在半导体技术领域中，LDMOS(Laterally Diffused Metal OxideSemiconductor；横向扩散金属氧化物半导体)由于在增益、线性度、开关性能、散热性能等方面的优势而被广泛应用于通讯类半导体器件之中。
LDMOS的导通电阻和击穿电压为其两个主要参数，其之间存在相互制约的关系。目前为了提高LDMOS的击穿电压，通常会采用栅极场板结构。传统的栅极场板结构有三种，台阶氧化层(step-oxide)结构，LOCOS结构以及STI结构。具体的，请参阅图1a、1b和1c，图1a为现有技术的台阶氧化层结构的栅极场板结构示意图，图1b为现有技术的LOCOS结构的栅极场板结构示意图，图1c为现有技术的STI结构的栅极场板结构示意图。其中图1b的LOCOS结构的电流的通路不是直线，与图1a的台阶氧化层(step-oxide)结构相比，导通电阻变高了。另外，从二氧化硅的质量以及电流通路方面来看，图1c的STI结构是最不好的，导通电阻高而且可靠性较差。
然而，虽然图1a的台阶氧化层(step-oxide)结构的电流的通路比较短，但现有技术中形成台阶氧化层101的工艺比较复杂，且形成的台阶氧化层101存在较多缺陷，比如会引起电荷的残留，而影响器件的可靠性。
发明内容
本发明的目的在于提供一种LDMOS的制作方法，以使其制作工艺更加简单，成本低，且可大大提高LDMOS器件的性能。
本发明提供的LDMOS的制作方法，包括：S1：提供一半导体衬底，在半导体衬底内定义有深阱，并在深阱内定义有漂移区和沟道区；S2：通过热氧化生长工艺在半导体衬底表面形成一层二氧化硅层，其中二氧化硅层的厚度等于LDMOS器件台阶氧化层所需的厚度，并在二氧化硅层上形成一层硬质掩膜层；S3：采用光刻刻蚀工艺在半导体衬底内形成至少一隔离沟槽；S4：在隔离沟槽内填充介质层，并进行平坦化工艺，之后进行隔离沟槽台阶高度调整工艺，使介质层低于硬质掩膜层；S5：去除氮化硅层；S6：在二氧化硅层上形成光刻胶，通过光刻曝光工艺在对应漂移区的区域上形成光刻胶图形，以光刻胶图形为掩膜进行光刻刻蚀工艺去除未被保护的二氧化硅层；S7：去除残留二氧化硅层，并进行光刻胶去除和清洗；S8：进行栅极氧化层生长以及栅极多晶硅沉积，并进行栅极光刻和刻蚀工艺形成栅极结构，其中栅极结构跨沟道区和漂移区，并栅极多晶硅跨栅极氧化层和二氧化硅层形成的台阶；以及S9：进行栅极结构的侧墙形成工艺以形成侧墙，形成源漏区以及形成电极的接触层。
更进一步的，所述半导体衬底为硅衬底。
更进一步的，所述深阱为N阱，所述漂移区为N型漂移区，所述沟道区为P型沟道区。
更进一步的，所述深阱为P阱，所述漂移区为P型漂移区，所述沟道区为N型沟道区。
更进一步的，采用沉积工艺形成所述硬质掩膜层。
更进一步的，所述硬质掩膜层为氮化硅层。
更进一步的，通过干法刻蚀工艺形成所述至少一隔离沟槽。
更进一步的，至少一隔离沟槽包括位于沟道区内的两个隔离沟槽和位于漂移区内的一个隔离沟槽。
更进一步的，所述平坦化工艺为化学机械研磨工艺。
更进一步的，所述介质层为绝缘介质层。
更进一步的，所述介质层为二氧化硅层。
更进一步的，采用湿法工艺调整隔离沟槽台阶高度。
更进一步的，采用湿法工艺去除氮化硅层。
更进一步的，采用湿法工艺去除残留二氧化硅层。
更进一步的，步骤S2中形成的所述二氧化硅层的厚度大于200埃米。
本发明还提供一种根据上述LDMOS的制作方法制作的LDMOS器件。
本发明提供的LDMOS的制作方法及LDMOS器件，通过热氧化生长工艺在半导体衬底表面形成一层二氧化硅层，其厚度根据LDMOS台阶氧化层所需的厚度设定，因此二氧化硅层不仅作为硬质掩膜层与半导体衬底之间的过渡层，并可作为LDMOS器件的台阶氧化层，并将其形成工艺集成在隔离沟槽的形成工艺中，因此相对于现有技术的形成LDMOS器件的工艺，本发明的工艺更加简单，成本低；且通过热氧化生长工艺形成的二氧化硅层质量好，因此以其形成的台阶氧化层缺陷较少，可大大提高LDMOS器件的性能。
附图说明
图1a为现有技术的台阶氧化层结构的栅极场板结构示意图。
图1b为现有技术的LOCOS结构的栅极场板结构示意图。
图1c为现有技术的STI结构的栅极场板结构示意图。
图2为本发明一实施例的LDMOS的制作方法流程图。
图3a-3i为本发明一实施例的LDMOS的制作方法过程示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明一实施例中，在于提供一种LDMOS的制作方法。请参阅图2，图2为本发明一实施例的LDMOS的制作方法流程图，并请结合图3a-3i，图3a-3i为本发明一实施例的LDMOS的制作方法过程示意图。具体的，本发明一实施例的LDMOS的制作方法，包括：
S1：提供一半导体衬底100，在半导体衬底100内定义有深阱110，并在深阱110内定义有漂移区210和沟道区220。请参阅图3a；
在本发明一实施例中，所述半导体衬底100为硅衬底。
S2：通过热氧化生长工艺在半导体衬底表面形成一层二氧化硅层120，其中二氧化硅层120的厚度等于LDMOS器件台阶氧化层所需的厚度，并在二氧化硅层120上形成一层硬质掩膜层130，请参阅图3b；
在本发明一实施例中，采用沉积工艺形成所述硬质掩膜层130。在本发明一实施例中，所述硬质掩膜层130为氮化硅层。
S3：采用光刻刻蚀工艺在半导体衬底100内形成至少一隔离沟槽230，请参阅图3c；
在本发明一实施例中，通过干法刻蚀工艺形成所述至少一隔离沟槽230。
在本发明一实施例中，如图3c所述至少一隔离沟槽230包括位于沟道区220内的两个隔离沟槽和位于漂移区210内的一个隔离沟槽。
S4：在隔离沟槽230内填充介质层240，并进行平坦化工艺，之后进行隔离沟槽台阶高度(STI step-height)调整工艺，使介质层240低于硬质掩膜层130，请参阅图3d所示；
在本发明一实施例中，所述平坦化工艺为化学机械研磨工艺。在本发明一实施例中，所述介质层240为绝缘介质层。具体的在本发明一实施例中，所述介质层240为二氧化硅层。在本发明一实施例中，采用湿法工艺调整隔离沟槽台阶高度。
S5：去除氮化硅层130，请参阅图3e所示；
在本发明一实施例中，采用湿法工艺去除氮化硅层130。
S6：在二氧化硅层120上形成光刻胶，通过光刻曝光工艺在对应漂移区210的区域上形成光刻胶图形310，以光刻胶图形310为掩膜进行光刻刻蚀工艺去除未被保护的二氧化硅层120，请参阅图3f所示；
S7：去除残留二氧化硅层120，并进行光刻胶去除和清洗，请参阅图3g所示；
在本发明一实施例中，采用湿法工艺去除残留二氧化硅层。
S8：进行栅极氧化层122生长以及栅极多晶硅410沉积，并进行栅极光刻和刻蚀工艺形成栅极结构400，其中栅极结构400跨沟道区220和漂移区210，并栅极多晶硅410跨栅极氧化层122和二氧化硅层120形成的台阶，请参阅图3h所示。
S9：进行栅极结构400的侧墙形成工艺以形成侧墙420，形成源漏区以及形成电极的接触层430，请参阅图3i所示。
在本发明一实施例中，可通过对半导体衬底进行光刻和离子注入工艺以在定义的深阱110区形成深阱，并在定义的漂移区210和沟道区220分别形成漂移区和沟道区。其中该光刻和离子注入工艺可根据工艺需求选择在上述多个步骤中的之一步骤进行，本发明对此并不做具体限定，如其可在步骤S1中进行，或可在步骤S4中的平坦化工艺之后完成。并在本发明一实施例中，所述深阱110为N阱，所述漂移区210为N型漂移区，所述沟道区220为P型沟道区，或所述深阱110为P阱，所述漂移区210为P型漂移区，所述沟道区220为N型沟道区，以可形成LDNMOS器件或LDPMOS器件。
在现有技术中为形成隔离沟槽230也需要在半导体衬底表面形成一层二氧化硅层，并在二氧化硅层上形成一层硬质掩膜层，其中二氧化硅层为硬质掩膜层与半导体衬底之间的过渡层，其厚度一般在100埃米至150埃米之间，其中二氧化硅层和硬质掩膜层仅为形成隔离沟槽230辅助层。而本发明通过热氧化生长工艺在半导体衬底表面形成一层二氧化硅层120，其厚度根据LDMOS台阶氧化层所需的厚度设定，一般二氧化硅层120的厚度大于200埃米，如对于耐压50V的LDMOS器件，氧化硅层120的厚度可设定在约800埃米，对于耐压100V的LDMOS器件，二氧化硅层120的厚度可设定在约大于1000埃米，因此本发明中的二氧化硅层120不仅作为硬质掩膜层与半导体衬底之间的过渡层，并可作为LDMOS器件的台阶氧化层，并将其形成工艺集成在隔离沟槽230的形成工艺中，因此相对于现有技术的形成LDMOS器件的工艺，本发明的工艺更加简单，成本低；且通过热氧化生长工艺形成的二氧化硅层质量好，因此以其形成的台阶氧化层缺陷较少，可大大提高LDMOS器件的性能。
在本发明一实施例中，还提供以上述工艺制作的LDMOS器件。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (14)
1.一种LDMOS的制作方法，其特征在于，包括：
S1：提供一半导体衬底，在半导体衬底内定义有深阱，并在深阱内定义有漂移区和沟道区；
S2：通过热氧化生长工艺在半导体衬底表面形成一层二氧化硅层，其中二氧化硅层的厚度等于LDMOS器件台阶氧化层所需的厚度，并在二氧化硅层上形成一层硬质掩膜层，其中，所述二氧化硅层的厚度大于200埃米；
S3：采用光刻刻蚀工艺在半导体衬底内形成至少一隔离沟槽；
S4：在隔离沟槽内填充介质层，并进行平坦化工艺，
之后进行隔离沟槽台阶高度调整工艺，使介质层低于硬质掩膜层；
S5：去除氮化硅层；
S6：在二氧化硅层上形成光刻胶，通过光刻曝光工艺在对应漂移区的区域上形成光刻胶图形，以光刻胶图形为掩膜进行光刻刻蚀工艺去除未被保护的二氧化硅层；
S7：去除残留二氧化硅层，并进行光刻胶去除和清洗；
S8：进行栅极氧化层生长以及栅极多晶硅沉积，并进行栅极光刻和刻蚀工艺形成栅极结构，其中栅极结构跨沟道区和漂移区，并且栅极多晶硅跨栅极氧化层和二氧化硅层形成的台阶；以及
S9：进行栅极结构的侧墙形成工艺以形成侧墙，形成源漏区以及形成电极的接触层。
2.根据权利要求1所述的LDMOS的制作方法，其特征在于，所述半导体衬底为硅衬底。
3.根据权利要求1所述的LDMOS的制作方法，其特征在于，所述深阱为N阱，所述漂移区为N型漂移区，所述沟道区为P型沟道区。
4.根据权利要求1所述的LDMOS的制作方法，其特征在于，所述深阱为P阱，所述漂移区为P型漂移区，所述沟道区为N型沟道区。
5.根据权利要求1所述的LDMOS的制作方法，其特征在于，采用沉积工艺形成所述硬质掩膜层。
6.根据权利要求1所述的LDMOS的制作方法，其特征在于，所述硬质掩膜层为氮化硅层。
7.根据权利要求1所述的LDMOS的制作方法，其特征在于，通过干法刻蚀工艺形成所述至少一隔离沟槽。
8.根据权利要求1所述的LDMOS的制作方法，其特征在于，至少一隔离沟槽包括位于沟道区内的两个隔离沟槽和位于漂移区内的一个隔离沟槽。
9.根据权利要求1所述的LDMOS的制作方法，其特征在于，所述平坦化工艺为化学机械研磨工艺。
10.根据权利要求1所述的LDMOS的制作方法，其特征在于，所述介质层为绝缘介质层。
11.根据权利要求1所述的LDMOS的制作方法，其特征在于，所述介质层为二氧化硅层。
12.根据权利要求1所述的LDMOS的制作方法，其特征在于，采用湿法工艺调整隔离沟槽台阶高度。
13.根据权利要求1所述的LDMOS的制作方法，其特征在于，采用湿法工艺去除氮化硅层。
14.根据权利要求1所述的LDMOS的制作方法，其特征在于，采用湿法工艺去除残留二氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911324628.6A CN111129153B (zh) | 2019-12-20 | 2019-12-20 | Ldmos的制作方法及ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911324628.6A CN111129153B (zh) | 2019-12-20 | 2019-12-20 | Ldmos的制作方法及ldmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129153A CN111129153A (zh) | 2020-05-08 |
| CN111129153B true CN111129153B (zh) | 2023-03-10 |
Family
ID=70500592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911324628.6A Active CN111129153B (zh) | 2019-12-20 | 2019-12-20 | Ldmos的制作方法及ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129153B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090072308A1 (en) * | 2007-09-18 | 2009-03-19 | Chin-Lung Chen | Laterally diffused metal-oxide-semiconductor device and method of making the same |
| CN101625998A (zh) * | 2008-07-09 | 2010-01-13 | 东部高科股份有限公司 | 横向双扩散金属氧化物半导体器件及其制造方法 |
| CN102931089A (zh) * | 2011-08-10 | 2013-02-13 | 无锡华润上华半导体有限公司 | Ldmos器件及其制造方法 |
-
2019
- 2019-12-20 CN CN201911324628.6A patent/CN111129153B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090072308A1 (en) * | 2007-09-18 | 2009-03-19 | Chin-Lung Chen | Laterally diffused metal-oxide-semiconductor device and method of making the same |
| CN101625998A (zh) * | 2008-07-09 | 2010-01-13 | 东部高科股份有限公司 | 横向双扩散金属氧化物半导体器件及其制造方法 |
| CN102931089A (zh) * | 2011-08-10 | 2013-02-13 | 无锡华润上华半导体有限公司 | Ldmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111129153A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10847650B2 (en) | Semiconductor structure and associated fabricating method | |
| JP2016178323A (ja) | ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ | |
| KR100683401B1 (ko) | 에피층을 이용한 반도체 장치 및 그 제조방법 | |
| CN107403721B (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| US7910437B1 (en) | Method of fabricating vertical channel semiconductor device | |
| US9196728B2 (en) | LDMOS CHC reliability | |
| KR20080009987A (ko) | 반도체 소자의 제조 방법 | |
| US9461131B1 (en) | High quality deep trench oxide | |
| CN109103106B (zh) | 横向扩散金属氧化物半导体的制备方法 | |
| CN111129153B (zh) | Ldmos的制作方法及ldmos器件 | |
| US9012289B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100702324B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100629606B1 (ko) | 고전압 소자 영역의 게이트 산화막 질 개선방법 | |
| US6541342B2 (en) | Method for fabricating element isolating film of semiconductor device, and structure of the same | |
| KR100817417B1 (ko) | 고전압 씨모스 소자 및 그 제조 방법 | |
| CN111755336B (zh) | 场效应管的制备方法、场效应管及半导体衬底 | |
| CN110120420B (zh) | 半导体元件及其制造方法 | |
| JPH09205205A (ja) | Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置 | |
| CN113903668B (zh) | 沟槽型mos器件的制作方法 | |
| KR101035584B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100473189B1 (ko) | 반도체소자 제조방법 | |
| KR100485172B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| TWM633748U (zh) | 半導體裝置 | |
| KR100907997B1 (ko) | 모스 트랜지스터의 제조 방법 및 구조 | |
| KR100485170B1 (ko) | 반도체 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |