CN113785668A - 集成印刷电路板及其制造方法 - Google Patents

集成印刷电路板及其制造方法 Download PDF

Info

Publication number
CN113785668A
CN113785668A CN202080013892.2A CN202080013892A CN113785668A CN 113785668 A CN113785668 A CN 113785668A CN 202080013892 A CN202080013892 A CN 202080013892A CN 113785668 A CN113785668 A CN 113785668A
Authority
CN
China
Prior art keywords
package
ame
circuit
layer
print head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080013892.2A
Other languages
English (en)
Inventor
M·亚马达
J·努尔曼
U·扎姆威尔
M·帕索斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nano Dimension Technologies Ltd
Original Assignee
Nano Dimension Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nano Dimension Technologies Ltd filed Critical Nano Dimension Technologies Ltd
Publication of CN113785668A publication Critical patent/CN113785668A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10037—Printed or non-printed battery
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本公开涉及向制造工艺提供模块化构建块的***、方法和装置，所述制造工艺用于通过自动化或另外的机器人拾取和放置***或三维结构的实际构建的一部分将多个有源组件和无源组件嵌入所述三维结构中，因此加速具有较小形状因子的全功能AME的小型化。具体地，本公开涉及用于制造多层AME的增材制造技术和***、方法和组合物的用途，所述多层AME具有嵌入在所述AME内的集成式有源集成电路、RF天线、诸如LED之类的信号指示器、以及诸如线圈、电容器和电阻器之类的无源组件。

Description

集成印刷电路板及其制造方法
背景技术
本公开涉及向制造工艺提供模块化构建块的***、方法和装置，所述制造工艺用于通过自动化或另外的机器人拾取和放置***或三维结构的实际构建的一部分将多个有源组件和无源组件嵌入所述结构中，因此加速具有较小形状因子的全功能增材制造电子(AME)电路的小型化。具体地，本公开涉及用于制造多层PCB的增材制造技术和***、方法和组合物的用途，所述多层PCB具有嵌入在所述AME内的集成式有源电路、RF天线、诸如LED之类的信号指示器、以及诸如线圈、电容器和电阻器之类的集成无源组件。
具有小形状因子的电子装置在以下所有领域中的需求日益增加，例如：制造、商业、消费品、军事、航空、物联网等。具有这些较小形状因子的产品依赖于具有紧邻放置的紧密间隔的数字和模拟电路的紧凑AME。装置复杂性增加可导致AME电路的层计数显著增加。例如，在移动通信装置中，层计数的增加通常是由于功能性要求增加与对更小覆盖区和更紧凑的形状因子的需求相结合引起的。然而，用于制造和组装所制造的电子器件中的这些装置的方法产生了对小型化的限制。此外，目前使用的方法需要诸如电容器、电阻器和感应线圈之类的无源装置在所制造的电子器件中采取宝贵的真实状态，这进一步限制了大小减小的机会并增加了制造的复杂性和成本。
对这些(小型)装置执行基本上更大和更复杂数量的电子功能的需求日益增加。此外，因为大小缩小且封装在高级封装(例如，球栅阵列(BGA)、微型BGA、四方扁平封装(QFP)和芯片级封装(CSP))中的有源装置增加了与小形状因子AME相关联的复杂性和问题，所以OEM需要更高的稳健性、更高质量、更好的容错性、增加的可靠性、更低的‘寄生’或‘泄漏’互连以及与这些(小形状因子)设计相关联的更好良率。所有这些要求均需要最大程度地减小这些有源装置之间的连接长度，因此需要竖直集成以及紧邻。
复杂电子器件的开发需要研究、开发和设计大量增材制造电子(AME)电路(AME)原型，每个原型在转入大规模生产之前需要进行质量保证测试、容错测试、效率测试和更多测试。每个AME电路还需要规划工艺、制造、购买和组装，其中制造工艺通常是该工艺在时间和成本方面的最主要瓶颈。暴露商业机密的风险也是不可忽视的。这些风险目前是不可避免的，因为在大批量生产阶段期间与错误设计和故障相关的成本在成本和声誉损害方面的数量级都较高。
本公开旨在通过使用增材制造技术和***来克服上述缺点中的一个或多个。
发明内容
在各种实施例中，公开了被配置成向制造工艺提供单个集成AME电路或模块化构建块的***、方法和组合物，该制造工艺用于完全集成无源组件的制造过程并且提供插孔或槽，该插孔或槽用于通过自动化或另外的机器人拾取和放置来竖直或水平嵌入大量单个或多个有源和无源离散组件。具体地，本公开涉及用于制造多层AME的***和方法，该多层AME具有嵌入在水平集成、竖直集成或两者组合的AME电路内的集成无源组件和有源组件。
在实施例中，本文提供了一种用于使用诸如喷墨印刷机之类的增材制造技术来减小包括多个无源组件和有源组件的增材制造电子(AME)电路的形状因子的方法，该方法包括：提供喷墨印刷***，该喷墨印刷***具有：第一印刷头，该第一印刷头适于分配介电油墨；第二印刷头，该第二印刷头适于分配导电油墨；传送带，该传送带可操作地耦合到该第一印刷头和该第二印刷头，该传送带被配置成将衬底传送到每个印刷头；以及与该第一印刷头、该第二印刷头和该传送带通信的计算机辅助制造(“CAM”)模块，该CAM模块包括：至少一个处理器；非易失性存储器；以及存储在该非易失性存储器上的可执行指令集，该可执行指令被配置成在被执行时使该至少一个处理器：接收表示基础设施元件的3D可视化文件；使用该3D可视化文件生成包括多个层文件的库，每个层文件表示用于印刷包括该多个嵌入式无源组件和有源组件的AME电路的基本上2D层；使用该库生成包括该层文件中的每一个的导电部分的导电油墨图案以用于印刷该AME电路的导电部分；使用该库生成包括与该层文件中的每一个的介电喷墨油墨部分相对应的油墨图案以用于印刷PCB的导电部分。
注意，该库包括迹线和介电绝缘材料的计算机辅助设计(CAD)生成的布局，以及检索它们所需的图元文件，包含例如标签、印刷时间顺序和在所使用的增材制造***中使用所需的其它信息。
该CAM模块被配置成控制该第一印刷头和该第二印刷头中的每一个；提供介电喷墨油墨组合物和导电喷墨油墨组合物；使用该CAM模块获得该第一层文件；使用该第一印刷头形成与该介电喷墨油墨相对应的图案；固化与绝缘喷墨油墨和介电喷墨油墨中的至少一种相对应的图案；使用该第二印刷头形成与该导电喷墨油墨相对应的图案；烧结与该导电喷墨油墨相对应的图案；以及任选地将至少一个有源组件耦合到印刷的第一层，其中该导电喷墨油墨和该介电喷墨油墨适于形成嵌入该第一层内的无源组件。应当注意，烧结和固化是可以任何方便的顺序进行的单独工艺，如导电和介电图案的印刷。其中导电层提供嵌入组件和/或外部组件之间的信号传递。
在任一示范性实施方案中，相同的方法可应用于具有多种油墨并以并行或串行顺序印刷它们的***。此外，本领域技术人员将认识到，可使用其它增材制造方法来实现相同结果。如本文所使用的，术语“增材制造”包含可用于通过增材制造工艺(诸如所描述的增材制造工艺)制造本文描述结构的任何***。此外，有理由认为，大量印刷头或其它分配源可用于经由相同材料的分配源的重复来添加材料或增加工艺产量。
在另一个实施例中，本文提供以下至少一个：印刷电路板(PCB)、柔性印刷电路(FPC)和高密度互连印刷电路板(HDIPCB)，每个电路板均包括完全嵌入在介电基质内的多个电容器。在本公开的上下文中，“介电基质”是指围绕并保持组件的物理介质。基质可为三维材料块，其具有基本上填满了有源组件或无源组件的凹槽或孔，因此将有源组件或无源组件保持就位。因此，基质可表示其中嵌入有另一种成分的材料的主相。在实例中，基质材料的体积可大于有源组件或无源组件的体积。基质可为介电油墨室，有源组件或无源组件放置在该介电油墨室中并且在就位时印刷在其上方，因此使用如本文所公开和要求保护的增材制造将这些有源组件或无源组件完全嵌入DI材料内。
在又一实施例中，本文提供以下至少一个：印刷电路板(PCB)、柔性印刷电路(FPC)和高密度互连印刷电路板(HDIPCB)，每个电路板均包括多个同心嵌套接触焊盘和有源组件插孔，每个接触焊盘的大小和配置被设计成可操作地耦合到芯片封装。
在实施例中，本文提供的电容器和/或芯片封装在浮动和接地屏蔽封壳中的至少一个中，该屏蔽封壳适于使至少一个电容器屏蔽UV辐射、红外辐射、电磁辐射或射频辐射中的至少一个。
在实施例中，诸如本文提供的电感器和电阻器之类的其它无源组件封装在浮动和接地屏蔽封壳中的至少一个中，该屏蔽封壳适于使至少一个电感器或电阻器屏蔽UV辐射、红外辐射、电磁辐射或射频辐射中的至少一个。
用于直接和连续制造具有集成有源组件和无源组件的印刷电路板(AME)的***、方法和组合物的这些和其它特征在以下结合示范性而非限制性的附图和实例阅读时取得的详细描述中将变得明显。
附图说明
为了关于实施例更好地理解用于印刷具有嵌入的或竖直集成的无源组件和竖直和/或水平集成的有源组件的AME的直接增材制造、它们的制造方法和组合物，参考所附实施例和附图，其中：
图1是AME电路的Z-X截面示意图，其示出了使用所公开方法制造的水平集成电容器配置的第一实施例；
图2是图1中示意性示出的PCB的X-Y平面图；
图3是AME电路的Z-X截面示意图，其示出了使用所公开方法制造的水平集成电容器配置的第二实施例；
图4A是AME电路的Z-X截面示意图，其示出了使用所公开方法制造的竖直集成电容器配置的第一实施例，该竖直集成电容器配置具有2端口叉指电容器电极以便实现期望的电容值，图4B是AME电路的Z-X截面示意图，其示出了竖直集成电容器配置的第二实施例，示出了单独的电容器电极对，图4C示出了X-Y是AME电路的平面图，示出了竖直集成电容器的第三实施例，示出了同心圆形电极配置，其X-Z截面在图4D中示出。
图5A是竖直集成PCB的Z-X截面示意图，其示出了用于竖直堆叠和嵌入的芯片封装的分级嵌套槽，图5B示出了图5A进一步包括使用所公开方法制造的结构上的SMT型焊盘，该SMT型焊盘用于进一步将该结构安装在标准PCB上，而图5C示出了图5A进一步包括散热片或开口，该散热片或开口允许通过适当大小的风扇的集成的使冷却空气或增压冷却空气对流流动，并且图5D示出了竖直集成PCB示意图，其示出了分级嵌套槽、竖直集成和嵌入的芯片封装、电池插孔和嵌入的感应线圈/RF天线，图5E示出了类似布置的等距视图，其中竖直集成IC由放置在特殊制造的槽中的电池供电，该槽包含用于电池的必要触点以及围绕竖直集成芯片的RF天线或感应线圈。
图6A示出了通过增材制造而制造的多层PCB，其中该多层PCB的一部分表示标准PCB厚度/层并且具有在图5A、图5C和图5D中描述的组件的单侧竖直集成，其中图6B示出了双侧竖直集成的PCB，在这些情况下，存在于竖直组件中的有源装置和无源装置通过电迹线直接互连到PCB的标准部分的其它组件和元件。
图7A示出了具有无源接地的单向DC-DC转换器的AME电路，图7B示出了双向DC-DC转换器，为了简化说明，未示出变压器的竖直元件周围的线圈，但是对于本领域技术人员来说，显然必须存在线圈；
图8示出了简单的双极水平电容器(左)以及叉指电容器极布置(右)，这两者均包在使用增材制造而制造的UV/RF/电磁屏蔽中；
图9A是示出在AME电路(试样)示意图(顶部)的Z-X截面中相对介电常数(εr)对电极之间具有固定介电(DI)厚度的水平电容器的依赖性依据顶部电极距PCB的顶表面的距离(即，DI厚度)而变化的图形(底部)，图形(底部)的图9B示出在AME电路(试样)示意图的Z-X截面中相对介电常数(εr)对电极之间具有变化介电(DI)厚度的水平电容器的依赖性依据电极之间的厚度而变化；以及
图10至15示出了相对介电常数(εr)对各种处理变量(图形标题)的依赖性。
具体实施方式
本文提供***、方法和组合物的实施例、实例和实施方案，该***、方法和组合物被配置成向增材制造工艺提供模块化构建块，该增材制造工艺用于完全集成无源组件并提供插孔或槽以用于手动地或以自动化或另外的机器人拾取和放置***嵌入竖直和/或水平放置的有源组件和无源组件。具体地，本文提供了用于制造多层AME电路的***、方法和组合物的实施例、实例和实施方案，该多层AME电路具有嵌入在PCB内的整体制造的无源组件和有源组件。
用于将有源组件和无源组件嵌入到多层AME中的技术已经成为开发复杂电子器件所必需的。由于在电性能、芯片尺寸和互连方面的不同要求，已经开发了不同的嵌入技术。此外，层叠封装技术(Package-on-Package，PoP)也已经扩展(例如，从移动装置扩展到PC)，即使在其中仅增加功能性的情况下降低覆盖区要求的装置(例如Intel的FOVEROSTM)中也是如此。
传统的印刷电路板(PCB)和其它AME通常具有约0.7mm至约1.6mm之间的厚度，有源组件(换言之，能够控制电流的电子组件)和无源组件(换言之，不能通过另一电信号控制电流的电子组件)安装在PCB的一侧或两侧。这将封装密度和能力限制到两层有源组件(在PCB的每个相对侧有一层有源组件)的最大值，并且对于无源组件也是类似地。
本文提供了一种用于AME的新颖结构和制造方法，其是基于尤其产生以下各项的增材制造：
·多堆叠-至少两个有源组件，诸如IC；
·多堆叠-至少一个无源组件与有源IC(诸如电容器、电感器和电阻器)的多层堆叠结合；
·内置(集成)无源元件，诸如电感器、线圈、电阻器和电容器；
·集成的DC-DC和AC-DC功率转换器；
·集成信号指示器，诸如LED和固态激光器，
·多层阶梯状(例如，参见图5A至5C)PCB介电结构的组合，其被配置成容纳不同程度的有源组件和无源组件；
·集成的冷却结构，其中冷却可通过例如空气、冷却剂和金属散热结构(例如，散热片)以及经具体布线的冷却剂通道来进行，该冷却剂通道通过使用牺牲增材制造材料来实现，该牺牲增材制造材料在基线结构制造工艺完成时去除；
·诸如用于电池、太阳能电池等的集成电源壳体/插孔/槽/狭槽等；
·(紧凑第)将封装的有源装置和无源装置安装在大得多的AME上，作为要与其它AME结合的独特模块化构建块。
·有源组件与无源组件之间较短互连距离。
·集成部分与PCB的其它部分之间的较短互连距离。
在示范性实施方案中，本文提供了一种在小形状因子(换言之，主体外形和覆盖区)上封装有源组件和无源组件的新颖方法，其中在结构的外层(例如，底部)处具有内置接触焊盘，诸如在表面安装技术(SMT)以及球栅阵列(BGA)中使用的接触焊盘。这些接触焊盘可焊接到大得多的AME电路中，或者以其它方式可操作地耦合到类似的AME电路，实际上形成可以最佳封装密度组装的模块化AME电路块。另外，如果需要，冷却能力可通过整体制造导热金属迹线/焊盘(其也可用作电接地平面)或腔体和/或中空层来提供，冷却剂可被配置成与空气、其它气体或液体一起流过该腔体和/或中空层。所有这些冷却剂均可通过集成的主动冷却剂流动装置来致动，例如，通过微风扇、压电风扇的增压空气、‘合成’喷射冷却和‘纳米照明’(使用由纳米管形成的非常高的电场的‘微尺度离子驱动气流’，该纳米管可被印刷为通孔(使用所提供的***))、或鼓风机、使用例如电磁泵和传感器进行的液体冷却(直接和间接)，以及热电(珀尔帖)冷却器(TEC)，以及它们的组合。
使用所提供的***和方法也可实现被动冷却。在最简单配置中；具有空气的冷却剂路径，增材制造使得能够在不进行电连接的结构中形成竖直路径，而在增材制造期间使用支撑材料使得能够形成竖直路径和水平路径以用于利用空气和/或其它气体和/或液体进行主动冷却。
在此，所描述的***、方法和组合物可用于在单程中在使用喷墨印刷装置的连续增材制造工艺中使用印刷头与导电和介电油墨组合物的组合或使用多程形成/制造包含内置无源和嵌入式有源组件的AME电路。使用本文描述的***、方法和组合物，热固性树脂材料可用于形成印刷电路板的绝缘和/或介电部分(参见例如101，图1)。这种印刷的介电喷墨油墨(DI)材料以优化形状印刷，该优化形状包含准确的隔室(或空隙)，其形状被设计成在必要时容纳嵌入的有源组件。
尽管参考了喷墨油墨，但是在所公开方法的实施方案中也考虑了其它增材制造方法。在一个示范性实施例中，尽管完全集成的无源组件和提供用于嵌入大量单个或多个有源和无源分立组件的插孔或槽同样可通过选择性激光烧结(SLS)工艺来制造，但是也可使用任何其它合适的增材制造工艺(也称为快速成型、快速制造和3D印刷)，诸如直接金属激光烧结(DMLS)、电子束熔化(EBM)、选择性热烧结(SHS)或立体光刻(SLA)。完全集成的无源组件以及用于嵌入大量单个或多个有源和无源分立组件的插孔或槽可由任何合适的增材制造材料制成，诸如金属粉末(例如，钴铬合金、钢、铝、钛和/或镍合金)、气体雾化金属粉末、热塑性粉末(例如，聚乳酸(PLA)、丙烯腈丁二烯苯乙烯(ABS)和/或高密度聚乙烯(HDPE))、光聚合物树脂(例如，可UV固化的光聚合物，诸如例如PMMA)、热固性树脂、热塑性树脂或能够实现如本文描述的功能性的任何其它合适的材料。
所使用的***可以通常包括若干子***和模块。这些可以是例如：机械子***，该机械子***用于控制印刷头的移动、基底(或卡盘)的加热和传送带运动；油墨组合物喷射***；固化/烧结子***(被配置成分别单独作用于DI/CI油墨中的每一种)；具有被配置成控制工艺并生成适当的印刷指令的处理器或CPU的计算机化子***、诸如自动化机器人臂之类的组件放置***、机器视觉***，以及用于控制3D印刷的命令和控制***。
因此并且在示范性实施方案中，本文提供了一种用于使用喷墨印刷机来减小包括多个无源组件和有源组件的印刷电路板(PCB)AME电路的形状因子的方法，该方法包括：提供喷墨印刷***，该喷墨印刷***具有：第一印刷头，该第一印刷头适于分配介电油墨；第二印刷头，该第二印刷头适于分配导电油墨；传送带，该传送带可操作地耦合到该第一印刷头和该第二印刷头，该传送带被配置成将衬底传送到每个印刷头；以及与该第一印刷头、该第二印刷头和该传送带通信的计算机辅助制造(“CAM”)模块，该CAM模块包括：至少一个处理器；非易失性存储器；以及存储在该非易失性存储器上的可执行指令集，该可执行指令被配置成在被执行时使该至少一个处理器：接收表示该基础设施元件的3D可视化文件；使用该3D可视化文件生成包括多个层文件的库，每个层文件表示用于印刷包括该多个嵌入式无源组件和有源组件的AME电路的基本上2D层；使用该库生成包括该层文件中的每一个的导电部分的导电油墨图案以用于印刷该AME电路的导电部分；使用该库生成与该层文件中的每一个的介电喷墨油墨部分相对应的油墨图案以用于印刷该AME电路的介电部分，其中该CAM模块被配置成控制该第一印刷头和该第二印刷头中的每一个；提供介电喷墨油墨组合物和导电喷墨油墨组合物；使用该CAM模块获得该第一层文件；使用该第一印刷头形成与该介电喷墨油墨相对应的图案；固化与绝缘喷墨油墨和介电喷墨油墨中的至少一种相对应的图案；使用该第二印刷头形成与该导电喷墨油墨相对应的图案；烧结与该导电喷墨油墨相对应的图案；以及任选地将至少一个有源组件耦合到印刷的第一层，其中该导电喷墨油墨和该介电喷墨油墨适于形成嵌入该第一层内的无源组件，其中固化和烧结步骤彼此分开执行(换言之，除非特别指示，否则固化不用于烧结，烧结不用于固化，尽管顺序是不重要的并且可按顺序或同时进行)。
术语“模块”的使用并不意味着作为模块的一部分描述或要求保护的组件或功能全都配置在(单个)公共封装内。实际上，模块的各种组件中的任何或所有组件(无论是控制逻辑还是其它组件)都可以组合在单个封装中或单独维护，并且可以进一步分布在多个分组或封装中或跨多个(远程)位置和装置分布。此外，在某些实施例中，术语“模块”是指单片或分布式硬件单元。
在示范性实施方案中，术语“分配器”用于指定从其中分配喷墨油墨液滴的装置。分配器可为例如用于分配少量液体的设备，包含微型阀、压电分配器、连续喷射印刷头、沸腾(气泡喷射)分配器以及影响流过分配器的流体的温度和特性的其它设备。
可执行指令集在被执行时还被配置成使处理器从3D可视化文件生成多个后续层文件的库。每个后续文件表示用于印刷包括多个嵌入式无源组件和有源组件的AME电路的后续部分的基本上二维(2D)后续层，其中每个后续层文件通过印刷顺序进行编索引。此外，可执行指令集可被配置成解析出每个2D层的导电和介电部分，并且从第一层开始每层形成唯一图案，这将指示适当的印刷头印刷2D层的该部分。
因此并且在示范性实施方案中，使用为制造包括内置无源组件和嵌入式无源组件和/或有源组件的AME电路而提供的***和组合物实施的方法进一步包括，在耦合至少一个有源组件(例如通过自动地将放置IC并将其焊接到狭槽或槽中)或类似地耦合至少一个无源组件的步骤之前，如果执行：使用CAM模块，访问该库；获得表示AME电路的2D后续层的所生成文件；以及重复形成后续层的步骤。本领域技术人员将容易地认识到，每个2D文件是与印刷头参数相对应的预定厚度的层或切片，该预定厚度从自动生成和呈现的3D可视化文件中导出，以包含导电和介电图案中用于该特定层的图案，包含例如不使用任何油墨印刷的空隙，因此当竖直组装时，该空隙可形成大小和配置被设计成容纳嵌入式有源组件和/或无源组件的腔室。
术语“芯片”是指封装的，单体化(singulated)的IC装置。术语“芯片封装”可具体地表示壳体，芯片进入该壳体以***(插座安装)或焊接(表面安装)到诸如印刷电路板(PCB)之类的电路板上，因此形成用于芯片的安装件。在电子器件中，术语芯片封装或芯片载体可以表示在组件或集成电路周围添加以使其在不损坏的情况下被处置且并入到电路中的材料。在某些实施方案中，嵌入式有源装置和无源装置可被结合为芯片或芯片封装并且应可互换。此外，除非特别指示，否则芯片封装包含单体化芯片而不是单个芯片封装上的多个芯片。
CAM模块可因此包括：2D文件库，其存储从AME电路的3D可视化文件转换的文件，该AME电路包含内置无源组件和嵌入式有源组件。如本文所使用的术语“库”是指从3D可视化文件中导出的2D层文件的集合，其包含以适当顺序在每一层中印刷每个导电和介电图案所需的信息，该信息可由数据收集应用程序访问和使用，该数据收集应用程序可由计算机可读介质执行，这些全部存储在CAM上并可在CAM上实施。CAM进一步包括与该库通信的至少一个处理器；存储装置，该存储装置存储用于由至少一个处理器执行的操作指令集；与至少一个处理器和库通信的一个或多个微机械喷墨印刷头；以及与2D文件库、存储器和一个或多个微机械喷墨印刷头通信的印刷头(或多个印刷头)接口电路，该2D文件库被配置成提供专用于功能层的打印机操作参数。在本公开的上下文中，功能层是指在2D文件库中定义的层，该层具有用于按顺序印刷层的介电和/或导电油墨图案以及每个待印刷介电和导电图案的厚度。
内置于使用在所公开的***中提供的方法制造的多层AME电路的无源组件可以是例如电感器、电容器(参见例如110i、111j，图1)、电阻器(参见例如131，图4A)、线圈、天线(例如，迹线天线，参见例如550，图5C)、冷却焊盘、热管、冷凝器、吸液芯、冷却平台、蒸汽室、插座和接触焊盘(参见例如524，图5A)中的至少一个。在示范性实施方案中，热管(或电镀/中空通孔)102p(图1)、521(图5B)可为电镀管，该电镀管被配置成作为烧结(热)吸液芯操作或者直接印刷成适于作为带槽吸液芯操作的带槽内部横截面。
在示范性实施方案中，AME电路是多层AME电路，其限定中空(换言之，空的)中间层，并且其中冷却焊盘、热管和吸液芯中的至少一个终止于中空中间层处。例如，热管(或填充/电镀通孔521)可终止于中空中间层(未示出)处，该中空中间层可与通风源流体(气体、空气)连通，该通风源例如是将形成通过中空层的气流的压电风扇。另外或替代地，热管可终止于AME电路(可与柔性印刷电路(FPC)和高密度互连印刷电路(HDIPC)互换)的基础层。热管(或填充/电镀通孔521)可直接延伸到使用所公开的***印刷的冷却金属块，而不是用焊膏接合(涂刷)，因此形成更好的连接和更有效的热芯吸。另外，在其它实例中，可直接印刷两相热管，其中热量可通过液体到蒸气(蒸发潜热)和恢复液体的热力学相变从冷却后的组件传递，其中液体经由毛细管作用被动地从蒸发器传递到冷凝器，其中在各种层组装期间整体地制造毛细管。
此外，与本文描述的***、方法和组合物结合使用的芯片或芯片封装(包含该芯片)可以是四方扁平封装(QFP)封装、薄形小外形封装(TSOP)、小外形集成电路(SOIC)封装、小外形J引线(SOJ)封装、塑料引线芯片载体(PLCC)封装、晶片级芯片大小封装(WLCSP)、铸造阵列处理球栅阵列(MAPBGA)封装、球栅阵列(BGA)、四方扁平无引线(QFN)封装、焊盘栅格阵列(LGA)封装、无源组件，或包括前述两种或更多种的组合。
在某些实施例中，本文提供的***进一步包括与CAM模块通信且受CAM模块控制的机器人臂，该机器人臂被配置成将多个有源组件中的每一个放置在其可由***制造的指定位置中。
在某些实施例中，半导体管芯或装置(例如，动态随机存取存储器(DRAM)或微处理器)可直接安装在AME电路中的平台、槽、狭槽或其它指定的嵌入位点上，该AME电路可在有源组件的有源表面上的单列或多列中具有多个接合焊盘(例如，参见510d，图5B)，而不需要传统的管芯封装。位于结合了有源组件的PCB上或PCB内的电路迹线用于维持接合焊盘510d与相应的导电连接元件(诸如焊球523(参见例如图5A))之间的电通信。导电元件通常包括与接触焊盘(例如，524)电通信并且附接到该接触焊盘的焊球523，或者可仅为直接放置在选定电路迹线的终端点527上或与该终端点电通信的焊球526。
例如，导电元件或焊球可布置成栅格阵列图案，其中导电元件或焊球具有一个或多个预选大小并且彼此间隔开以一个或多个预选距离或间距。因此，术语“精细球栅阵列”(FBGA)仅指特定的球栅阵列图案，该特定的球栅阵列图案被认为是彼此间隔开非常小的距离的相对较小的导电元件或焊球，从而导致间隔或间距的大小较小。如本文通常所使用的，术语“球栅阵列”(BGA)涵盖精细球栅阵列(FBGA)以及球栅阵列。因此并且在示范性实施方案中，表示使用本文描述的方法印刷的导电油墨的图案被配置成制造互连球(换言之，焊料球)。在某些示范性实施方案中，该***可被配置成形成大小和配置被设计成容纳球体并且形成BGA的小凹座。
替代地或另外，在用于制造包含内置无源组件和嵌入式有源组件的印刷电路板的方法和组合物中使用的增材制造***可进一步包括第三印刷头(第四或任何附加数量的附加功能印刷头)或源材料，其适于分配第二导电喷墨油墨(换言之，附加类型的导电喷墨油墨)，该方法进一步包括：提供第二导电油墨组合物；使用第二导电油墨印刷头形成与第二导电喷墨油墨相对应的预定图案，该图案是连接端子、与引线的接合、互连球或其组合的2D呈现。
在示范性实施方案中，第一导电喷墨油墨可包含银，而第二喷墨油墨可包含铜，因此允许印刷具有带铜连接端子的银电极的整体内置电容器。类似地，增材制造***可进一步包括适于分配另一种介电喷墨油墨的附加印刷头，该方法进一步包括：提供附加的介电喷墨油墨(DI)组合物；使用附加印刷头，形成与附加介电喷墨油墨相对应的预定图案，该图案是例如以下各项的2D呈现；陶瓷电容器层、RF天线线圈间隔件等。例如，第二DI可以是包括有机改性的硅酸盐基陶瓷(ORMODS)共聚单体的陶瓷油墨组合物，该共聚单体可具有陶瓷成分，该陶瓷成分被配置成经由溶胶－凝胶机理聚合，与乙烯基/丙烯酸酯/甲基丙烯酸酯成分共轭，该乙烯基/丙烯酸酯/甲基丙烯酸酯成分被配置成经由自由基聚合而聚合并形成陶瓷－聚合物互穿网络的双连续相。因此，在示范性实施方案中，本文描述的***和方法可用于形成独立的(分立的)或集成式内置多层陶瓷电容器(MLCC)。同样地，使用陶瓷DI，本文提供的***和方法可适于制造分立的或集成的内置陶瓷天线中的至少一个，例如单极天线、倒F天线或平面倒F天线，因此提供具有PCB迹线天线优点(例如，较低形状因子、制造成本)的陶瓷天线的优点(例如，较低的失谐风险、较低的环境敏感性)。尽管指示为附加印刷头，但是可以考虑，两个或更多个喷墨打印机可组合以形成单个***。
术语“形成”(及其变体“已形成”等)在示范性实施方案中是指使用本领域已知的任何合适的方式将流体或材料(例如，导电油墨)泵送、喷射、倾倒、释放、置换、点样、循环或以其它方式放置成与另一种材料(例如，衬底、树脂或另一层)接触。同样，术语“嵌入”是指芯片和/或芯片封装牢固地耦合耦合在周围结构内，或者紧密地或牢固地封闭在材料或结构内。
固化由本文如本文描述的合适的印刷头沉积的绝缘层和/或介电层或图案可通过例如加热、光聚合、干燥、沉积等离子体、退火、促进氧化还原反应、紫外束照射或包括前述中的一种或多种的组合来实现。固化不需要用单一工艺进行，并且可以同时或顺序地涉及若干工艺(例如，用附加的印刷头干燥和加热以及沉积交联剂)。
此外并且在另一个实施例中，交联是指使用交联剂通过共价键合(即，形成连接基团)，或通过单体如但不限于甲基丙烯酸酯、甲基丙烯酰胺、丙烯酸酯或丙烯酰胺的自由基聚合将部分结合在一起。在一些实施例中，连接基团生长到聚合物臂的末端。
因此，在示范性实施方案中，乙烯基成分是单体共聚单体，和/或低聚物，其选自包括多官能丙烯酸酯的基团、它们的碳酸酯共聚物、它们的氨基甲酸酯共聚物，或包括前述的单体和/或低聚物的组合物。因此，多官能丙烯酸酯是1,2－乙二醇二丙烯酸酯、1,3－丙二醇二丙烯酸酯、1,4－丁二醇二丙烯酸酯、1,6－己二醇二丙烯酸酯、二丙二醇二丙烯酸酯、新戊二醇二丙烯酸酯、乙氧基化新戊二醇二丙烯酸酯、丙氧基化新戊二醇二丙烯酸酯、三丙二醇二丙烯酸酯、双酚A－二缩水甘油醚二丙烯酸酯、羟基特戊酸新戊二醇二丙烯酸酯、乙氧基化双酚A－二缩水甘油醚二丙烯酸酯、聚乙二醇二丙烯酸酯、三羟甲基丙烷三丙烯酸酯、乙氧基化三羟甲基丙烷三丙烯酸酯、丙氧基化三羟甲基丙烷三丙烯酸酯、丙氧基化甘油三丙烯酸酯、三(2－丙烯酰氧基乙基)异氰脲酸酯、季戊四醇三丙烯酸酯、乙氧基化季戊四醇三丙烯酸酯、季戊四醇四丙烯酸酯、乙氧基化季戊四醇四丙烯酸酯、双三羟甲基丙烷四丙烯酸酯、二季戊四醇五丙烯酸酯和二季戊四醇六丙烯酸酯或包括前述一种或多种的多官能丙烯酸酯组合物。
在示范性实施方案中，术语“共聚物”是指衍生自两种或更多种单体的聚合物(包含三元共聚物、四元共聚物等)，并且术语“聚合物”是指具有来自一种或多种不同单体的重复单元的任何含碳化合物。
其它功能头可位于用于实施本文描述的方法的***中使用的喷墨油墨印刷头之前、之间或之后。这些可包含电磁辐射源，该电磁辐射源被配置成发射例如在190nm至约400nm之间(例如，395nm)的预定波长(λ)的电磁辐射，在示范性实施方案中，该电磁辐射源可用于加速和/或调制和/或促进光可聚合的绝缘和/或介电，其可与导电油墨中使用的金属纳米颗粒分散体结合使用。其它功能头可以是加热元件、有不同油墨(例如，支撑物、预焊连接油墨、各种组件(例如电容器、晶体管等)的标签印刷)的额外印刷头以及前述的组合。
可在DI或金属导电喷墨油墨印刷头(例如，用于烧结导电层)中的每一个之前或之后进行其它类似的功能步骤(以及因此用于影响这些步骤的支撑***)。这些步骤可包含(但不限于)：加热步骤(受加热元件或热空气影响)；(光致抗蚀剂掩膜支撑图案的)光漂白、光固化，或暴露于任何其它适当的光化辐射源(使用例如UV光源)；干燥(例如，使用真空区，或加热元件)；(反应性)等离子体沉积(例如，使用加压等离子枪和等离子束控制器)；通过使用例如{4-[(2-羟基十四烷基)-氧基]-苯基}-苯基碘鎓六氟锑酸盐等阳离子引发剂交联到柔性树脂聚合物溶液或柔性导电树脂溶液；在涂布之前；退火，或者促进氧化还原反应和其组合，而不管这些工艺的利用次序如何。在某一实施例中，可对刚性树脂和/或柔性部分使用激光(例如，选择性激光烧结/熔化，直接激光烧结/熔化)或电子束熔化。应当注意，即使在导电部分被印刷在印刷电路板的刚性树脂部分的顶部上的情况下，导电部分也可能进行烧结，该印刷电路板包含本文描述的内置无源组件和嵌入式有源组件。
配制导电油墨组合可考虑由沉积工具(例如，在组合物的粘度和表面张力方面)施加的要求(如果有)和沉积表面特性(例如，亲水性或疏水性，和衬底或支撑材料(例如，玻璃)(如果有)的界面能)，或在其上沉积连续层的衬底层。例如，导电喷墨油墨和/或DI的粘度(在印刷温度℃下测量的)可为例如不低于约5cP，例如不低于约8cP，或不低于约10cP，且不高于约30cP，例如不高于约20cP，或不高于约15cP。导电油墨各自可被配置(例如，调配)成具有的动态表面张力(指的是喷墨墨滴在印刷头孔口处形成时的表面张力)在约25mN/m与约35mN/m之间，例如在约29mN/m与约31mN/m之间，通过最大气泡压力张力测量法在50ms的表面寿命的和25℃下测得。动态表面张力可以被设想成向可剥离衬底、支撑材料、树脂层、或其组合提供在约100°与约165°之间的接触角度。
在示范性实施方案中，术语“卡盘”旨在表示用于支撑、保持或保留衬底或工件的机构。卡盘可包括一个或多个部件。在一个实施例中，卡盘可包括台和***物的组合、平台，其被夹套或以其它方式被配置成用于加热和/或冷却，并且具有另一类似的组件，或其任何组合。
在示范性实施方案中，当印刷头(或衬底)例如二(X-Y)(应理解印刷头也可在Z轴中移动)维中在可移除衬底或任何后续层上方以预定距离操纵时，允许包含内置无源组件和嵌入式有源组件的印刷电路板的直接、连续或半连续喷墨印刷的喷墨组合物、***和方法可通过一次一个地从孔口排出本文提供的液体喷墨的液滴来图案化。印刷头的高度可随层数而改变，从而维持例如固定距离。每个液滴可被配置成根据命令通过例如压力脉冲、经由示范性实施方案中的可变形压电晶体从可操作地耦合到孔口的槽内以预定轨迹到达衬底。第一喷墨金属油墨的印刷可以是额外的并且可以容纳更多的层。本文所描述的方法中所使用的所提供的喷墨印刷头可提供等于或小于约0.3μm-10,000μm的最小层膜厚度
在所描述的方法中使用的和在所描述的***中可实施的各种印刷头之间的传送带操纵可被配置成以约5mm/sec至约1000mm/sec之间的速度移动。例如，卡盘的速度可取决于例如：期望的生产量、在该工艺中使用的印刷头的数量、包含本文描述的已印刷的内置无源组件和嵌入式有源组件的印刷电路板的层的数量和厚度、油墨的固化时间、油墨溶剂的蒸发速率、包含金属粒子或金属聚合物浆料的第一喷墨油墨导电油墨的印刷头与包括形成喷墨油墨的第二热固性树脂和板的第二印刷头之间的距离等，或包括前述一种或多种的因素的组合。
在示范性实施方案中，金属(或金属)油墨和/或第二树脂油墨的每个液滴的体积可在0.5皮升(pL)至300皮升(pL)的范围内，例如1pL至4pL，并且取决于驱动脉冲的强度和油墨的特性。将单个液滴排出的波形可为10V至约70V的脉冲，或约16V至约20V，并且可在约2kHz和约500kHz之间的频率下被排出。
表示包含内置无源组件和嵌入式有源组件的印刷电路板的3D可视化文件(用于制造包含本文描述的内置无源组件和嵌入式有源组件的印刷电路板)可以是：ODB、ODB++、asm、STL、IGES、STEP、Catia、Solidworks、Autocad、ProE、3D Studio、Gerber、Rhino、Altium、Orcad、或包括上述一种或多种的文件；并且其中表示至少一个基本2D功能层(并上传到库)的文件可以是例如JPEG、GIF、TIFF、BMP、PDF文件或包括上述的一个或多个栅格文件的组合。
在某些实施例中，CAM模块进一步包括用于制造一个或多个AME电路板的计算机程序产品，该AME电路板包含内置无源组件和嵌入式有源组件，例如电子元件、机器部件、连接器等。印刷组件可以包括离散金属(导电)组件和树脂(绝缘和/或介电)组件两者，其各自并且均任选地同时或依序且连续地印刷在PCB和/或FPC的刚性部分或柔性部分上。术语“连续”及其变体意指在基本上不间断的过程中印刷。在另一个实施例中，连续是指在层、构件或结构中没有沿其长度的显著中断的层、构件或结构。
控制本文描述的印刷工艺的计算机可包括：体现计算机可读程序代码的计算机可读存储介质，该计算机可读程序代码在由数字计算装置中的处理器执行时使三维喷墨印刷单元执行以下步骤：预处理与待制造AME电路相关联的计算机辅助设计/计算机辅助制造(CAD/CAM)生成的信息(例如，3D可视化文件)(换言之，表示包含内置无源组件和嵌入式有源组件的AME的3D可视化文件)，由此形成多个2D文件(换言之，表示用于逐层印刷AME电路的至少一个基本上2D层的文件)的库；将金属材料的液滴流从三维喷墨印刷单元的第一喷墨印刷头引导到衬底的表面；将DI树脂材料的液滴流从第一喷墨印刷头引导到衬底的表面处；替代地或另外引导来自另一个喷墨印刷头的液滴材料流；在衬底的X-Y平面中相对于喷墨油墨头移动衬底，其中在AME电路的逐层制造中针对多个层(和/或每一层内的导电或DI喷墨油墨油墨的图案)中的每一个执行衬底的X-Y平面中相对于喷墨油墨头移动衬底的步骤。
另外，计算机程序可包括用于执行本文描述的方法的步骤的程序代码构件，以及包括存储在可由计算机读取的介质上的程序代码装置的计算机程序产品。在本文描述的方法中使用的一个或多个存储器装置可以是各种类型的非易失性存储器装置或存储装置(换言之，在断电的情况下不会丢失其上的信息的存储装置)中的任何一种。术语“存储器装置”旨在涵盖安装介质，例如，CD-ROM、软盘或磁带装置或如磁性介质的非易失性存储器，例如，硬盘驱动器、光学存储装置或ROM、EPROM、FLASH等。存储器装置还可包含其它类型的存储器或其组合。另外，存储器介质可位于在其中执行程序(例如，所提供的3D喷墨印刷机)的第一计算机中，和/或可位于通过如因特网的网络连接到第一计算机的第二不同的计算机中。在后一种情况下，第二计算机可另外向第一计算机提供程序指令用于执行。术语“存储器装置”还可包括两个或更多个存储器装置，其可位于不同的位置，例如在通过网络连接的不同计算机中。因此，例如，位图库可以位于远离耦合到所提供的3D喷墨印刷机的CAM模块的存储器装置上，并且可以被所提供的3D喷墨印刷机访问(例如，通过广域网)。
除非另外特定陈述，否则如从以下论述中显而易见，应理解在整个说明书的论述中，使用例如“处理”、“加载”、“通信”、“检测”、“计算”、“确定”、“分析”等术语指代计算机或计算***，或类似电子计算装置的动作和/或过程，其将表示为物理的数据(例如晶体管结构)操纵和/或转换成类似地表示为物理结构(换句话说，树脂或金属/金属的)层的其它数据。
此外，如本文所使用的，术语“2D文件库”是指给定的一组文件，其共同定义了包含内置无源组件和嵌入式有源组件的单个AME电路，或者多个AME电路，每个AME电路包含用于给定目的的内置无源组件和嵌入式有源组件。此外，术语“2D文件库”还可用于指代一组2D文件或任何其它栅格图形文件格式(将图像表示为像素集合，通常以矩形网格的形式，例如BMP、PNG、TIFF、GIF)，其能够编索引、搜索和重组以提供给定PCB的结构层，无论搜索是针对作为整体的AME电路还是AME电路内的给定特定层均是如此。
在该方法、程序和库中使用的与包含本文描述的待制造的内置无源组件和嵌入式有源组件的PCB相关联的计算机辅助设计/计算机辅助制造(CAD/CAM)生成的信息可以基于转换的CAD/CAM数据包，可以是例如IGES、DXF、DWG、DMIS、NC文件、
Figure BDA0003207676780000151
文件、
Figure BDA0003207676780000152
STL、EPRT文件、ODB、ODB++、ASM、STL、IGES、STEP、Catia、SolidWorks、Autocad、ProE、3D Studio、Gerber、Rhino、Altium、Orcad、Eagle文件或包括前述一个或多个的包。另外，附加到图形对象的属性传递制造所需的元信息，并且可以精确地定义AME。因此并且在示范性实施方案中，使用预处理算法将如本文描述的
Figure BDA0003207676780000153
DWG、DXF、STL、EPRTASM等转换成2D文件。
通过参考附图可以获得对本文所公开的组件、过程、组合件和装置的更完全理解。这些图式(在本文中也被称作“图”)仅为基于便利性和易于证明本公开的示意性表示(例如，图示)，并且因此，并不意欲指示装置或其组件的相对大小和尺寸和/或限定或限制示例性实施例的范围。尽管为清楚起见在以下描述中使用了特定的术语，但是这些术语仅旨在表示在附图中选择用于说明的实施例的特定结构，而不旨在限定或限制本公开的范围。在下文中的附图和以下说明中，应了解，相似的数字标记指代具有相似功能的组件。
转到图1至3，图1示出了AME电路100的X-Z截面，其中使用所提供的方法将具有上电极110i和基电极111j的水平电容器集成地内置到所描述的***中并且与所描述的***一起印刷。如图1所示，若干电容器可分布在单个PCB内，如图5B所示，该单个PCB可形成要集成在更大PCB中的单个模块化PCB。返回到图1，电极可嵌入在距由DI 101分离的顶层105或底层106不同的距离处，但是电极之间仍具有相同距离(例如，d1＝d2＝d3＝d4＝d5)，因此在固化和/或烧结期间为AME电路提供对卡盘温度、UV和/或IR辐射的不同程度的热暴露，因此改变对电极的最终性能的控制。如图2所示，水平电容器可形成为盘，因此潜在地减少了平行板电容器中普遍存在的边缘效应，其中板之间的距离大于图3所示的板大小(d3、d4、d5)。如图所示，平行板电容器可用通孔(填充或电镀的)102p与迹线103q的组合连接到AME电路100的顶层上的接触焊盘(未示出，参见例如524、526(图5A)。与图3相比，其中顶部电极110i与底部电极111j之间的距离是变化的，使得电极对IR和/或UV辐射的暴露在附加层的构建期间维持恒定。
转向图4A至4C，其示出了各种竖直板电容器、平行板电容器。例如，可在平行板竖直电极电容器之间引入电阻器131。此外，使用所提供的***实施的方法可用于制造叉指电容器，该叉指电容器具有通向顶层105的第一端口的输出线401和通向底层106的第二端口的输出线402。使用所描述的方法，输出线401和402的宽度可以是预定的，并且针对其在PCB中的预期用途(作为要用作模块化组件的分立组件电容器或者与较大PCB成整体)而专门设计。同样，可直接设计和印刷叉指电容器的其它参数。这些参数可以是例如以下至少一个：端子条405、406、指状引线403、404的宽度和长度、指状电极421k的指数量和宽度(在每个端口中可以相同或不同)、端子条405、406和它们对应的指状电极421k之间的间隙G1、G2、相邻平行指状电极421k之间的间隔s(对于每个端口可以相同或不同(s1、s2)，以及平行指状电极421k的重叠长度l。
图4B示出了单个平行电极420n对，每个平行电极对利用(电镀或填充的)通孔410至414连接到顶层105。在此，通孔410至414以及电极420n的数量和长度也可针对其预期目的而设计和制造。转向图4C和4D，示出了形成(同轴)电容器的同心竖直平行电极。如图所示，可使用所描述的***和所提供的方法来设计和制造圆柱形(或同轴)电容器的所有参数。同心电极422l的数量、圆柱形电容器的高度h、每个电极的半径(rn)以及相邻圆柱形电极422l之间的距离。输出线431、432、433的位置同样可被设计成提供圆柱形同轴电容器的最佳封装。此外，圆柱形电容器外部的DI 101可具有与圆柱形电容器内部的DI 101'相同或不同的相对介电常数(εr)。在示范性实施方案中，圆柱形电容器内部的DI可由陶瓷共聚单体构成，而外部DI 101可由热固性甲基丙烯酸酯单体、低聚物或聚合物形成。DI 101因此可以是：聚酯(PES)、聚乙烯(PE)、聚乙烯醇(PVOH)、聚(乙酸乙烯酯)(PVA)、聚甲基丙烯酸甲酯(PMMA)、聚(乙烯基吡咯烷酮)，或包括前述一种或多种的混合物或共聚物的组合。
现在转向图5A至6B，示出了使用所描述的***和方法制造的一些基本结构的实施例，并且假设AME电路设计和制造领域的任何技术人员将容易地认识到迹线和(填充的和/或电镀的)通孔的存在不一定在图中描述和/或示出。因此，这些图示出了用于形成多个嵌套的同心接触焊盘中的至少一个以及用于竖直集成的AME的有源组件插孔的各种配置，每个接触焊盘被配置成可操作地耦合到芯片封装或其它另一有源组件(例如，微型风扇)，由此形成竖直集成的多层PCB。如图5A所示，本文提供的***实施所描述的方法可形成步进式(梯式、脊式)凹槽或槽或狭槽或指定位点161、162、163，该指定位点被配置成分别容纳和耦合有源组件501、502和503。使用该***并且如本文中所描述，可使用本文描述的***将接触焊盘524、527印刷为到通孔521的终端或印刷在迹线522的末端处，如图5A所示。此外，使用所描述的***实施所提供的方法印刷的AME可形成可操作地耦合到较大装置或AME电路的模块化AME组件。如图5B所示，接合焊盘510d可以是印刷的，或者替代地，插座可以是用于将竖直集成的AME电路耦合到更大(或更小或相同大小)的AME电路的整体印刷带(参见例如图6B)。图5A至5C还示出了互连球523、526，其可以用作有源组件501至503的焊球。注意，竖直集成的有源组件的数量不一定需要是如图所示的三个，并且可以是至少一个。术语“竖直集成”在示范性实施方案中是指将有源组件和无源组件中的至少一个以及有源组件和无源组件中的至少一个集成在XYZ笛卡尔坐标系的X-Z截面中的同一竖直轴上。如图5C所示，指定位点(例如163)可限定开口180，该开口被配置成提供与冷却介质515的连通，该冷却介质可以是空气、或液体或其它气体，或者在另一实施例中，与本文描述的其它冷却构件连通。类似地，在示范性实施方案中，图5C中的通孔521是作为热管或热吸液芯操作的电镀通孔。图5D示出了AME电路模块的示范性实施方案，除了嵌入式有源组件501至503之外，该AME电路模块还包括电池插孔(或开放式壳体)540，该电池插座被配置成容纳和接合电池700(未示出)，并且包含电池电极541和542，该电池电极被配置成例如为电感器(或天线)550供电，在某些实施例中，该电池电极可用于为低电压有源组件供电。转向图5E，示出了图5D所示的类似布置的等距视图，其中竖直集成的IC 501至503由整体印刷的感应线圈551供电，该感应线圈通过放置在专门制造的槽540中的电池供电，该槽包含用于电池的必要触点541、542。该结构可用于需要无线通信或需要感应装置的应用中的示范性实施方案。
在示范性实施方案中，图6A所示的竖直集成AME电路601可耦合到竖直集成AME电路602(例如见图6B)，因此形成双面竖直集成AME电路。如前所述，插座可印刷到一个或两个AME电路中，被配置成使得双面竖直集成AME电路能够电和机械耦合到其它AME。可以考虑，本文所示的竖直集成AME电路可用作当前工艺中的板，该工艺不一定使用增材制造作为可与IC和其它组件耦合的单元块，并且另外或替代地，所示AME可添加到不使用增材制造制造的较大(或较小)AME。
现在转向图7A、7B，示出了图7B中的无源接地单向DC-DC转换器和双向DC-DC转换器。如图7A所示，可形成第一电流回路701、702、703、704和第二电流回路701、704、703、705，其中条704形成接地。另外，如图7B所示，电流回路可被所形成的电流回路701、705、714、711、713、704和701、702、712、711、713、704中的整体印刷的电容器725、726、727中断。
图8示出了使用增材制造来为嵌入式电容器、电感器、电阻器(晶体管或需要这种保护的其它芯片封装)提供辐射、UV、电磁和RF屏蔽的配置。例如，图8示出了简单的双极811、811'水平电容器(左)，以及叉指电容器极821h(参见例如图4A)布置(右)，这两者均包在使用增材制造制造的UV/RF/辐射屏蔽封壳810、820中。封壳可以是浮动的(换句话说，未接地的)或者接地的，在顶部和底部具有开口816、819和827、830，这可使得触点815、829和817能够用盲通孔或掩埋通孔耦合到电容器板811、811'和821h。对于板的串联连接以及竖直板(参见例如图4A)可进行类似的布置。屏蔽封壳810、811可完全由金属材料制成，或者在某些实施例中完全或部分地由陶瓷材料制成。例如在需要抑制相邻芯片封装或其它无源组件之间的“串扰”或寄生关系的情况下，可以屏蔽其它无源组件。
现在转向图9A、9B，示出在例如图1中描述的AME电路(试样)的Z-X截面中相对介电常数(εr)对电极之间具有固定介电(DI)厚度的水平电容器的依赖性依据顶部电极110i距PCB的顶表面105的距离(即，DI厚度)而变化的图形(底部)，图9B示出了在AME电路(试样)示意图的Z-X截面中相对介电常数(εr)对电极之间具有如图3描述且示出的变化介电(DI)厚度的水平电容器的依赖性依据电极之间的厚度而变化的图形(底部)。如图所示，对于平行电极110i和111j之间的固定距离，相对介电常数(εr)与顶部电极110i距试样顶表面的距离成比例。相反，在平行电极110i和111j之间的阈值距离之外，在约250μm处，相对介电常数(εr)平稳且保持恒定。在示范性实施方案中，这种布置可用于在制造工艺期间向无源电容器组件提供改进的热机械稳定性和性能一致性和可靠性。
同样，图10至15是示出在使用本文提供的方法制造的完全嵌入的电容器中相对介电常数(εr)对各种工艺变量的依赖性的图形。这些包含介电常数(εr)，其作为DI在全强度的70％(图10)下使用UV固化时的介电厚度的函数；作为在DI在使用全强度的70％(底部)和100％(顶部)(图11)下使用UV固化时的介电厚度的函数；作为在DI在全强度的70％下使用UV固化DI时因两个板电容器移动(例如，图1)引起的距顶层的介电厚度的函数(图12)；作为在DI在全强度的70％(底部)和100％(顶部)下使用UV固化DI时因两个板电容器移动(参见例如图1)引起的距顶层的介电厚度的函数(图13)；作为在DI在全强度的70％下使用UV固化DI时因一个板电容器移动(例如，图3)引起的距顶层的介电厚度的函数(图14)；以及作为在DI在全强度的70％(底部)和100％(顶部)下使用UV固化DI时因一个板电容器移动(参见例如图3)引起的距顶层的介电厚度的函数(图13)。应注意，在本文提供的计算中使用的自由空间的介电常数(真空)等于约8.85x 10-12法拉/米(F/m)。如本文所使用的，相对介电常数(εr)：是给定材料相对于真空的介电常数的介电常数。
本文所使用的术语“包括”以及其衍生词旨在作为开放式术语，其指定所陈述的特征、要素、组件、组、整数和/或步骤的存在，但不排除其它未陈述的特征、要素、组件、组、整数和/或步骤的存在。前述内容也适用于具有类似含义的词，如术语“包含”、“具有”以及其衍生词。
本文公开的所有范围都包含端点，并且端点可以彼此独立组合。“组合”包含共混物、混合物、合金、反应产物等。除非本文另有指示或明显与上下文相矛盾，否则本文的术语“一个(a)”、“一种(an)”和“所述”并不表示数量的限制，并且应被解释为既涵盖单数也涵盖复数。如本文所使用的后缀“(s)”旨在既包括其所修饰术语的单数也包括复数，因此包括所述术语中的一个或多个(例如，印刷头(s)包括一个或多个印刷头)。当存在时，在整个说明书中对“一个实施例”、“另一个实施例”、“示范性实施方案”等的引用表示结合该实施例描述的特定要素(例如，特征、结构和/或特性)包含在本文描述的至少一个实施例中，并且可存在或可不存在于其它实施例中。此外，应当理解，所描述的要素可以在各个实施例中以任何合适的方式组合。此外，术语“第一”、“第二”等在本文中不表示任何顺序、量或重要性，而是用于将一个元件与另一个元件区分。
同样，术语“约”意味着量、大小、配方、参数和其它量和特性不是并且不必是精确的，而是根据需要可以是近似的和/或更大或更小，从而反映公差、转换因子、舍入、测量误差等以及本领域技术人员已知的其它因素。通常，量、大小、配方、参数或其它量或特性是“大约的”或“近似的”，无论是否明确如此陈述。
因此，在示范性实施方案中，本文提供了一种增材制造电子(AME)电路，其包括电容器、电感器和电阻器中的至少一个中的多个，每一个完全嵌入在介电基质内，其中(i)电容器、电感器和电阻器中的至少一个中的每一个包括至少一对水平板或竖直板，(ii)该对水平板通过盲通孔、掩埋通孔和贯通孔中的至少一个耦合，其中(iii)至少一个电容器是叉指电容器，(iv)竖直电容器是多板电容器，其中(v)至少一个电容器封装在浮动且接地的屏蔽金属封壳中的至少一个中，每个屏蔽金属封壳适于使至少一个电容器屏蔽UV辐射、电磁辐射和射频辐射中的至少一个，并且其中(vi)屏蔽封壳包括陶瓷。
在另一种示范性实施方案中，本文提供了一种AME电路，该AME电路包括多个同心嵌套接触焊盘和有源组件插孔，每个接触焊盘的大小和配置被设计成可操作地耦合到芯片和芯片封装中的至少一个，其中(vii)芯片封装是以下至少一个：四方扁平封装(QFP)封装、薄形小外形封装(TSOP)、小外形集成电路(SOIC)封装、小外形J引线(SOJ)封装、塑料引线芯片载体(PLCC)封装、晶片级芯片尺寸封装(WLCSP)、铸造阵列处理球栅阵列(MAPBGA)封装、四方扁平无引线(QFN)封装以及焊盘栅格阵列(LGA)封装，同时该电路进一步包括(viii)围绕同心嵌套接触焊盘的感应线圈，和/或(ix)不围绕同心嵌套接触焊盘的感应线圈，换言之，完全嵌入DI基质中不包含任何接触焊盘的位置中，其中(x)围绕嵌套接触焊盘的感应线圈与电池槽电通信，(AME电路)进一步包括(xi)以下至少一个：电阻器、电容器、线圈、天线、冷却焊盘、热管、冷凝器、吸液芯、冷却平台、蒸汽室和插座，(xii)进一步包括中空中间层，并且其中冷却焊盘、热管和吸液芯中的至少一个各自终止于中空中间层处，其中(xiii)该AME电路具有包括多个同心嵌套接触焊盘和有源组件插孔的上侧，以及包括多个接合焊盘的底侧，并且其中(xiv)该AME电路(具有包括多个同心嵌套接触焊盘和有源组件插孔的上侧，以及包括多个接合焊盘的底侧)通过多个接合焊盘耦合到另一个AME电路(具有包括多个同心嵌套接触焊盘和有源组件插孔的上侧，以及包括多个接合焊盘的底侧)。
在又一示范性实施方案中，本文提供了一种用于使用增材制造来减小包括多个无源组件和有源组件的增材制造电子(AME)电路的形状因子的方法，其包括：提供喷墨印刷***，该喷墨印刷***具有：第一印刷头，该第一印刷头适于分配介电油墨；第二印刷头，该第二印刷头适于分配导电油墨；传送带，该传送带可操作地耦合到该第一印刷头和该第二印刷头，该传送带被配置成将衬底传送到每个印刷头；以及与该第一印刷头、该第二印刷头和该传送带通信的计算机辅助制造(“CAM”)模块，该CAM模块包括：至少一个处理器；非易失性存储器；以及存储在该非易失性存储器上的可执行指令集，该可执行指令被配置成在被执行时使该至少一个处理器：接收表示该基础设施元件的3D可视化文件；使用该3D可视化文件生成包括多个层文件的库，每个层文件表示用于印刷包括该多个嵌入式无源组件和有源组件的AME电路的基本上2D层；使用该库生成包括该层文件中的每一个的导电部分的导电油墨图案以用于印刷该AME电路的导电部分；使用该库生成与该层文件中的每一个的介电喷墨油墨部分相对应的油墨图案以用于印刷该AME电路的介电部分，其中该CAM模块被配置成控制该第一印刷头和该第二印刷头中的每一个；提供介电喷墨油墨组合物和导电喷墨油墨组合物；使用该CAM模块获得与该第一层相对应的文件；使用该第一印刷头形成与该介电喷墨油墨相对应的图案；固化与绝缘喷墨油墨和介电喷墨油墨中的至少一种相对应的图案；使用该第二印刷头形成与该导电喷墨油墨相对应的图案；烧结与该导电喷墨油墨相对应的图案；以及任选地将至少一个有源组件耦合到印刷的第一层，其中导电喷墨油墨和介电喷墨油墨适于形成嵌入第一层内的无源组件，其中(xv)可执行指令集还被配置成在被执行时使至少一个处理器：使用3D可视化文件生成多个后续层文件的库，每个后续层文件表示用于印刷包括多个嵌入式无源组件和有源组件的AME电路的后续部分的基本上二维(2D)后续层，其中每个后续层文件通过印刷顺序来编索引，(xvi)进一步包括在烧结与导电喷墨油墨相对应的图案的步骤之后：使用CAM模块访问库；获得表示AME电路的2D后续层的所生成文件；以及重复形成后续层的步骤，其中(xvii)无源组件是以下至少一个：电感器、电容器、电阻器、线圈、天线、冷却焊盘、热管、冷凝器、吸液芯、冷却平台、蒸汽室、插座和接触焊盘，(xviii)AME电路是限定中空中间层的多层AME电路，并且其中冷却焊盘、热管和吸液芯中的至少一个各自终止于中空中间层处，其中(xix)电容器是以下至少一个：同心电容器、水平电容器、竖直电容器和叉指电容器，该方法进一步包括：(xx)形成多个嵌套式同心接触焊盘中的至少一个以及有源组件插孔，每个接触焊盘被配置成可操作地耦合到以下至少一个：芯片和芯片封装，由此形成竖直集成多层AME电路，其中(xxi)中空中间层与以下至少一种流体连通：冷却液体源、冷却气体源和冷却空气源，其中(xxii)芯片封装是以下至少一个：四方扁平封装(QFP)封装、薄形小外形封装(TSOP)、小外形集成电路(SOIC)封装、小外形J引线(SOJ)封装、塑料引线芯片载体(PLCC)封装、晶片级芯片尺寸封装(WLCSP)、铸造阵列处理球栅阵列(MAPBGA)封装、四方扁平无引线(QFN)封装以及焊盘栅格阵列(LGA)封装，其中(xxiii)增材制造***进一步包括机器人臂，该方法进一步包括：在多个接触焊盘中的至少一个上沉积焊膏；以及使用机器人臂将芯片封装放置在多个接触焊盘中的至少一个上，其中(xxiv)表示导电喷墨油墨的图案被配置成制造互连球，(xxv)增材制造***进一步包括适于分配第二导电喷墨油墨的第三印刷头，该方法进一步包括：提供第二导电油墨组合物；使用第二导电油墨印刷头形成与第二导电喷墨油墨相对应的预定图案，图案是连接端子、与引线的结合、互连球或包括前述的组合的2D呈现，(xxvi)第一印刷头中的导电喷墨油墨包括银并且第二导电喷墨油墨包括铜，并且其中(xxvii)有源组件插孔是电池插孔。
尽管已经根据一些实施例描述了用于使用基于转换的3D可视化CAD/CAM数据包的喷墨印刷对包含内置无源组件和嵌入式有源组件的印刷电路板进行3D印刷的上述公开内容，但是根据本文的公开内容，其它实施例对于本领域普通技术人员将是显而易见的。此外，仅通过举例呈现了所描述的实施例，并且所述实施例并不旨在限制本发明的范围。事实上，本文所描述的新颖的方法、程序、库以及***可以在不脱离其精神的情况下以各种其它形式具体化。因此，考虑到本文的公开内容，其它组合、省略、替换以及修改对技术人员来说将是显而易见的。

Claims (31)

1.一种增材制造电子电路即AME电路，其包括电容器、电感器和电阻器中的至少一个中的多个，每个都完全嵌入在介电基质内。
2.根据权利要求1所述的AME电路，其中所述电容器、电感器和电阻器中的至少一个中的每一个包括至少一对水平板或竖直板。
3.根据权利要求2所述的AME电路，其中所述一对水平板通过盲通孔、掩埋通孔和贯通孔中的至少一个耦合。
4.根据权利要求3所述的AME电路，其中至少一个电容器是叉指电容器。
5.根据权利要求2所述的AME电路，其中所述竖直电容器是多板电容器。
6.根据权利要求1所述的AME电路，其中至少一个电容器封装在浮动且接地的屏蔽金属封壳中的至少一个中，每个屏蔽金属封壳适于使所述至少一个电容器屏蔽UV辐射、电磁辐射和射频辐射中的至少一个。
7.根据权利要求6所述的AME电路，其中屏蔽封壳包括陶瓷。
8.一种AME电路，其包括多个同心嵌套接触焊盘和有源组件插孔，每个接触焊盘的大小和配置被设计成可操作地耦合到芯片和芯片封装中的至少一个。
9.根据权利要求8所述的AME电路，其中所述芯片封装是以下至少一个：四方扁平封装封装即QFP封装、薄形小外形封装即TSOP、小外形集成电路封装即SOIC封装、小外形J引线封装即SOJ封装、塑料引线芯片载体即PLCC封装、晶片级芯片大小封装即WLCSP、铸造阵列处理球栅阵列封装即MAPBGA封装、四方扁平无引线封装即QFN封装以及焊盘栅格阵列封装即LGA封装。
10.根据权利要求9所述的AME电路，其进一步包括围绕所述同心嵌套接触焊盘的感应线圈。
11.根据权利要求9所述的AME电路，其进一步包括不围绕所述同心嵌套接触焊盘的感应线圈。
12.根据权利要求10所述的AME电路，其中所述感应线圈与电池槽电通信。
13.根据权利要求11所述的AME电路，其进一步包括以下至少一个：电阻器、电容器、线圈、天线、冷却焊盘、热管、冷凝器、吸液芯、冷却平台、蒸汽室和插座。
14.根据权利要求13所述的AME电路，其进一步包括中空中间层，并且其中所述冷却焊盘、所述热管和所述吸液芯中的至少一个各自终止于所述中空中间层处。
15.根据权利要求8所述的AME电路，其具有包括所述多个同心嵌套接触焊盘和所述有源组件插孔的上侧，以及包括多个接合焊盘的底侧。
16.根据权利要求15所述的AME电路，其通过所述多个接合焊盘耦合到根据权利要求15所述的另一AME电路。
17.一种用于使用增材制造来减小包括多个无源组件和有源组件的增材制造电子电路即AME电路的形状因子的方法，其包括：
a.提供喷墨打印***，其具有：
i.第一印刷头，所述第一印刷头适于分配介电油墨；
ii.第二印刷头，所述第二印刷头适于分配导电油墨；
iii.传送带，所述传送带可操作地耦合到所述第一印刷头和所述第二印刷头，所述传送带被配置成将衬底传送到每个印刷头；以及
iv.与所述第一印刷头、所述第二印刷头和所述传送带通信的计算机辅助制造模块即CAM模块，所述CAM模块包括：至少一个处理器；非易失性存储器；以及存储在所述非易失性存储器上的可执行指令集，所述可执行指令被配置成在被执行时使所述至少一个处理器：
1.接收表示基础设施单元的3D可视化文件；
2.使用所述3D可视化文件生成包括多个层文件的库，每个层文件表示用于印刷包括所述多个嵌入式无源组件和有源组件的所述AME电路的基本上2D层；
3.使用所述库生成包括所述层文件中的每一个的导电部分的导电油墨图案以用于印刷所述AME电路的导电部分。
4.使用所述库生成与所述层文件中的每一个的介电喷墨油墨部分相对应的油墨图案以用于印刷所述AME电路的介电部分，其中所述CAM模块被配置成控制所述第一印刷头和所述第二印刷头中的每一个；
b.提供介电喷墨油墨组合物和导电喷墨油墨组合物；
c.使用所述CAM模块获得与第一层相对应的文件；
d.使用所述第一印刷头形成与所述介电喷墨油墨相对应的图案；
e.固化与绝缘喷墨油墨和所述介电喷墨油墨中的至少一种相对应的图案；
f.使用所述第二印刷头形成与所述导电喷墨油墨相对应的图案；
g.烧结与所述导电喷墨油墨相对应的所述图案；以及
h.任选地将至少一个有源组件耦合到印刷的第一层，其中所述导电喷墨油墨和所述介电喷墨油墨适于形成嵌入所述第一层内的无源组件。
18.根据权利要求17所述的方法，其中所述可执行指令集还被配置成在被执行时使所述至少一个处理器：使用所述3D可视化文件生成多个后续层文件的库，每个后续层文件表示用于印刷包括多个嵌入式无源组件和有源组件的所述AME电路的后续部分的基本上二维后续层即2D后续层，其中每个后续层文件通过印刷顺序来编索引。
19.根据权利要求18所述的方法，其进一步包括在烧结与所述导电喷墨油墨相对应的所述图案的步骤之后：
a.使用所述CAM模块访问所述库；
b.获得表示所述AME电路的2D后续层的所生成文件；以及
c.重复形成所述后续层的步骤。
20.根据权利要求19所述的方法，其中所述无源组件是以下至少一个：电感器、电容器、电阻器、线圈、天线、冷却焊盘、热管、冷凝器、吸液芯、冷却平台、蒸汽室、插座和接触焊盘。
21.根据权利要求20所述的方法，其中所述AME电路是限定中空中间层的多层AME电路，并且其中冷却焊盘、热管和吸液芯中的至少一个各自终止于所述中空中间层处。
22.根据权利要求20所述的方法，其中所述电容器是以下至少一个：同心电容器、水平电容器、竖直电容器和叉指电容器。
23.根据权利要求21所述的方法，其进一步包括形成多个嵌套式同心接触焊盘中的至少一个以及有源组件插孔，每个接触焊盘被配置成可操作地耦合到以下至少一个：芯片和芯片封装，由此形成竖直集成多层AME电路。
24.根据权利要求21所述的方法，其中所述中空中间层与以下至少一种流体连通：冷却液体源、冷却气体源和冷却空气源。
25.根据权利要求23所述的方法，其中所述芯片封装是以下至少一个：四方扁平封装封装即QFP封装、薄形小外形封装即TSOP、小外形集成电路封装即SOIC封装、小外形J引线封装即SOJ封装、塑料引线芯片载体封装即PLCC封装、晶片级芯片大小封装即WLCSP、铸造阵列处理球栅阵列封装即MAPBGA封装、四方扁平无引线封装即QFN封装以及焊盘栅格阵列封装即LGA封装。
26.根据权利要求25所述的方法，其中所述增材制造***进一步包括机器人臂，所述方法进一步包括：
a.在所述多个接触焊盘中的至少一个上沉积焊膏；以及
b.使用所述机器人臂将所述芯片封装放置在所述多个接触焊盘中的至少一个上。
27.根据权利要求23所述的方法，其中表示所述导电喷墨油墨的所述图案被配置成制造互连球。
28.根据权利要求17所述的方法，其中所述增材制造***进一步包括适于分配第二导电喷墨油墨的第三印刷头，所述方法进一步包括：
a.提供所述第二导电油墨组合物；
b.使用所述第二导电油墨印刷头形成与所述第二导电喷墨油墨相对应的预定图案，所述图案是连接端子、与引线的接合、互连球或包括前述的组合的2D呈现。
29.根据权利要求28所述的方法，其中所述第一印刷头中的所述导电喷墨油墨包括银，并且所述第二导电喷墨油墨包括铜。
30.根据权利要求23所述的方法，其中所述有源组件插孔是电池插孔。
31.一种AME电路，其包括多个无源组件和有源组件并且具有由权利要求17至30中任一项制造的减小的形状因子。
CN202080013892.2A 2019-01-18 2020-01-20 集成印刷电路板及其制造方法 Pending CN113785668A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962794105P 2019-01-18 2019-01-18
US62/794,105 2019-01-18
PCT/US2020/014291 WO2020150711A1 (en) 2019-01-18 2020-01-20 Integrated printed circuit boards and methods of fabrication

Publications (1)

Publication Number Publication Date
CN113785668A true CN113785668A (zh) 2021-12-10

Family

ID=71613168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080013892.2A Pending CN113785668A (zh) 2019-01-18 2020-01-20 集成印刷电路板及其制造方法

Country Status (7)

Country Link
US (1) US20220104344A1 (zh)
EP (1) EP3912437A4 (zh)
JP (1) JP2022517370A (zh)
KR (1) KR20210129056A (zh)
CN (1) CN113785668A (zh)
CA (1) CA3130730A1 (zh)
WO (1) WO2020150711A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128868B1 (ko) * 2019-07-11 2020-07-01 주식회사 아이티엠반도체 배터리 보호회로 패키지 및 그 제조방법
US11519858B2 (en) 2021-01-11 2022-12-06 Ysi, Inc. Induced crosstalk circuit for improved sensor linearity
CN113260162B (zh) * 2021-04-29 2023-11-03 邹文华 一种组合印制电路板导电膏隔离薄膜剥离装置
JP2023132708A (ja) * 2022-03-11 2023-09-22 キオクシア株式会社 配線基板および半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169798A (ja) * 1987-01-07 1988-07-13 株式会社村田製作所 電子部品内蔵多層セラミツク基板
US6527159B2 (en) * 2001-07-12 2003-03-04 Intel Corporation Surface mounting to an irregular surface
TWM250504U (en) * 2003-11-27 2004-11-11 Optimum Care Int Tech Inc Assembly structure for hiding electronic component
JP2005353925A (ja) * 2004-06-14 2005-12-22 Idea System Kk 多層配線基板および電子装置用基板
US7136274B2 (en) * 2004-10-28 2006-11-14 Motorola, Inc. Embedded multilayer printed circuit
US9324700B2 (en) * 2008-09-05 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
US8717773B2 (en) * 2011-03-04 2014-05-06 General Electric Company Multi-plate board embedded capacitor and methods for fabricating the same
JP6309735B2 (ja) * 2013-10-07 2018-04-11 日本特殊陶業株式会社 配線基板およびその製造方法
US20150197062A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Method, device, and system of three-dimensional printing
US20150197063A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Device, method, and system of three-dimensional printing
US10542917B2 (en) * 2014-02-10 2020-01-28 Battelle Memorial Institute Printed circuit board with embedded sensor
WO2018031186A1 (en) * 2016-08-08 2018-02-15 Nano-Dimension Technologies, Ltd. Printed circuit board fabrication methods programs and libraries
CA3049984A1 (en) * 2017-01-26 2018-08-02 Nano-Dimension Technologies, Ltd. Chip embedded printed circuit boards and methods of fabrication

Also Published As

Publication number Publication date
US20220104344A1 (en) 2022-03-31
KR20210129056A (ko) 2021-10-27
JP2022517370A (ja) 2022-03-08
CA3130730A1 (en) 2020-07-23
EP3912437A1 (en) 2021-11-24
EP3912437A4 (en) 2022-11-09
WO2020150711A1 (en) 2020-07-23

Similar Documents

Publication Publication Date Title
CN113785668A (zh) 集成印刷电路板及其制造方法
US10980131B2 (en) Chip embedded printed circuit boards and methods of fabrication
US7972650B1 (en) Method for manufacturing 3D circuits from bare die or packaged IC chips by microdispensed interconnections
Joe Lopes et al. Integrating stereolithography and direct print technologies for 3D structural electronics fabrication
Espalin et al. 3D Printing multifunctionality: structures with electronics
US20220192030A1 (en) Circuit boards having side-mounted components ans additive manufacturingf methods thereof
CN112334846A (zh) 集成电路的基础结构的直接喷墨印刷
CN114208397B (zh) 用于增材制造smt安装插座的***和方法
US20220232705A1 (en) Surface complementary dielectric mask for printed circuits, methods of fabrication and uses thereof
TW202137840A (zh) 具有側面安裝之組件之積層製造之電子（ame）電路及其積層製造方法
Lopes Hybrid manufacturing: Integrating stereolithography and direct print technologies
TW202139796A (zh) 用於smt安裝插座之積層製造之系統及方法
KR102612250B1 (ko) 코어 없는 변압기 및 인덕터용 코일의 제작 시스템 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination