JP2022517370A - プリント回路基板の集積化および加工方法 - Google Patents

プリント回路基板の集積化および加工方法 Download PDF

Info

Publication number
JP2022517370A
JP2022517370A JP2021541031A JP2021541031A JP2022517370A JP 2022517370 A JP2022517370 A JP 2022517370A JP 2021541031 A JP2021541031 A JP 2021541031A JP 2021541031 A JP2021541031 A JP 2021541031A JP 2022517370 A JP2022517370 A JP 2022517370A
Authority
JP
Japan
Prior art keywords
ame
package
layer
circuit
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021541031A
Other languages
English (en)
Inventor
ヤマダ，ミノル
ナルマン，ジャイム
ザムウェル，ウディ
パルトス，マイケル
Original Assignee
ナノ ディメンション テクノロジーズ，リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナノ ディメンション テクノロジーズ，リミテッド filed Critical ナノ ディメンション テクノロジーズ，リミテッド
Publication of JP2022517370A publication Critical patent/JP2022517370A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10037—Printed or non-printed battery
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本開示は、自動化システムさもなくばロボットピックアンドプレースシステムのいずれかによって３次元構造内に多数のアクティブ部品またはパッシブ部品を埋め込むための加工プロセスに向けたモジュール式ビルディングブロック、または構造の実際の構築の一部分を提供するシステム、方法、およびデバイスに関し、これにより、フォームファクタを小さくすることによる、完全に機能するＡＭＥの小型化を加速する。具体的には、本開示は、多層ＡＭＥを加工し、集積アクティブ集積回路、ＲＦアンテナ、ＬＥＤなどの信号インジケータ、ならびにコイル、コンデンサ、および抵抗器などのパッシブ部品をＡＭＥ内に埋め込むための付加製造技術、ならびにシステム、方法、および組成物の使用を対象とする。【選択図】図５Ｄ

Description

本開示は、自動化されたまたはロボットによるピックアンドプレースシステムのいずれかによって３次元構造内に多数のアクティブ部品およびパッシブ部品を埋め込むための加工プロセスに向けたモジュール式ビルディングブロック、または構造の実際の構築の一部分を提供するシステム、方法、およびデバイスを対象とし、これにより、フォームファクタを小さくすることによる、完全に機能する付加製造電子（ＡＭＥ）回路の小型化を加速する。具体的には、本開示は、多層ＰＣＢを加工し、集積されたアクティブ回路、ＲＦアンテナ、ＬＥＤなどの信号インジケータ、ならびにコイル、コンデンサ、および抵抗器などの集積されたパッシブ部品をＡＭＥ内に埋め込むための付加製造技術およびシステム、方法および組成物の使用を対象とする。
スモールフォームファクタを有する電子デバイスは、例えば、製造、ビジネス、消費財、軍事、航空、モノのインターネットなどのあらゆる分野でますます需要が高まっている。これらのスモールフォームファクタを有する製品は、密集したデジタル回路とアナログ回路が近接して配置された緻密なＡＭＥに依存している。デバイスの複雑さが増大すると、ＡＭＥの回路の層数が大幅に増加することがある。層数の増加は、通常、機能要件の増加が、例えばモバイル通信デバイスにおける、より小さいフットプリントおよびより緻密なフォームファクタの需要と組み合わされた結果として生じる。ただし、製造される電子機器においてこれらのデバイスを加工し組み立てる方法に起因して、小型化には限界がある。さらに。今日使用されている方法では、製造される電子機器において、コンデンサ、抵抗器、誘導コイルなどのパッシブデバイスが取り付けられる貴重な場所を必要とし、このことは、サイズ縮小の機会をさらに制限し、製造の複雑さとコストの両方を増加させる。
これらの（小さな）デバイスが、かなり大きく、より複雑な数の電子機能を実行することへの需要が増大している。さらに、サイズが縮小し、高度なパッケージング（例えば、ボールグリッドアレイ（ＢＧＡ）、マイクロＢＧＡ、クアッドフラットパック（ＱＦＰ）、チップスケールパッケージング（ＣＳＰ））でパッケージ化されたアクティブデバイスは、スモールフォームファクタＡＭＥに関連する複雑さおよび課題が追加されるために、ＯＥＭ製造者は、これらの（スモールフォームファクタ）設計に関連する、さらなる堅牢性の向上、品質の向上、耐障害性の改善、信頼性の向上、「寄生」配線もしくは「にじみ」配線の低減、および歩留まりの改善を求めている。これらの要件はすべて、これらのアクティブデバイス間の接続長を最小限に抑える必要があり、したがって垂直集積および近接性を必要とする。
複雑な電子機器の開発は、大量生産に移行する前に、それぞれが品質保証試験、耐障害性試験、効率試験などを必要とする、かなりの数の付加製造電子（ＡＭＥ）回路（複数のＡＭＥ）のプロトタイプの研究、開発、およびエンジニアリングを必要とする。各ＡＭＥ回路はさらに、計画、加工、購入、および組み立てのプロセスを必要とし、加工プロセスは、通常、時間およびコストの点でプロセスにとって最も大きなボトルネックである。また、重要ではないが、企業秘密を暴露するリスクもある。これらのリスクは現在不可避であるが、これは、大量生産段階での設計の誤りや誤動作に関連するコストは、コスト、ならびに評判の低下の両方の点で桁違いに高いからである。
本開示は、付加製造の技術およびシステムを使用することによって、上記で特定された欠点の１つ以上を克服することを目的としている。
様々な実施形態において、パッシブ部品を完全に集積し、複数の単一または複数のアクティブおよびパッシブディスクリート部品を、自動化されたまたはロボットによるピックアンドプレースにより、垂直または水平のいずれかに埋め込むためのレセプタクルまたはウェルを提供する加工プロセスに向けて、単一の集積されたＡＭＥ回路またはモジュール式ビルディングブロックを提供するように構成されたシステム、方法および組成物が開示される。具体的には、本開示は、多層ＡＭＥを加工し、集積されたパッシブ部品およびアクティブ部品を、水平方向集積、垂直方向集積、または両方の組み合わせのいずれかでＡＭＥ回路内に埋め込こむためのシステムおよび方法に関する。
実施形態では、本明細書で提供されるのは、インクジェットプリンタなどの付加製造技術を使用して複数のパッシブ部品およびアクティブ部品を含む付加製造電子（ＡＭＥ）回路のフォームファクタを縮小する方法であり、本方法は、誘電体インクを分注するように適合された第１のプリントヘッドと、導電性インクを分注するように適合された第２のプリントヘッドと、第１および第２のプリントヘッドに動作可能に結合され、基板を各プリントヘッドに搬送するように構成されたコンベヤと、第１のプリントヘッド、第２のプリントヘッド、およびコンベヤと通信するコンピュータ支援製造（「ＣＡＭ」）モジュールと、を有し、ＣＡＭモジュールが、少なくとも１つのプロセッサと、不揮発性メモリと、不揮発性メモリに格納された一組の実行可能命令を備え、その一組の実行可能命令が実行されると、少なくとも１つのプロセッサに対して、インフラストラクチャ要素を表す３Ｄ視覚化ファイルを受信することと、３Ｄ視覚化ファイルを使用して複数の層ファイルを含むライブラリを生成し、各層ファイルは複数の埋め込みパッシブ部品およびアクティブ部品を含むＡＭＥ回路を印刷するために実質的に２Ｄ層を表すことと、ライブラリを使用してＡＭＥ回路の導電性部分を印刷するために各層ファイルの導電性部分を含む導電性インクパターンを生成することと、ＰＣＢの誘電体部分を印刷するために各層ファイルの誘電体インクジェットインク部分に対応するインクパターンを生成することと、を行わせるように構成されている、インクジェット印刷システムを提供することを含む。
ライブラリは、コンピュータ支援設計（ＣＡＤ）によって生成されたトレースおよび誘電体絶縁材料のレイアウトと、これらの検索に必要なメタファイルとを含み、これには、例えば、使用される付加製造システムで使用するのに必要な、ラベル、印刷入力順序、およびその他の情報が含まれることに留意されたい。
ＣＡＭモジュールは、第１のプリントヘッドおよび第２のプリントヘッドのそれぞれを制御するように構成されており、本方法は、誘電体インクジェットインク組成物、および導電性インクジェットインク組成物を提供することと、ＣＡＭモジュールを使用して、第１の層ファイルを取得することと、第１のプリントヘッドを使用して、誘電体インクジェットインクに対応するパターンを形成することと、絶縁インクジェットインクおよび誘電体インクジェットインクのうちの少なくとも一方に対応するパターンを硬化させることと、第２のプリントヘッドを使用して、導電性インクジェットインクに対応するパターンを形成することと、導電性インクジェットインクに対応するパターンを焼結することと、任意選択的に、少なくとも１つのアクティブ部品を印刷された第１の層に結合することであって、導電性インクジェットインクおよび誘電体インクジェットインクが、第１の層内に埋め込まれたパッシブ部品を形成するように適合される、結合することと、を含む。焼結と硬化は、導電性パターンと誘電体パターンの印刷と同様に、任意の好都合な順序で実行することができる別個のプロセスであることに留意されたい。ここで、導電層は、埋め込み部品および／または外部部品間の信号伝達を提供する。
いずれの例示的な実装においても、複数のインクを有し、それらを並行してまたは連続して印刷するシステムに、同一の方法を適用することができる。さらに、当業者は、他の付加製造方法を使用して同一の結果を達成することができることを認識するであろう。本明細書で使用される場合、「付加製造」という用語は、記載の付加製造プロセスなどの付加製造プロセスによって本明細書に記載の構造を加工するのに使用され得る任意のシステムを含む。さらに、複数のプリンタヘッド、すなわち、他の分注源を使用して、いずれかの材料を追加する、または同一材料の分注源を重複させることによってプロセススループットを向上させ得ることは当然のことである。
別の実施形態では、本明細書で提供されるのは、それぞれが誘電体マトリックスに完全に埋め込まれた複数のコンデンサを備える、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）のうちの少なくとも１つである。本開示の文脈において、「誘電体マトリックス」は、部品を取り囲み、保持する物理的媒体を指す。マトリックスは、基本的にアクティブ部品またはパッシブ部品で完全に充填されており、結果としてアクティブ部品またはパッシブ部品を所定の位置に保持する、凹部または空孔を有する３次元材料ブロックであり得る。したがって、マトリックスは、別の部品が埋め込まれている材料の主相を示し得る。一実施例では、マトリックス材料の容量は、アクティブ部品またはパッシブ部品の容量よりも大きくてもよい。マトリックスは、アクティブ部品またはパッシブ部品が配置され、所定の位置にある間にその上に印刷され、したがって、本明細書に開示および特許請求されるように付加製造を使用して、これらのアクティブ部品またはパッシブ部品を完全にＤＩ材料内に埋め込む誘電体インクチャンバであり得る。
さらに別の実施形態では、本明細書で提供されるのは、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）のうちの少なくとも１つであり、それぞれは、複数の同心入れ子構造接触パッド、およびアクティブ部品レセプタクルを備え、各接触パッドは、チップパッケージに動作可能に結合するようにサイズ設定および構成されている。
実施形態では、本明細書で提供されるコンデンサ、および／またはチップパッケージは、少なくとも１つのコンデンサを、ＵＶ、赤外線、電磁気、または高周波照射のうちの少なくとも１つから遮蔽するように適合された浮遊遮蔽カプセルおよび接地遮蔽カプセルのうちの少なくとも一方に封入されている。
実施形態では、本明細書で提供されるインダクタおよび抵抗器などの他のパッシブ部品は、少なくとも１つのインダクタまたは抵抗器を、ＵＶ、赤外線、電磁気、または高周波照射のうちの少なくとも１つから遮蔽するように適合された浮遊遮蔽カプセルおよび接地遮蔽カプセルのちの少なくとも一方に封入されている。
集積されたアクティブ部品およびパッシブ部品を有するプリント回路基板（複数のＡＭＥ）の直接および連続加工のためのシステム、方法および組成物のこれらの特徴および他の特徴が、限定的ではなく例示的な図および実施例と併せて読むと、以下の詳細な記載から明らかになるであろう。
埋め込みまたは垂直集積のいずれかのパッシブ部品、および垂直集積アクティブ部品および／または水平集積アクティブ部品を有するＡＭＥの印刷のための直接付加製造、それらの加工方法、および組成物をより良く理解するために、それらの実施形態に関して、添付の実施例および図を参照されたい。
本開示の方法を使用して加工された水平集積コンデンサの構成物の第１の実施形態を示すＡＭＥ回路概略図のＺ－Ｘ断面図である。 図１に示されたＰＣＢ概略図のＸ－Ｙ平面図である。 本開示の方法を使用して加工された水平集積コンデンサの構成物の第２の実施形態を示すＡＭＥ回路概略図のＺ－Ｘ断面図である。 所望の静電容量値を達成するために２ポートの交互嵌合型コンデンサ電極を有する、本開示の方法を使用して加工された垂直集積コンデンサの構成物の第１の実施形態を示すＡＭＥ回路概略図のＺ－Ｘ断面図である。 個々のコンデンサの電極対を示す垂直集積コンデンサの構成物の第２の実施形態を示すＡＭＥ回路概略図のＺ－Ｘ断面図である。 円形同心電極構成を示す垂直集積コンデンサの第３の実施形態を示すＡＭＥ回路概略図の平面図である。 図４ＣのＡＭＥ回路概略図のＸ－Ｚ断面である。 垂直積層埋め込みチップパッケージ用の漸加的入れ子構造ウェルを示す、垂直集積ＰＣＢ概略図のＺ－Ｘ断面図である。 標準ＰＣＢ上に構造をさらに取り付けるために、本開示の方法を使用して製造された構造上にＳＭＴ型パッドをさらに備える、図５Ａの図である。 適切にサイズ設定されたファンを集積することによって冷却空気または強制冷却空気の対流を可能にするヒートシンクまたは開口部をさらに備える、図５Ａの図である。 図５Ｅに示される同様の配置の等角図を有する、垂直集積ＰＣＢ概略図であり、漸加的入れ子構造ウェル、垂直集積埋め込みチップパッケージ、電池ーレセプタクル、および埋め込み誘導コイル／ＲＦアンテナを示しており、これにより、垂直集積ＩＣは、電池に必要な接点、およびＲＦアンテナもしくは垂直集積チップの周りの誘導コイルを含み、特別に加工されたウェルに配置された電池によって電力供給される。 その一部が標準的なＰＣＢの厚さ／層を表し、図５Ａ、図５Ｃ、および図５Ｄで記載した部品の片側垂直集積を有する、付加製造によって加工された多層ＰＣＢの図である。 両側垂直集積ＰＣＢの図である。これらの場合においては、垂直部品内に存在するアクティブデバイスおよびパッシブデバイスは、電気トレースによってＰＣＢの標準部分の他の部品および素子に直接相互接続される。 パッシブ接地単方向ＤＣ－ＤＣコンバータを有するＡＭＥ回路の図である。 双方向ＤＣ－ＤＣコンバータを備えたＡＭＥ回路の図である。図を簡単にするために、変圧器の垂直素子の周りのコイルは示されていないが、それらの存在が不可欠であることは、当業者には明らかである。 単純なデュアルプレート水平コンデンサ（左）、ならびに相互嵌合型コンデンサプレート配置（右）を示す図でありどちらも付加製造を使用して加工されたＵＶ／ＲＦ／電磁シールド内に封入されている。 ＡＭＥ回路（クーポン）概略図（上面）のＺ－Ｘ断面において、ＰＣＢ（すなわち、ＤＩ厚み）の上面から上部電極の間隔の関数として、電極間に固定誘電体（ＤＩ）厚さを有する水平コンデンサにおける比誘電率（εｒ）の依存性を示すグラフ（下側）である。 ＡＭＥ回路（クーポン）回路図のＺ－Ｘ断面において、電極間の厚さの関数として電極間の可変誘電体（ＤＩ）厚さを有する水平コンデンサの比誘電率（εｒ）の依存性を示すグラフ（下側）である。 比誘電率（εｒ）の種々の処理変数（グラフのタイトル）における依存性を示すグラフである。 比誘電率（εｒ）の種々の処理変数（グラフのタイトル）における依存性を示すグラフである。 比誘電率（εｒ）の種々の処理変数（グラフのタイトル）における依存性を示すグラフである。 比誘電率（εｒ）の種々の処理変数（グラフのタイトル）における依存性を示すグラフである。 比誘電率（εｒ）の種々の処理変数（グラフのタイトル）における依存性を示すグラフである。 比誘電率（εｒ）の種々の処理変数（グラフのタイトル）における依存性を示すグラフである。
本明細書で提供されるのは、手動で、または自動化システムもしくはロボットピックアンドプレースシステムを用いて、パッシブ部品を完全に集積し、レセプタクル、または垂直および／または水平に配置されたアクティブ部品およびパッシブ部品を埋め込むためのウェルを提供するための付加製造プロセスに向けてモジュール式ビルディングブロックを提供するように構成されたシステム、方法、および組成物の実施形態、実施例、および実装である。具体的には、本明細書で提供されるのは、多層ＡＭＥ回路を加工し、一体的加工パッシブ部品およびアクティブ部品がＰＣＢ内に埋め込むためのシステム、方法、および組成物の実施形態、実施例、および実装である。
多層ＡＭＥにアクティブ部品およびパッシブ部品を埋め込む技術は、複雑な電子機器の開発に不可欠となってきている。様々な埋め込み技術が、電気的性能、チップ寸法、および相互接続に関する様々な要件のために開発されてきている。さらに、パッケージオンパッケージテクノロジー（ＰｏＰ）もまた、機能を向上させるためだけであれば、必要要件よりも少なくフットプリントが縮小されたデバイス、例えばインテルによるＦＯＶＥＲＯＳ（商標）においてさえ、（例えば、モバイルデバイスからＰＣへと）拡大している。
従来のプリント回路基板（ＰＣＢ）およびその他のＡＭＥは、通常、約０．７～約１．６ｍｍの厚さを有し、アクティブ部品（すなわち、電流を制御することができる電子部品）およびパッシブ部品（すなわち、別の電気信号によって電流を制御することができない電子部品）が、ＰＣＢの片側または両側に実装される。これは、パッケージ密度および機能を、ＰＣＢの各反対側に１つずつのアクティブ部品の最大２つの層に制限し、パッシブ部品についても同様である。
本明細書で提供されるのは、ＡＭＥのための新規の構造および加工方法であり、とりわけ以下の結果をもたらす付加製造に基づく。
・多重積層－ＩＣなどの少なくとも２つのアクティブ部品によるもの。
・多重積層－少なくとも１つのパッシブ部品を、コンデンサ、インダクタ、抵抗器などのアクティブＩＣの多層化積層と組み合わせたもの。
・インダクタ、コイル、抵抗器、コンデンサなどの組み込み（集積）パッシブ部品。
・集積されたＤＣ－ＤＣおよびＡＣ－ＤＣ電力変換器。
・ＬＥＤおよび固体レーザーなどの集積信号インジケータ。
・様々な程度のアクティブ部品およびパッシブ部品に対応するように構成された、多層階段状（例えば、図５Ａ～５Ｃを参照）のＰＣＢ誘電体構造の組み合わせ。
・例えば、空気、冷却剤、および金属放熱構造（例えば、ヒートシンク）、ならびに、ベースライン構造製造プロセスの完了時に除去される犠牲付加製造材料の使用によって可能になる特定経路指定された冷却剤通路によって冷却を行うことができる集積冷却構造、
・電池、太陽電池など向けの、集積された電源ハウジング／レセプタクル／ウェル／スロットなど。
・他のＡＭＥに組み込まれる独特のモジュール式ビルディングブロックとして、はるかに大きなＡＭＥに実装される（緻密に）パッケージ化されたアクティブおよびパッシブデバイス。
・短絡化されたアクティブ部品とパッシブ部品との相互接続間隔。
・短絡化されたＰＣＢの集積部と他の部との相互接続間隔
例示的な実装形態では、本明細書で提供されるのは、アクティブ部品およびパッシブ部品を、表面実装技術（ＳＭＴ）、ならびにボールグリッドアレイ（ＢＧＡ）で使用されているような構造の外層（例えば、底部）に組み込みの接触パッドを備えた小さなフォームファクタ（すなわち、本体外形およびフットプリント）上にパッケージ化する新規の方法である。これらの接触パッドは、はるかに大きなＡＭＥ回路にはんだ付けされるか、さもなければ、同様のＡＭＥ回路に動作可能に結合され得る、要するに、最適なパッケージ密度で組み立てられ得るモジュール式ＡＭＥ回路のブロックを形成し得る。加えて、冷却機能は、必要であれば、電気接地面としても使用され得る熱伝導性金属トレース／パッド、または冷却剤が空気、その他の気体、または液体のいずれかとともに流れるように構成され得る空洞および／または中空層のいずれかを一体的に加工することによって提供され得る。これらの冷却剤のすべては、集積されたアクティブ冷却剤フローデバイス、例えば、マイクロファン、ピエゾファン、および、（提供されたシステムを使用する）ビアとして印刷され得るナノチューブによって生成される非常に高い電界を使用する「合成」ジェット冷却や「ナノライトニング」（「マイクロスケールイオン駆動気流」）、または送風機、例えば、電磁ポンプおよびセンサーなどを使用した液体冷却（直接および間接）、および熱電（ペルティエ）冷却器（ＴＥＣ）、ならびにそれらの組み合わせによる強制空気によって作動され得る。
パッシブ冷却を用いて、提供されるシステムおよび方法を使用することもできる。最も単純な構成の、空気を用いた冷却剤経路では、付加製造により、電気接続が行われない構造内に垂直経路の生成を可能にし、一方、付加製造中に支持材を使用することにより、空気および／または他の気体、および／または液体を用いたアクティブ冷却用の垂直経路および水平経路の生成を可能にする。
これで、記載のシステム、方法、および組成物を使用して、インクジェットを使用する連続付加製造プロセスにおいて、導電性インク組成物および誘電体インク組成物とプリントヘッドとの組み合わせを使用し、単一パスで、または複数のパスを使用して、組み込みパッシブ部品および埋め込みアクティブ部品を含むＡＭＥ回路を形成／加工することができる。本明細書に記載のシステム、方法、および組成物を使用して、熱硬化性樹脂材料を使用して、プリント回路基板の絶縁部分および／または誘電体部分を形成することができる（例えば、図１の１０１を参照）。この印刷される誘電体インクジェットインク（ＤＩ）材料は、必要に応じて、埋め込みアクティブ部品を収容するように成形された正確な区画（または、空隙）を含む最適化された形状で印刷される。
インクジェットインクに言及しているが、本開示の方法の実装において、他の付加製造方法も企図される。一例示的実施形態では、完全に集積されたパッシブ部品および提供するレセプタクル、または複数の単一のアクティブディスクリート部品およびパッシブディスクリート部品もしくはそれらの複数を埋め込むためのウェルは、同様に、選択的レーザー焼結（ＳＬＳ）プロセスによって加工され得るが、直接金属レーザー焼結（ＤＭＬＳ）、電子ビーム溶解（ＥＢＭ）、選択的熱焼結（ＳＨＳ）、またはステレオリソグラフィー（ＳＬＡ）などのプロセス（ラピッドプロトタイピング、ラピッドマニュファクチャリング、および３Ｄ印刷としても知られている）が使用され得る。完全に集積されたパッシブ部品およびレセプタクル、または複数の単一のアクティブディスクリート部品およびパッシブディスクリート部品もしくはそれらの複数を埋め込むためのウェルは、金属粉末（例えば、コバルトクロム、鋼、アルミニウム、チタンおよび／またはニッケル合金）、気体噴霧金属粉末、熱可塑性粉末（例えば、ポリ乳酸（ＰＬＡ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、および／または高密度ポリエチレン（ＨＤＰＥ））、フォトポリマー樹脂（例えば、ＰＭＭＡなどのＵＶ硬化性フォトポリマー）、熱硬化性樹脂、熱可塑性樹脂、または本明細書に記載の機能を可能にする任意の他の適切な材料などの任意の適切な付加製造材料から加工され得る。
使用されるシステムは、通常、いくつかのサブシステムおよびモジュールを含み得る。これらは、例えば、プリントヘッドの動き、基板（またはチャック）の加熱およびコンベヤの動きを制御するための機械的サブシステム、インク組成物注入システム、硬化／焼結サブシステム（それぞれ、ＤＩ／ＣＩインクのそれぞれで個別に動作するように構成されている）、プロセスを制御し、適切な印刷命令を生成するように構成されたプロセッサまたはＣＰＵを備えたコンピュータ化サブシステム、自動ロボットアームなどの部品配置システム、マシンビジョンシステム、および３Ｄ印刷を制御するコマンドおよび制御システム、であり得る。
したがって、例示的な実装では、本明細書で提供されるのは、インクジェットプリンタを使用して複数のパッシブ部品およびアクティブ部品を含むプリント回路基板（ＰＣＢ）ＡＭＥ回路のフォームファクタを縮小するための方法であり、本方法は、インクジェット印刷システムであって、誘電体インクを分注するように適合された第１のプリントヘッドと、導電性インクを分注するように適合された第２のプリントヘッドと、第１および第２のプリントヘッドに動作可能に結合され、基板を各プリントヘッドに搬送するように構成されたコンベヤと、第１のプリントヘッド、第２のプリントヘッド、およびコンベヤと通信するコンピュータ支援製造（「ＣＡＭ」）モジュールと、を有し、ＣＡＭモジュールが、少なくとも１つのプロセッサと、不揮発性メモリと、不揮発性メモリに格納された一組の実行可能命令とを備え、一組の実行可能な命令が実行されると、少なくとも１つのプロセッサに対し、インフラストラクチャ要素を表す３Ｄ視覚化ファイルを受信することと、３Ｄ視覚化ファイルを使用して、複数の層ファイルを含むライブラリを生成し、各層ファイルは、複数の埋め込みパッシブ部品およびアクティブ部品を含むＡＭＥ回路の印刷のために実質的に２Ｄ層を表すことと、ライブラリを使用して、ＡＭＥ回路の導電性部分を印刷するために各層ファイルの導電性部分を含む導電性インクパターンを生成することと、ＡＭＥ回路の誘電体部分を印刷するために各層ファイルの誘電体インクジェットインク部分に対応するインクパターンを生成することであって、ＣＡＭモジュールが、第１のプリントヘッドおよび第２のプリントヘッドのそれぞれを制御するように構成される、生成することと、を行わせるように構成されている、インクジェット印刷システムを提供することと、誘電体インクジェットインク組成物、および導電性インクジェットインク組成物を提供することと、ＣＡＭモジュールを使用して、第１の層ファイルを取得することと、第１のプリントヘッドを使用して、誘電体インクジェットインクに対応するパターンを形成することと、絶縁インクジェットインクおよび誘電体インクジェットインクのうちの少なくとも一方に対応するパターンを硬化させることと、第２のプリントヘッドを使用して、導電性インクジェットインクに対応するパターンを形成することと、導電性インクジェットインクに対応するパターンを焼結することと、任意選択的に、少なくとも１つのアクティブ部品を印刷された第１の層に結合することであって、導電性インクジェットインクおよび誘電体インクジェットインクが、第１の層内に埋め込まれたパッシブ部品を形成するように適合され、硬化および焼結のステップは、互いに別々に実行される（すなわち、特に明記しない限り、順序は重要ではなく、順番にまたは同時に発生することがあるが、硬化は焼結に使用されず、焼結も硬化に使用されない）、結合することと、を含む。
「モジュール」という用語の使用は、モジュールの一部として説明されたまたは特許請求されている部品または機能がすべて（単一の）共通パッケージで構成されていることを暗示するものではない。実際、モジュールの様々な部品のいずれかまたはすべては、制御ロジックまたは他の部品に関係なく、単一のパッケージに組み合わせるか、または別々に維持することができ、さらに、複数のグループもしくはパッケージに、または複数の（リモート）位置およびデバイスに分散することができる。さらに、ある特定の実施形態では、「モジュール」という用語は、モノリシックまたは分散型ハードウェアユニットを指す。
例示的な実装では、「分注器」という用語は、インクジェットインク滴が分注されるデバイスを示すために使用される。分注器は、例えば、マイクロバルブ、圧電分注器、連続ジェットプリントヘッド、沸騰（バブルジェット）分注器、および分注器を通って流れる流体の温度および特性に影響を及ぼす他のものを含む、少量の液体を分注するための装置であり得る。
一組の実行可能命令は、実行されると、プロセッサに対し、３Ｄ視覚化ファイルから複数の後続の層ファイルのライブラリを生成させるように、さらに構成される。各後続ファイルは、複数の埋め込みのパッシブ部品およびアクティブ部品を含むＡＭＥ回路の後続部分を印刷するための実質的に２次元（２Ｄ）の後続層を表し、各後続層ファイルは印刷順序によってインデックス付けされる。さらに、一組の実行可能命令は、各２Ｄ層の導電性部分および誘電体部分を解析し、第１の層から各層ごとに一意のパターンを連続して作成するように構成され得、これにより、適切なプリントヘッドに２Ｄ層のその部分を印刷するように命令する。
したがって、例示的実装では、組み込みパッシブ部品、および埋め込みのパッシブ部品および／またはアクティブ部品を含むＡＭＥ回路を加工するために提供されるシステムおよび組成物を使用して実装される方法は、少なくとも１つのアクティブ部品を（例えば、ＩＣを自動的に配置し、それらをスローまたはウェルにはんだ付けすることによって）または同様に少なくとも１つのパッシブ部品を結合するステップの前に、実行される場合には、ＣＡＭモジュールを使用することと、ライブラリにアクセスすることと、ＡＭＥ回路の２Ｄ後続層を表す生成ファイルを取得することと、それらのステップを繰り返して、後続層を形成することを、さらに含む。当業者であれば、各２Ｄファイルが、例えば、インクで印刷されない空隙を含むその特定の層のパターンに対する導電性および誘電体パターンを含むように、自動的に生成されレンダリングされた３Ｄ視覚化ファイルから導出される、プリントヘッドパラメータに対応する所定の厚さの層またはスライスであり、したがって垂直に組み立てられると、埋め込みのアクティブ部品および／またはパッシブ部品を受容するようにサイズ設定され構成されたチャンバを形成することができることを容易に認識するであろう。
「チップ」という用語は、パッケージ化され、単体化されたＩＣデバイスを指する。「チップパッケージ」という用語は、特に、プリント回路基板（ＰＣＢ）などの回路基板にプラグイン（ソケット実装）またははんだ付け（表面実装）するためにチップが中に入るハウジングを示し、それによってチップ用の実装を作成し得る。電子機器では、チップパッケージまたはチップキャリアという用語は、部品または集積回路の周りに付加されて、それが損傷なく取り扱われて、回路内に組み込まれることを可能にする材料を示し得る。ある特定の実装では、埋め込みのアクティブデバイスおよびパッシブデバイスは、チップとして、またはチップパッケージとしてのいずれかで組み込まれ得、交換可能である。さらに、特に明記しない限り、チップパッケージは、単一チップパッケージ上に、複数のチップではなく、単体化されたチップを含む。
したがって、ＣＡＭモジュールは、組み込みパッシブ部品および埋め込みアクティブ部品を含むＡＭＥ回路の３Ｄ視覚化ファイルから変換されたファイルを格納する２Ｄファイルライブラリを備えることができる。「ライブラリ」という用語は、本明細書で使用される場合、３Ｄ視覚化ファイルから導出された２Ｄ層ファイルの集合を指し、各層の各導電性および誘電体パターンを適切な順序で印刷するために必要な情報を含み、コンピュータ可読媒体で実行され得るデータ収集アプリケーションによってアクセス可能であり使用され、すべてＣＡＭ上に格納され実装可能である。ＣＡＭは、ライブラリと通信する少なくとも１つのプロセッサと、少なくとも１つのプロセッサによって実行するための一組の操作命令を格納するメモリデバイスと、少なくとも１つのプロセッサおよびライブラリと通信する１つまたは複数のマイクロメカニカルインクジェットプリントヘッドと、２Ｄファイルライブラリ、メモリ、およびマイクロメカニカルインクジェットプリントヘッドと通信する１つの（または、複数の）プリントヘッドインターフェース回路、機能層に特定したプリンタ動作パラメータを提供するように構成された２Ｄファイルライブラリを、さらに含む。本開示の文脈において、機能層は、層を順番に印刷するための誘電体インクパターンおよび／または導電性インクパターン、ならびに印刷される誘電体パターンおよび導電性パターンのそれぞれの厚さを有する、２Ｄファイルライブラリにおいて定義された層を指す。
開示されるシステムにおいて提供される方法を使用して加工される多層ＡＭＥ回路に組み込まれたパッシブ部品は、例えば、少なくとも１つのインダクタ、コンデンサ（例えば、図１の１１０ｉ、１１１ｊを参照）、抵抗器（例えば、図４Ａの１３１を参照）、コイル、アンテナ（例えば、トレースアンテナ、例えば、図５Ｃの５５０を参照）、冷却パッド、ヒートパイプ、凝縮器、ウィック、冷却プラットフォーム、蒸気チャンバ、ソケット、および接触パッド（例えば、図５Ａの５２４を参照）であり得る。例示的な実装では、ヒートパイプ（またはめっき／中空ビア）１０２ｐ（図１）、５２１（図５Ｂ）は、焼結（熱）ウィックとして動作するように構成されためっきパイプであり得るか、または溝付き内部断面として直接印刷され、溝付きウィックとして動作するように適合され得る。
例示的な実装では、ＡＭＥ回路は多層ＡＭＥ回路であり、中空（すなわち、空虚）の中間層を画定し、冷却パッド、ヒートパイプ、およびウィックの少なくとも１つが中空中間層で終端する。例えば、ヒートパイプ（または、充填／めっきビア５２１）は、中空中間層（図示せず）で終端することができ、中空中間層は、例えば中空層を通る空気流を生成する圧電ファンなどの換気源と流体（気体、空気）連通することができる。追加的に、または代替的に、ヒートパイプは、ＡＭＥ回路の基底層で終端することができる（フレキシブルプリント回路（ＦＰＣ）および高密度相互接続プリント回路（ＨＤＩＰＣ）と交換可能）。ヒートパイプ（または充填／めっきビア５２１）は、はんだペーストで結合（グレージング）されるのではなく、開示のシステムを使用して印刷された冷却金属ブロックへの直接的な延長部とすることができ、したがって、より良好な接続およびより効率的なヒートウィッキングを作成することができる。加えて、他の実施例では、二相ヒートパイプを直接印刷することができ、この場合、液体から蒸気への熱力学的相変化（蒸発潜熱）によって冷却された部品から熱を伝達し、液体に戻すことができ、それによって、液体が毛細管作用によって蒸発器から凝縮器にパッシブに通過し、それによって毛細管は様々な層の組み立て中に一体的に加工される。
さらに、本明細書に記載のシステム、方法および組成物と併せて使用されるチップまたはチップパッケージ（そのチップを含む）は、クワッドフラットパック（ＱＦＰ）パッケージ、薄型スモールアウトラインパッケージ（ＴＳＯＰ）、スモールアウトライン集積回路（ＳＯＩＣ）パッケージ、スモールアウトラインＪリード（ＳＯＪ）パッケージ、プラスチックリードチップキャリア（ＰＬＣＣ）パッケージ、ウェハレベルチップスケールパッケージ（ＷＬＣＳＰ）、モールドアレイプロセスボールグリッドアレイ（ＭＡＰＢＧＡ）パッケージ、ボールグリッドアレイ（ＢＧＡ）、クワッドフラットノーリード（ＱＦＮ）パッケージ、ランドグリッドアレイ（ＬＧＡ）パッケージ、パッシブ部品、または前述の２つ以上を含む組み合わせであり得る。
ある特定の実施形態では、本明細書で提供されるシステムは、ＣＡＭモジュールと通信し、ＣＡＭモジュールの制御下にあるロボットアームであって、複数のアクティブ部品のそれぞれをその指定された位置に配置するように構成されたロボットアームをさらに備え、システムによって加工され得る。
ある特定の実施形態では、半導体ダイまたはデバイス（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）またはマイクロプロセッサ）は、プラットフォーム、ウェル、スロット、またはさもなければＡＭＥ回路内の指定された埋め込み部位上に直接実装され得、これにより、従来のダイパッケージを必要とせずに、アクティブ部品のアクティブ表面上の単一列または複数列に複数の接着パッド（例えば、図５Ｂの５１０ｄを参照）を有することができる。アクティブ部品を組み込んだＰＣＢ上またはＰＣＢ内に配置された回路トレースは、接着パッド５１０Ｄとそれぞれのはんだボール５２３などの導電性結合素子との間の電気通信を維持するのに役立つ（例えば、図５Ａを参照）。導電性素子は、通常、接触パッド（例えば、５２４）と電気的に連通し、それに取り付けられたはんだボール５２３を含むか、または単に、選択された回路トレースの終端点５２７上に直接配置された、もしくは電気的に連通するはんだボール５２６であり得る。
導電性素子またはボールは、例えば、グリッドアレイパターンで配置され得、導電性素子またははんだボールは、１つまたは複数の予め選択されたサイズ設定であり、１つ以上の予め選択された間隔またはピッチで互いに離間される。したがって、「微細ボールグリッドアレイ」（ＦＢＧＡ）という用語は、単に、比較的小さい導電性素子またははんだボールが互いに非常に短い間隔で離間されていると見なされるものを有する特定のボールグリッドアレイパターンを指し、寸法的に短い間隔またはピッチをもたらす。本明細書で一般に使用されるように、「ボールグリッドアレイ」（ＢＧＡ）という用語は、微細ボールグリッドアレイ（ＦＢＧＡ）およびボールグリッドアレイを包含する。したがって、例示的実装では、本明細書で記載の方法を使用して印刷される導電性インクの表すパターンは、相互接続（すなわち、はんだ）ボールを加工するように構成される。ある特定の例示的な実装では、システムは、ボールを受け取り、ＢＧＡを形成するようにサイズ設定および構成された小さな窪みを形成するように構成され得る。
代替的に、または追加的に、組み込みパッシブ部品および埋め込みアクティブ部品を含むプリント回路基板を加工するための方法および組成物で使用される付加製造システムは、第２の導電性インクジェットインク（すなわち、追加のタイプの導電性インクジェットインク）を分注するように適合された、第３のプリントヘッド（第４または任意の追加数の追加機能プリントヘッド）またはソース材料をさらに含むことができ、本方法は、第２の導電性インク組成物を提供することと、第２の導電性インクプリントヘッドを使用して、第２の導電性インクジェットインクに対応する所定のパターンを形成することであって、そのパターンが、接続端子、リードへの結合、相互接続ボール、またはそれらの組み合わせの２Ｄ提示である、形成することと、をさらに含む。
例示的な実装では、第１の導電性インクジェットインクは銀を含むことができ、第２のインクジェットインクは銅を含むことができ、したがって、銅接続端子を備えた銀電極を有する一体型組み込みコンデンサの印刷を可能にする。同様に、付加製造システムは、別の誘電体インクジェットインクを分注するように適合された追加のプリントヘッドをさらに含むことができ、本方法は、追加の誘電体インクジェットインク（ＤＩ）組成物を提供することと、追加のプリントヘッドを使用して、追加の誘電体インクジェットインクに対応する所定のパターンを形成することであって、そのパターンが、例えば、セラミックコンデンサ層、ＲＦアンテナコイルスペーサなどの２Ｄ提示である、形成することと、をさらに含む。例えば、第２のＤＩは、有機修飾されたシリケートベースのセラミック（ＯＲＭＯＤＳ）コモノマーを含むセラミックインク組成物であり得、これは、ゾル－ゲルメカニズムを介して重合するように構成され、フリーラジカル重合を介して重合するように構成されたビニル／アクリレート／メタクリレート成分に結合された、セラミック成分を有することができ、セラミック－ポリマー相互貫入ネットワークの二重連続相を形成することができる。したがって、例示的な実装では、本明細書に記載のシステムおよび方法を使用して、スタンドアロン（離散型）または一体型組み込み多層セラミックコンデンサ（ＭＬＣＣ）のいずれかを形成することができる。同様に、セラミックＤＩを使用して、本明細書で提供されるシステムおよび方法は、離散型または一体型組み込みセラミックアンテナ、例えば、モノポールアンテナ、逆Ｆアンテナ、または平面逆Ｆアンテナの少なくとも１つを加工するように適合され得、したがって、セラミックアンテナの利点（離調リスクの低減、環境感度の低減など）を、ＰＣＢトレースアンテナの利点（フォームファクタ、製造コストの低減など）とともに提供する。追加のプリントヘッドとして示されているが、２つ以上のインクジェットプリンタを組み合わせて単一のシステムを形成することができることが企図される。
「形成する」（および、その変形「形成される」など）という用語は、例示的な実装では、当技術分野で既知の任意の好適な方式を使用して、流体または材料（例えば、導電性インク）を別の材料（例えば、基板、樹脂、または別の層）と接触させて、圧送、注入、鋳込み、放出、変位、スポッティング、循環、または他の方法で配置することを指す。同様に、「埋め込まれた」という用語は、周囲の構造内にしっかりと結合されて結合されている、または材料もしくは構造内にぴったりともしくはしっかりと封入されているチップおよび／またはチップパッケージを指す。
本明細書に記載の適切なプリントヘッドによって堆積された絶縁層および／または誘電体層またはパターンの硬化は、例えば、加熱、光重合、乾燥、プラズマ堆積、アニーリング、酸化還元反応の促進、紫外線ビームによる照射、または前述のうちの１つまたは複数を含む組み合わせによって達成され得る。硬化は、単一の工程で実施する必要はなく、同時にまたは順次にいくつかの工程を伴うことができる（例えば、追加のプリントヘッドを用いた架橋剤の乾燥および加熱および堆積）
さらに、別の実施形態では、架橋は、架橋剤を使用する共有結合によって、すなわち、連結基を形成することによって、またはこれらに限定されないが、メタクリレート、メタクリルアミド、アクリレート、またはアクリルアミドなどのモノマーのラジカル重合によって、部分を一緒に接合することを指す。いくつかの実施形態では、連結基は、ポリマーアームの末端まで成長する。
したがって、例示的な実装では、ビニル成分は、モノマー、コモノマー、および／または多官能性アクリレートを含む群から選択されるオリゴマー、それらのカーボネートコポリマー、それらのウレタンコポリマー、または前述のものを含むモノマーおよび／またはオリゴマーの組成物である。このため、多官能性アクリレートは、１，２－エタンジオールジアクリレート、１，３－プロパンジオールジアクリレート、１，４－ブタンジオールジアクリレート、１，６－ヘキサンジオールジアクリレート、ジプロピレングリコールジアクリレート、ネオペンチルグリコールジアクリレート、エトキシ化ネオペンチルグリコールジアクリレート、プロポキシル化ネオペンチルグリコールジアクリレート、トリプロピレングリコールジアクリレート、ビスフェノール－Ａ－ジグリシジルエーテルジアクリレート、ヒドロキシピバル酸ネオペンタンジオールジアクリレート、エトキシ化ビスフェノール－Ａ－ジグリシジルエーテルジアクリレート、ポリエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、エトキシ化トリメチロールプロパントリアクリレート、プロポキシル化トリメチロールプロパントリアクリレート、プロポキシル化グリセロールトリアクリレート、トリス（２－アクリロイルオキシエチル）イソシアヌレート、ペンタエリスリトールトリアクリレート、エトキシ化ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、エトキシ化ペンタエリスリトールテトラアクリレート、ジトリメチロールプロパンテトラアクリレート、ジペンタエリスリトールペンタアクリレート、およびジペンタエリスリトールヘキサアクリレート、または前述のもののうちの１つまたは複数を含む多官能性アクリレート組成物である。
例示的な実装では、「コポリマー」という用語は、２つ以上のモノマーから導出されるポリマー（ターポリマー、テトラポリマーなどを含む）を意味し、「ポリマー」という用語は、１つ以上の異なるモノマーからの繰り返し単位を有する任意の炭素含有化合物を指す。
他の機能ヘッドは、本明細書に記載の方法を実装するためのシステムで使用されるインクジェットインクプリントヘッドの前、間、または後に配置され得る。これらは、所定の波長（λ）、例えば１９０ｎｍ～約４００ｎｍの電磁放射線を放出するように構成された電磁放射源を含み得、例示的な実装における例えば３９５ｎｍを使用して、導電性インクに使用される金属ナノ粒子分散体とともに使用され得る光重合性絶縁体および／または誘電体を加速および／または変調および／または促進することができる。他の機能的ヘッドは、加熱素子、様々なインク（例えば、コンデンサ、トランジスタなどの様々な部品の、支持体、事前はんだ付け接続インク、ラベル印刷）を有する追加のプリントヘッド、および前述のものの組み合わせであり得る。
他の同様の機能ステップ（および、したがって、これらのステップを用いるための支持システム）は、ＤＩまたは金属導電性インクジェットインクプリントヘッドのそれぞれの前または後に（例えば、導電層を焼結するために）行われ得る。これらのステップは（これらに限定されないが）、加熱ステップ（加熱素子によって用いられる、または熱風）、（フォトレジストマスク支援パターンの）光退色、光硬化、または任意の他の適切な（例えば、ＵＶ光源を使用する）活性放射線源への曝露、（例えば、真空領域または加熱素子を使用する）乾燥、（例えば、加圧プラズマガンおよびプラズマビームコントローラを使用する）（反応性）プラズマ蒸着、陽イオン開始剤、例えば［４－［（２－ヒドロキシテトラデシル）－オキシル］－フェニル］－フェニルヨードニウムヘキサフルオロアンチモネートを可撓性樹脂ポリマー溶液または可撓性導電性樹脂溶液に使用することによるようなクロスリンク、コーティング前、アニーリングまたは酸化還元反応の促進およびそれらの組み合わせ（これらのプロセスが利用される順序を問わない）を、含み得る。ある特定の実施形態では、レーザー（例えば、選択的レーザー焼結／溶融、直接レーザー焼結／溶融）、または電子ビーム溶融が、硬質樹脂および／または可撓性部分上で使用され得る。導電性部分の焼結は、本明細書に記載の組み込みパッシブ部品および埋め込みアクティブ部品を含むプリント回路基板の硬質樹脂部分の上に導電性部分が印刷される状況下であっても行うことができることに留意されたい。
導電性インク組成物を配合することは、もしあれば、堆積ツール（例えば、組成物の粘度および表面張力に関する）および堆積表面特質（例えば、親水性または疎水性、および基板または使用されていれば支持材料（例えば、ガラス）の界面エネルギー）、または連続層が堆積される基板層、によって課される要件を考慮し得る。例えば、導電性インクジェットインクおよび／またはＤＩのいずれかの粘性（印刷温度℃で測定）は、例えば、約５ｃＰ以上、例えば約８ｃＰ以上、または約１０ｃＰ以上、および約３０ｃＰ以下、例えば、約２０ｃＰ以下、または約１５ｃＰ以下であり得る。導電性インクは、それぞれ、約２５ｍＮ／ｍ～約３５ｍＮ／ｍの動的表面張力（インクジェットインク液滴がプリントヘッド開口部で形成されるときの表面張力を指す）を有するように構成（例えば、配合）され得、例えば、約２９ｍＮ／ｍ～約３１ｍＮ／ｍの動的表面張力が、５０ミリ秒および２５℃の表面寿命で最大気泡圧力張力測定によって測定され得る。動的表面張力は、剥離可能な基板、支持材料、樹脂層、またはそれらの組み合わせとの接触角が約１００°～約１６５°となるように定式化され得る。
例示的な実装では、「チャック」という用語は、基板またはワークピースを支持、把持、または保持するための機構を意味することが意図される。チャックは、１つ以上の部品を含み得る。一実施形態では、チャックは、ステージおよびインサートの組み合わせ、プラットフォームを含み、ジャケット付きであるか、そうでなければ加熱および／または冷却のために構成され、別の同様の部品、または任意のそれらの組み合わせを有し得る。
例示的な実装では、組み込みパッシブ部品および埋め込みアクティブ部品を含むプリント回路基板の直接、連続的、または半連続的インクジェット印刷を可能にするインクジェットインク組成物、システム、および方法は、プリントヘッド（または基板）が、例えば、２つの（Ｘ－Ｙ）（プリントヘッドがＺ軸でも移動できることを理解されたい）次元で、除去可能な基板または後続の任意の層の上の所定の間隔で操作されるときに、本明細書に提供される液体のインクジェットインクの液滴を一度にオリフィスから一度に１回吐出することによってパターン化され得る。プリントヘッドの高さは、層の数に応じて変更することができ、例えば、一定の間隔を維持することができる。各液滴は、例えば、オリフィスに動作可能に結合されたウェル内から、例示的な実装では、変形可能な圧電結晶を介して、圧電インパルスによって、命令に基づいて基板に対して所定の軌道を取るように構成され得る。第１のインクジェット金属インクの印刷は、付加的であり得、より多くの数の層を収容することができる。本明細書に記載の方法で使用される、提供されるインクジェットプリントヘッドは、約０．３μｍ～１０，０００μｍ以下の最小層フィルム厚を提供し得る。
記載の方法で使用され、かつ記載のシステムに実装可能な様々なプリントヘッド間で操作するコンベヤは、約５ｍｍ／秒～約１０００ｍｍ／秒の速度で移動するように構成され得る。例えば、チャックの速度は、例えば、所望のスループット、プロセスで使用されるプリントヘッドの数、本明細書に記載の組み込みパッシブ部品および埋め込みアクティブ部品を含むプリント回路基板の層の数および厚さ、インクの硬化時間、インク溶剤の蒸発速度、金属粒子または金属ポリマーペーストの第１のインクジェット導電性インクを含有するプリントヘッドと、第２の熱硬化性樹脂および基板形成インクジェットインクを含む第２のプリントヘッドとの間の間隔など、または前述の１つ以上を含む因子の組み合わせに依存し得る。
例示的な実装では、金属性（または金属性）インクおよび／または第２の樹脂インクの各液滴の容積は、０．５～３００ピコリットル（ｐＬ）、例えば１～４ｐＬの範囲とすることができ、駆動パルスの強度およびインクの特性に依存し得る。単一の液滴を噴射する波形は、１０Ｖ～約７０Ｖのパルス、または約１６Ｖ～約２０Ｖのパルスであり得、約２ｋＨｚ～約５００ｋＨｚの周波数で噴射され得る。
本明細書に記載の組み込みパッシブ部品および埋め込みアクティブ部品を含むプリント回路基板の加工に使用される組み込みパッシブ部品および埋め込みアクティブ部品を含むプリント回路基板を表現する３Ｄ視覚化ファイルは、ＯＤＢ、ＯＤＢ＋＋、．ａｓｍ、ＳＴＬ、ＩＧＥＳ、ＳＴＥＰ、Ｃａｔｉａ、ＳｏｌｉｄＷｏｒｋｓ、Ａｕｔｏｃａｄ、ＰｒｏＥ、３Ｄ Ｓｔｕｄｉｏ、Ｇｅｒｂｅｒ、Ｒｈｉｎｏ、Ａｌｔｉｕｍ、Ｏｒｃａｄ、または前述のもののうちの１つまたは複数を含むファイルであり得、少なくとも１つの実質的に２Ｄ機能層を表す（および、ライブラリにアップロードされる）ファイルは、例えば、ＪＰＥＧ、ＧＩＦ、ＴＩＦＦ、ＢＭＰ、ＰＤＦファイル、または前述のもののうちの１つ以上のラスタファイルを含む組み合わせであり得る。
ある特定の実施形態では、ＣＡＭモジュールは、例えば、電子部品、機械パーツ、コネクタなどの組み込みパッシブ部品および埋め込みアクティブ部品を含む１つまたは複数のＡＭＥ回路基板を加工するためのコンピュータプログラム製品をさらに備える。印刷された部品は、離散的な金属（導電性）部品と樹脂（絶縁性および／または誘電体）部品の両方を含むことができ、これらは、それぞれおよび両方が、ＰＣＢおよび／またはＦＰＣの硬質部分または可撓性部分のいずれか上に、任意選択的に同時にまたは順次連続的に印刷される。「連続」という用語およびその変形は、実質的に途切れのない工程での印刷を意味することを意図している。別の実施形態では、連続とは、層、部材、または構造の有意な破損がその長さに沿って存在しない層、部材、または構造を指す。
本明細書に記載の印刷プロセスを制御するコンピュータは、コンピュータ可読プログラムコードが組み込まれたコンピュータ可読記憶媒体を備えることができ、このコンピュータ可読プログラムコードは、デジタルコンピューティングデバイス内のプロセッサによって実行されると、３次元インクジェット印刷ユニットに対し、コンピュータ支援設計／コンピュータ支援製造（ＣＡＤ／ＣＡＭ）で生成された情報（例えば、３Ｄ視覚化ファイル）を前処理し、加工されるＡＭＥ回路（すなわち、組み込みパッシブ部品および埋め込みアクティブ部品を含むＡＭＥを表す３Ｄ視覚化ファイル）に関連付けられ、それによって、複数の２Ｄファイル（すなわち、ＡＭＥ回路を層ごとに印刷するための少なくとも１つの実質的に２Ｄ層を表すファイル）のライブラリを生成することと、３次元インクジェット印刷ユニットの第１のインクジェットプリントヘッドからの金属材料の液滴の流れを基板の表面に向けることと、第１のインクジェットプリントヘッドからのＤＩ樹脂材料の液滴の流れを基板の表面に向けることと、代替的または追加的に、別のインクジェットプリントヘッドからの液滴材料の流れを向けることと、基板のｘ－ｙ平面内で基板をインクジェットヘッドに対して移動することであって、基板のｘｙ平面内で基板をインクジェットヘッドに対して移動するステップは、複数の層（および／または、各層内の導電性またはＤＩインクジェットインクのパターン）のそれぞれについて、ＡＭＥ回路の層ごとの加工において実行される、移動することと、のステップを実行させる。
加えて、コンピュータプログラムは、本明細書に記載の方法のステップを実行するためのプログラムコード手段、ならびにコンピュータによって読み取ることができる媒体に格納されたプログラムコード手段を含むコンピュータプログラム製品を含むことができる。本明細書に説明される方法で使用されるメモリデバイスは、様々なタイプの不揮発性メモリデバイスまたは記憶デバイス（つまり、電力がない場合にその情報を失わないメモリデバイス）のいずれかであり得る。「メモリデバイス」という用語は、インストール媒体、例えば、ＣＤ－ＲＯＭ、フロッピーディスク、またはテープデバイス、または磁気媒体などの不揮発性メモリ、例えば、ハードドライブ、光ストレージ、またはＲＯＭ、ＥＰＲＯＭ、ＦＬＡＳＨなどを包含することを意図している。メモリデバイスは、他の種類のメモリ、またはそれらの組み合わせも含んでもよい。さらに、メモリ媒体は、プログラムが実行される第１のコンピュータ（例えば、提供される３Ｄインクジェットプリンタ）に位置してもよく、および／またはインターネットなどのネットワーク上で第１のコンピュータに接続する第２の異なるコンピュータに位置してもよい。後者の場合、第２のコンピュータは、実行のために第１のコンピュータにプログラム命令をさらに提供し得る。「メモリデバイス」という用語はまた、異なる位置、例えば、ネットワーク上で接続されている異なるコンピュータに存在し得る２つ以上のメモリデバイスを含んでもよい。したがって、例えば、ビットマップライブラリは、提供される３Ｄインクジェットプリンタに結合されたＣＡＭモジュールから離れたメモリデバイス上に存在し、提供される３Ｄインクジェットプリンタによって（例えば、広域ネットワークによって）アクセス可能であり得る。
特に明記しない限り、以下の議論から明らかなように、本明細書の記載全体を通して、「処理」、「装填」、「通信」、「検出」、「計算」、「決定」、「分析」などの用語を利用することが、トランジスタアーキテクチャなどの物理的に表わされるデータを物理的構造（すなわち、樹脂または金属／金属性）層として同様に表わされる他のデータに操作および／または変換する、コンピュータまたはコンピューティングシステム、または同様の電子コンピューティングデバイスの動作および／またはプロセスを指すことが理解される。
さらに、本明細書で使用される場合、「２Ｄファイルライブラリ」という用語は、組み込みパッシブ部品および組み込みアクティブ部品を含む単一のＡＭＥ回路、またはそれぞれが所与の目的に使用される組み込みパッシブ部品および埋め込みアクティブ部品を含む複数のＡＭＥ回路をともに定義する所与の一組のファイルを指す。さらに、「２Ｄファイルライブラリ」という用語は、検索がＡＭＥ回路全体に対するものであるか、またはＡＭＥ回路内の所与の特定の層に対するものであるかにかかわらず、所与のＰＣＢの構造層を提供するためにインデックス付けされ、検索され、再組み立てされることが可能な一組の２Ｄファイルまたは任意の他のラスタグラフィックファイルフォーマット（一般に矩形グリッドの形態のピクセルの集合としての画像の表現、例えば、ＢＭＰ、ＰＮＧ、ＴＩＦＦ、ＧＩＦ）を指すために使用することもできる。
コンピュータ支援設計／コンピュータ支援製造（ＣＡＤ／ＣＡＭ）で生成された情報は、加工される本明細書に記載の組み込みパッシブ部品および埋め込みアクティブ部品を含むＰＣＢに関連付けられ、方法、プログラム、およびライブラリで使用され、変換されたＣＡＤ／ＣＡＭデータパッケージに基づくことができ、例えば、ＩＧＥＳ、ＤＸＦ、ＤＷＧ、ＤＭＩＳ、ＮＣファイル、ＧＥＲＢＥＲ（登録商標）ファイル、ＥＸＣＥＬＬＯＮ（登録商標）、ＳＴＬ、ＥＰＲＴファイル、ＯＤＢ、ＯＤＢ＋＋、．ａｓｍ、ＳＴＬ、ＩＧＥＳ、ＳＴＥＰ、Ｃａｔｉａ、ＳｏｌｉｄＷｏｒｋｓ、Ａｕｔｏｃａｄ、ＰｒｏＥ、３Ｄ Ｓｔｕｄｉｏ、Ｇｅｒｂｅｒ、Ｒｈｉｎｏ ａ Ａｌｔｉｕｍ、Ｏｒｃａｄ、Ｅａｇｌｅファイル、または前述の１つまたは複数を含むパッケージであり得る。追加的に、グラフィックスオブジェクトに付加された属性は、加工に必要なメタ情報を転送し、ＡＭＥを正確に定義することができる。したがって、例示的な実装では、前処理アルゴリズムを使用して、本明細書に記載のＧＥＲＢＥＲ（登録商標）、ＥＸＣＥＬＬＯＮ（登録商標）、ＤＷＧ、ＤＸＦ、ＳＴＬ、ＥＰＲＴ ＡＳＭなどが、２Ｄファイルに変換される。
本明細書に開示される部品、プロセス、アセンブリ、およびデバイスのより完全な理解は、添付の図面を参照することによって得ることができる。これらの図（ｆｉｇｕｒｅｓ）（本明細書では「図（ＦＩＧ．ｓ）」とも呼ばれる）は、本開示の利便性および実証の容易さに基づく単なる概略図（例えば、図解）であり、したがって、デバイスまたはその部品の相対的なサイズおよび寸法を示すこと、および／または例示的な実施形態の範囲を定義または制限することを意図するものではない。以下の説明では、わかりやすくするために特定の用語を使用しているが、これらの用語は、図面で図解するために選択された実施形態の特定の構造のみを指すことを意図するものであり、開示の範囲を定義または制限することを意図するものではない。以下の図面および以下の説明において、同様の数値指定は、同様の機能の部品を指すことを理解されたい。
図１～図３を参照すると、図１にＡＭＥ回路１００のＸ－Ｚ断面が示されており、そこでは、上部電極１１０ｉおよびベース電極１１１ｊを有する水平コンデンサが一体的に組み込まれ、提供される方法を使用して、記載のシステムで印刷される。図１に示されるように、いくつかのコンデンサは、単一のＰＣＢ内に分散され得、図５Ｂに示されるように、単一のモジュール式ＰＣＢを形成してより大きなＰＣＢに集積させることができる。図１に戻ると、電極は、ＤＩ１０１によって分離された上部１０５または下部１０６の層から異なる間隔で埋め込まれ得るが、依然として、電極間で同一の間隔（例えば、ｄ１＝ｄ２＝ｄ３＝ｄ４＝ｄ５）を有し、したがって、硬化および／または焼結中のチャック温度、ＵＶおよび／またはＩＲ放射への熱曝露の程度を変化させてＡＭＥ回路に提供し、したがって電極プレートの最終性能に対する制御を変化させることができる。図２に示されるように、水平コンデンサはディスクとして形成され得、したがって、プレート間の間隔が図３に示されるプレート寸法（ｄ３、ｄ４、ｄ５）よりも大きい平行プレートコンデンサにおいて顕著なエッジ効果を潜在的に低減することができる。図示されるように、平行平板コンデンサは、ビア（充填またはめっき）１０２ｐおよびトレース１０３ｑの組み合わせを用いて、ＡＭＥ回路１００の最上層上の接触パッド（図示せず、例えば、５２４、５２６（図５Ａ））に接続され得る。図３と比較して、上部電極１１０ｉとベース電極１１１ｊとの間隔は、ＩＲおよび／またはＵＶ放射への電極の露光が、追加の層の構築中に一定に維持されるように変化する。
様々な垂直平行板コンデンサを示す図４Ａ～４Ｃを参照する。例えば、抵抗器１３１は、平行板垂直電極コンデンサの間に導入され得る。さらに、提供されるシステムを使用して実装される記載の方法を使用して、最上層１０５に開口する第１のポートの出力ライン４０１および最下層１０６に開口する第２のポートの出力ライン４０２を有する相互嵌合型コンデンサを加工することができる。記載の方法を使用して、出力ライン４０１および４０２の幅は、ＰＣＢでのそれらの意図された使用、すなわち、モジュール式部品として使用される離散的部品コンデンサとして、またはより大きなＰＣＢと一体化、そのいずれかに合わせて事前に決定され、設計され得る。同様に、相互嵌合型コンデンサの他のパラメータを設計および直接印刷することができる。これらのパラメータは、例えば、これらは各ポートにおいて同一でも異なってもよいが、端子台４０５、４０６、フィンガーリード４０３、４０４の幅および長さ、フィンガー電極４２１ｋの数および幅、端子台４０５、４０６とそれらの対応するフィンガー電極４２１ｋとのギャップＧ１、Ｇ２、各ポート（ｓ１、ｓ２）において同一でも異なってもよい隣接する平行なフィンガー電極４２１ｋ間のスペースＳ、平行フィンガー電極４２１ｋの重複長Ｌ、のうちの少なくとも１つであり得る。
図４Ｂは、（めっきまたは充填）ビア４１０～４１４を有する上部層１０５にそれぞれ接続された個々の平行電極４２０ｎ対を示している。ここでも、ビア４１０～４１４、ならびに電極４２０ｎの数および長さは、これらの意図された目的のために設計および加工され得る。図４Ｃおよび４Ｄを参照すると、（同軸）コンデンサを形成する同心垂直平行電極を示している。示されるように、円筒形（または同軸）コンデンサのすべてのパラメータは、提供される方法で記載のシステムを使用して設計および加工され得る。同心電極４２２ｌの数、円筒形コンデンサの高さｈ、各電極の半径（ｒ ｎ）、ならびに隣接する筒状電極４２２ｌ間の間隔。同様に、出力ライン４３１、４３２、４３３の位置は、円筒形同軸コンデンサの最適なパッケージングを提供するように設計され得る。さらに、円筒形コンデンサの外側のＤＩ１０１は、円筒形コンデンサの内側のＤＩ１０１’と同一または異なる比誘電率（εｒ）を有することができる。例示的な実装では、円筒形コンデンサの内側のＤＩはセラミックコモノマーから構成され得、一方、外側のＤＩ１０１は、熱硬化性メタクリレートのモノマー、オリゴマー、またはポリマーから形成され得る。したがって、ＤＩ１０１は、ポリエステル（ＰＥＳ）、ポリエチレン（ＰＥ）、ポリビニルアルコール（ＰＶＯＨ）、ポリ（酢酸ビニル）（ＰＶＡ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリ（ビニルピロリドン）、または前述の１つまたは複数の混合物またはコポリマーを含む組み合わせであり得る。
ここで図５Ａから６Ｂを参照すると、記載のシステムおよび方法を使用して加工されたいくつかの基本構造の実施形態を示しており、ＡＭＥ回路設計および加工の当業者であれば、必ずしも図に記載および／または例示されていないトレースおよび（充填および／またはめっき）ビアの存在を容易に認識するであろうと仮定する。したがって、これらの図は、チップパッケージまたは他の別のアクティブ部品（例えば、マイクロファン）に動作可能に結合するように構成された各接触パッドを備えた垂直集積ＡＭＥのための、複数の入れ子構成同心接触パッドのうちの少なくとも１つ、およびアクティブ部品レセプタクルを形成するための様々な構成を示し、それによって垂直集積多層ＰＣＢを形成する。図５Ａに示されるように、本明細書で提供されるシステムは、記載の方法を実装しており、段階的（段状、***状）窪み、またはウェル、またはスロットもしくは指定された部位１６１、１６２、１６３を形成することができ、それぞれアクティブ部品５０１、５０２、および５０３を収容および結合するように構成されている。本明細書に記載のようにシステムを使用して、図５Ａに示されるように、本明細書に記載のシステムを使用して、ビア５２１の終端として、またはトレース５２２の端部においてのいずれかで、接触パッド５２４、５２７を印刷することが可能である。さらに、提供される方法を実装する記載のシステムを使用して印刷されたＡＭＥは、より大きなデバイスまたはＡＭＥ回路に動作可能に結合されるモジュール式ＡＭＥ部品を形成することができる。図５Ｂに示されるように、接着パッド５１０ｄが印刷され得、または代替的に、ソケットが、垂直集積ＡＭＥ回路をより大きな（または、より小さなもしくは同一のサイズの）ＡＭＥ回路に結合するために使用される一体的に印刷されたバンドとすることができる（例えば、図６Ｂを参照）。また、図５Ａ～５Ｃには、相互接続ボール５２３、５２６が示されており、これらは、アクティブ部品５０１～５０３のはんだボールとして使用され得る。垂直集積されたアクティブ部品の数は、必ずしも図示のように３つである必要はなく、少なくとも１つであってもよいことに留意されたい。「垂直に集積された」という用語は、例示的実装において、アクティブ部品およびパッシブ部品のうちの少なくとも一方と、およびＸＹＺデカルト座標系のＸＺ断面における同一の垂直軸上のアクティブ部品とパッシブ部品の少なくとも一方とを集積することを指す。図５Ｃに示されるように、指定された部位、例えば１６３は、冷却媒体５１５との連通を提供するように構成された開口部１８０を画定することができ、冷却媒体は、空気、または液体もしくは他の気体であり得、または別の実施形態では、本明細書に記載のような他の冷却手段としてもよい。同様に、図５Ｃのビア５２１は、例示的な実施形態では、ヒートパイプまたはヒートウィックとして動作するめっきビアである。図５Ｄは、ＡＭＥ回路モジュールの例示的な実装を示しており、ＡＭＥ回路モジュールは、埋め込みアクティブ部品５０１～５０３に加えて、電池７００（図示せず）を収容および係合するように構成された電池レセプタクル（またはオープンハウジング）５４０をさらに備え、ある特定の実施形態では、より低い電圧のアクティブ部品に電力を供給するために使用され得る、例えば、インダクタ（またはアンテナ）５５０に電力供給するように構成された電池電極５４１、および５４２を含む。図５Ｅを参照すると、図５Ｄに示される同様の配置の等角図を示しており、垂直集積ＩＣ５０１～５０３は、電池に必要な接点５４１、５４２を含む、特別に加工されたウェル５４０内に配置された電池を介して電力供給される、一体的に印刷された誘導コイル５５１によって電力供給される。この構造は、ワイヤレス通信が必要な場合、または誘導デバイスが必要とされる適用例における例示的実装で使用され得る。
例示的な実装では、図６Ａに示される垂直集積ＡＭＥ回路６０１を、垂直集積ＡＭＥ回路６０２（例えば、図６Ｂを参照）に結合して、両側垂直集積ＡＭＥ回路を形成することができる。前述のように、ソケットは一方または両方のＡＭＥ回路に印刷され得、両側垂直集積ＡＭＥ回路を他のＡＭＥに電気的および機械的に結合することを可能にするように構成される。本明細書に記載の垂直集積ＡＭＥ回路は、ＩＣおよび他の部品を結合することができるユニットブロックとして必ずしも付加製造を使用しない現在のプロセスにおける基板として使用することができ、追加的にまたは代替的に、示されたＡＭＥは付加製造を使用して加工されていない、より大きい（または、より小さい）ＡＭＥに追加され得ることが企図される。
ここで、図７Ａ、図７Ｂを参照すると、パッシブ接地単方向ＤＣ－ＤＣコンバータ、および図７Ｂには双方向ＤＣ－ＤＣコンバータが示されている。図７Ａに示されるように、バー７０４は接地を形成して、第１の電流ループ７０１、７０２、７０３、７０４、および第２の電流ループ７０１、７０４、７０３、７０５を形成することが可能である。加えて、図７Ｂに示されるように、電流ループは、形成された電流ループ７０１、７０５、７１４、７１１、７１３、７０４、および７０１、７０２、７１２、７１１、７１３、７０４において、一体的に印刷されたコンデンサ７２５、７２６、７２７によって遮断され得る。
図８は、付加製造を使用して、埋め込みコンデンサ、インダクタ、抵抗器（そのような保護を必要とするトランジスタまたは他のチップパッケージ）向けに、放射線、ＵＶ、電磁気、およびＲＦ遮蔽を提供する構成を示している。例えば、図８は、単純な二重プレート８１１、８１１’水平コンデンサ（左）、ならびに相互嵌合型コンデンサプレート８２１ｈ（例えば、図４Ａを参照）配置（右）を示しており、両方とも、付加製造を使用して加工されたＵＶ／ＲＦ／放射線遮蔽カプセル８１０、８２０に封入される。カプセルは、浮遊（すなわち、接地されていない）か、または接地のいずれかであり得、上部と底部に開口部８１６、８１９、および８２７、８３０があり、ブラインドビアまたはベリードビアのいずれかを有する接点８１５、および８２９および８１７がコンデンサプレート８１１、８１１’および８２１Ｈに結合することが可能になり得る。プレートの直列接続および垂直プレートについても、同様の配置を行うことができる（例えば、図４Ａを参照）。遮蔽カプセル８１０、８１１は、完全に金属性材料で、または、ある特定の実施形態では、全体的または部分的にセラミック材料で作製され得る。他のパッシブ部品は、例えば、隣接するチップパッケージまたは他のパッシブ部品間の「クロストーク」または寄生関係を抑制する必要がある状況において遮蔽され得る。
ここで図９Ａ、図９Ｂを参照すると、例えば図１に記載されているように、ＡＭＥ回路（クーポン）のＺ－Ｘ断面における、ＰＣＢの上面１０５からの上部電極１１０ｉの間隔（すなわち、ＤＩ厚さ）の関数として、電極間に固定誘電体（ＤＩ）厚さを有する水平コンデンサに対する比誘電率（εｒ）の依存性を示すグラフ（下側）が示されており、図９Ｂは、ＡＭＥ回路（クーポン）概略図のＺ－Ｘ断面における電極間の厚さの関数として、電極間に図３に記載され図示されているように変化する誘電体（ＤＩ）厚さを有する水平コンデンサに対する比誘電率（εｒ）の依存性のグラフ（下側）が示されている。示されるように、平行電極１１０ｉと１１１ｊとの間の固定間隔に対して、比誘電率は（εｒ）は、クーポンの上面から上部電極１１０ｉの間隔に比例する。逆に、１１０ｉおよび１１１ｊの平行電極間のしきい値間隔を超えると、約２５０μｍで比誘電率（εｒ）がプラトーとなり、一定のままである。例示的な実装では、この配置を使用して、加工プロセス中に、パッシブコンデンサ部品に熱機械的安定性および性能の一貫性および信頼性の改善を提供することができる。
同様に、図１０～図１５は、本明細書で提供される方法を用いて加工された、完全埋め込みコンデンサにおける様々な処理変数に対する比誘電率（εｒ）の依存性を示すグラフである。これらは、完全強度の７０％でＵＶを使用してＤＩを硬化させたときの誘電体厚さの関数としての誘電率（εｒ）（図１０）、完全強度の７０％（下）と１００％（上）の両方でＵＶを使用してＤＩを硬化させたときの誘電体の厚さの関数としての誘電率（εｒ）（図１１）、２枚のプレートのコンデンサの動きで最大強度の７０％のＵＶを使用してＤＩを硬化させたときの最上層からの誘電体の厚さの関数としての誘電率（εｒ）（例えば、図１を参照）（図１２）、２枚のプレートのコンデンサの動きで完全な強度の７０％（下）および１００％（上）のＵＶを使用してＤＩを硬化させたときの最上層からの誘電体の厚さの関数としての誘電率（εｒ）（例えば、図１を参照）（図１３－１）、１枚のプレートのコンデンサの動きで最大強度の７０％のＵＶを使用してＤＩを硬化させたときの最上層からの誘電体の厚さの関数としての誘電率（εｒ）（例えば、図３）（図１４）、１枚のプレートのコンデンサの動きで完全な強度の７０％（下）および１００％（上）のＵＶを使用してＤＩを硬化させたときの最上層からの誘電体の厚さの関数としての誘電率（εｒ）（例えば、図３を参照）（図１３－２）、を含む。本明細書で提供される計算で使用される自由空間の誘電率－真空－は、約８．８５ｘ１０－１２ファラッド／メートル（Ｆ／ｍ）に等しいことに留意されたい。本明細書で使用される場合、比誘電率（εｒ）は、真空の誘電率に対する特定の材料の誘電率である。
本明細書で使用される「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語およびその派生語は、記載された特徴、要素、部品、群、整数、および／またはステップの存在を指定するが、他の記載されていない特徴、要素、部品、群、整数、および／またはステップの存在を除外しない、制約のない用語であることを意図している。前述のことは、用語「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｖｉｎｇ）」、およびそれらの派生語などの類似の意味を有する単語にも適用される。
本明細書で開示されるすべての範囲は、端点を含み、端点は互いに独立して組み合わせることができる。「組み合わせ」には、ブレンド、混合物、合金、反応生成物などが含まれる。本明細書の用語「１つの（ａ）」、「１つの（ａｎ）」および「その（ｔｈｅ）」は、量の制限を示すものではなく、本明細書で特に明記しない限り、または文脈により明らかに矛盾しない限り、単数および複数の両方を包含すると解釈されるものとする。本明細書で使用される接尾辞「（単数または複数）」は、それが修飾する用語の単数および複数の両方を含むことを意図し、それにより、その用語の１つ以上を含む（例えば、プリントヘッド（単数または複数）は１つ以上のプリントヘッドを含む）。明細書全体を通じて、「一実施形態」、「別の実施形態」、「例示的実装」などへの言及は、存在する場合、実施形態に関連して記載の特定の要素（例えば、特徴、構造、および／または特質）が本明細書に記載の少なくとも１つの実施形態に含まれることを意味し、他の実施形態に存在してもしなくてもよいことを意味する。加えて、説明された要素を、様々な実施形態において任意の好適な方式で組み合わせてもよいことを理解されたい。さらに、本明細書の「第１」、「第２」などの用語は、任意の順序、量、または重要性を示すのではなく、一方の要素から別の要素を示すために使用される。
同様に、「約」という用語は、量、サイズ、配合、パラメータを意味し、他の量および特質が正確ではないことやその必要がないことを意味するが、必要に応じて、許容範囲、変換係数、四捨五入、測定誤差など、および当業者に既知の他の要因を反映して、近似および／またはより大きいかより小さいことがあり得る。一般に、量、サイズ、配合、パラメータ、または他の量もしくは特質は、明示的にそう述べられているかどうかにかかわらず、「約」または「おおよそ」である。
したがって、例示的な実装では、本明細書で提供されるのは、付加製造電子（ＡＭＥ）回路であり、コンデンサ、インダクタ、および抵抗器のうちの少なくとも１つを複数備え、それぞれが完全に誘電体マトリックス内に埋め込まれており、（ｉ）コンデンサ、インダクタ、および抵抗器のうちの少なくとも１つのそれぞれは、少なくとも１つの対の水平プレートまたは垂直プレートを含み、（ｉｉ）一対の水平プレートは、ブラインドビア、ベリードビア、およびスルーホールビアのうちの少なくとも１つによって結合されており、（ｉｉｉ）少なくとも１つのコンデンサは相互嵌合型コンデンサであり、（ｉｖ）垂直コンデンサはマルチプレートコンデンサであり、（ｖ）少なくとも１つのコンデンサは、浮遊遮蔽金属カプセルおよび接地遮蔽金属カプセルの少なくとも一方に封入され、それぞれが、ＵＶ、電磁気、および無線周波数照射のうちの少なくとも１つから少なくとも１つのコンデンサを遮蔽するように適合されており、（ｖｉ）遮蔽カプセルはセラミックを含む。
別の例示的な実装では、本明細書で提供されるのは、複数の同心入れ子構造接触パッド、およびアクティブ部品レセプタクルを含むＡＭＥ回路であり、各接触パッドは、チップおよびチップパッケージのうちの少なくとも一方に動作可能に結合するようにサイズ設定および構成されており、（ｖｉｉ）チップパッケージは、クアッドフラットパック（ＱＦＰ）パッケージ、薄型スモールアウトラインパッケージ（ＴＳＯＰ）、スモールアウトライン集積回路（ＳＯＩＣ）パッケージ、スモールアウトラインＪリード（ＳＯＪ）パッケージ、プラスチックリードチップキャリア（ＰＬＣＣ）パッケージ、ウェハレベルチップスケールパッケージ（ＷＬＣＳＰ）、モールドアレイプロセスボールグリッドアレイ（ＭＡＰＢＧＡ）パッケージ、クアッドフラットノーリード（ＱＦＮ）パッケージ、およびランドグリッドアレイ（ＬＧＡ）パッケージのうちの少なくとも１つであり、ＡＭＥ回路は、（ｖｉｉｉ）同心入れ子構造接触パッドを取り囲む誘導コイル、および／または（ｉｘ）同心の入れ子の接触パッドを囲まない、すなわち、接触パッドを含まない位置で完全にＤＩマトリックスに埋め込まれた誘導コイルをさらに含んでおり、（ｘ）誘導入れ子構造接触パッドを囲む誘導コイルは、電池ウェルと電気的に通信しており、（ＡＭＥ回路は、）（ｘｉ）抵抗器、コンデンサ、コイル、アンテナ、冷却パッド、ヒートパイプ、凝集器、ウィック、冷却プラットフォーム、蒸気チャンバ、およびソケットのうちの少なくとも１つをさらに備えており、（ＡＭＥ回路は、）（ｘｉｉ）中空中間層をさらに含み、冷却パッド、ヒートパイプ、およびウィックのうちの少なくとも１つがそれぞれ中空中間層で終端しており、（ｘｉｉｉ）ＡＭＥ回路は、複数の同心入れ子構造接触パッドおよびアクティブ部品レセプタクルを含む上側と、複数の接着パッドを含む下側とを有しており、（ｘｉｖ）複数の同心入れ子構造接触パッドおよびアクティブ部品レセプタクルを含む上側と、複数の接着パッドを含む下側とを有するＡＭＥ回路は、複数の同心入れ子接触パッドおよびアクティブ部品レセプタクルを含む上側と、複数の接着パッドごとに複数の接着パッドを含む下側とを有する別のＡＭＥ回路に結合されている。
さらに別の例示的な実装では、本明細書で提供されるのは、付加製造を使用して、複数のパッシブ部品およびアクティブ部品を含む付加製造電子（ＡＭＥ）回路のフォームファクタを縮小する方法であり、本方法は、インクジェット印刷システムであって、誘電体インクを分注するように適合された第１のプリンとヘッドと、導電性インクを分注するように適合された第２のプリントヘッドと、第１および第２のプリントヘッドに動作可能に結合され、基板を各プリントヘッドに搬送するように構成されたコンベヤと、第１のプリントヘッド、第２のプリントヘッド、およびコンベヤと通信するコンピュータ支援製造（「ＣＡＭ」）モジュールと、を有し、ＣＡＭモジュールが、少なくとも１つのプロセッサと、不揮発性メモリと、不揮発性メモリに格納された一組の実行可能命令とを備え、一組の実行可能命令が実行されると、少なくとも１つのプロセッサに対して、インフラストラクチャ要素を表す３Ｄ視覚化ファイルを受信することと、３Ｄ視覚化ファイルを使用して、複数の層ファイルを含むライブラリを生成し、各層ファイルは、複数の埋め込みのパッシブ部品およびアクティブ部品を含むＡＭＥ回路の印刷のための実質的に２Ｄ層を表すことと、ライブラリを使用して、ＡＭＥ回路の導電性部分を印刷するための各層ファイルの導電性部分を含む導電性インクパターンを生成することと、ライブラリを使用して、ＡＭＥ回路の誘電体部分を印刷するために各層ファイルの誘電体インクジェットインク部分に対応するインクパターンを生成することであって、ＣＡＭモジュールが、第１のプリントヘッドおよび第２のプリントヘッドのそれぞれを制御するように構成される、生成することと、を行わせるように構成されている、インクジェット印刷システムを提供することと、誘電体インクジェットインク組成物、および導電性インクジェットインク組成物を提供することと、ＣＡＭモジュールを使用して、第１の層に対応するファイルを取得することと、第１のプリントヘッドを使用して、誘電体インクジェットインクに対応するパターンを形成することと、絶縁インクジェットインクおよび誘電体インクジェットインクのうちの少なくとも一方に対応するパターンを硬化させることと、第２のプリントヘッドを使用して、導電性インクジェットインクに対応するパターンを形成することと、導電性インクジェットインクに対応するパターンを焼結することと、任意選択的に、少なくとも１つのアクティブ部品を印刷された第１の層に結合することであって、導電性インクジェットインクおよび誘電体インクジェットインクが、パッシブ成分を形成し第１の層内に埋め込まれるように適合される、結合することと、を含み、（ｘｖ）一組の実行可能命令は、実行されると、少なくとも１つのプロセッサに対して、３Ｄ視覚化ファイルを使用して、複数の後続層ファイルのライブラリを生成するように構成され、各後続ファイルは、複数の埋め込みパッシブ部品およびアクティブ部品を含むＡＭＥ回路の後続部分を印刷するために実質的に２次元（２Ｄ）後続層を表し、各後続層ファイルは印刷順序によってインデックスが付けられ、（ｘｖｉ）導電性インクジェットインクに対応するパターンを焼結するステップに続いて、ＣＡＭモジュールを使用してライブラリにアクセスすることと、ＡＭＥ回路の２Ｄ後続層を表す生成ファイルを取得することと、後続層を形成するためのステップを繰り返すことと、をさらに含み、（ｘｖｉｉ）パッシブ部品は、インダクタ、コンデンサ、抵抗器、コイル、アンテナ、冷却パッド、ヒートパイプ、凝集器、ウィック、冷却プラットフォーム、蒸気チャンバ、ソケット、および接触パッドのうちの少なくとも１つであり、（ｘｖｉｉｉ）ＡＭＥ回路は、中空中間層を画定する多層ＡＭＥ回路であり、冷却パッド、ヒートパイプ、およびウィックのうちの少なくとも１つは、それぞれ中空中間層で終端し、（ｘｉｘ）コンデンサは、同心コンデンサ、水平コンデンサ、垂直コンデンサ、および相互嵌合型コンデンサのうちの少なくとも１つであり、本方法は、（ｘｘ）複数の入れ子構造同心接触パッドのうちの少なくとも１つ、およびアクティブ部品レセプタクルを形成することをさらに含み、各接触パッドは、チップおよびチップパッケージの少なくとも一方に動作可能に結合するように構成され、それによって垂直集積多層ＡＭＥ回路を形成し、（ｘｘｉ）中空中間層は、冷却液源、冷却気体源、および冷却空気源のうちの少なくとも１つと流体連通しており、（ｘｘｉｉ）チップパッケージは、クアッドフラットパック（ＱＦＰ）パッケージ、薄型スモールアウトラインパッケージ（ＴＳＯＰ）、スモールアウトライン集積回路（ＳＯＩＣ）パッケージ、スモールアウトラインＪリード（ＳＯＪ）パッケージ、プラスチックリードチップキャリア（ＰＬＣＣ）パッケージ、ウェハレベルチップスケールパッケージ（ＷＬＣＳＰ）、モールドアレイプロセスボールグリッドアレイ（ＭＡＰＢＧＡ）パッケージ、クアッドフラットノーリード（ＱＦＮ）パッケージ、およびランドグリッドアレイ（ＬＧＡ）パッケージのうちの少なくとも１つであり、（ｘｘｉｉｉ）付加製造システムは、ロボットアームをさらに含み、本方法は、複数の接触パッドのうちの少なくとも１つにはんだペーストを堆積させることと、ロボットアームを使用して、チップパッケージを複数の接触パッドのうちの少なくとも１つの上に配置することと、をさらに含み、（ｘｘｉｖ）導電性インクジェットインクを表すパターンは、相互接続ボールを加工するように構成されており、（ｘｘｖ）付加製造システムは、第２の導電性インクジェットインクを分注するように適合された第３のプリントヘッドをさらに含み、本方法は、第２の導電性インク組成物を提供することと、第２の導電性インクプリントヘッドを使用して、第２の導電性インクジェットインクに対応する所定のパターンを形成することであって、そのパターンは、接続端子、リードへの結合、相互接続ボール、または前述のものを含む組み合わせの２Ｄ提示である、形成することと、をさらに含み、（ｘｘｖｉ）第１のプリントヘッド内の導電性インクジェットインクは銀を含み、第２の導電性インクジェットインクは銅を含み、（ｘｘｖｉｉ）アクティブ部品レセプタクルは、電池レセプタクルである。
変換された３Ｄ視覚化ＣＡＤ／ＣＡＭデータパッケージに基づいたインクジェット印刷を使用する、組み込みパッシブ部品および埋め込みアクティブ部品を含むプリント回路基板の３Ｄ印刷のための前述の開示は、いくつかの実施形態に関して記載されていたが、その他の実施形態は、本明細書の開示によって当業者に明らかになるであろう。さらに、説明された実施形態は、例としてのみ提示されており、本発明の範囲を限定することを意図するものではない。実際、本明細書に説明される新規の方法、プログラム、ライブラリ、およびシステムを、その精神から逸脱することなく、他の様々な形態で具体化してもよい。したがって、他の組み合わせ、省略、置換、および修正は、本明細書の開示を考慮することで当業者に明らかになるであろう。

Claims (31)

  1. コンデンサ、インダクタ、および抵抗器のうちの少なくとも１つを複数備え、それぞれが誘電体マトリックス内に完全に埋め込まれている付加製造電子（ＡＭＥ）回路。
  2. 前記コンデンサ、インダクタ、および抵抗器のうちの少なくとも１つのそれぞれが、少なくとも一対の水平または垂直プレートを備える、請求項１に記載のＡＭＥ回路。
  3. 前記一対の前記水平プレートが、ブラインドビア、ベリードビア、およびスルーホールビアのうちの少なくとも１つによって結合されている、請求項２に記載のＡＭＥ回路。
  4. 少なくとも１つのコンデンサが相互嵌合型コンデンサである、請求項３に記載のＡＭＥ回路。
  5. 前記垂直コンデンサがマルチプレートコンデンサである、請求項２に記載のＡＭＥ回路。
  6. 少なくとも１つのコンデンサが、浮遊遮蔽金属カプセルおよび接地遮蔽金属カプセルのうちの少なくとも一方に封入され、それぞれが、ＵＶ、電磁、および高周波照射のうちの少なくとも１つから前記少なくとも１つのコンデンサを遮蔽するように適合されている、請求項１に記載のＡＭＥ回路。
  7. 前記遮蔽カプセルがセラミックを含む、請求項６に記載のＡＭＥ回路。
  8. 複数の同心入れ子構造接触パッド、およびアクティブ部品レセプタクルを備えるＡＭＥ回路であって、各接触パッドが、チップおよびチップパッケージのうちの少なくとも一方に動作可能に結合するようにサイズ設定および構成されている、ＡＭＥ回路。
  9. 前記チップパッケージが、クワッドフラットパック（ＱＦＰ）パッケージ、薄型スモールアウトラインパッケージ（ＴＳＯＰ）、スモールアウトライン集積回路（ＳＯＩＣ）パッケージ、スモールアウトラインＪリード（ＳＯＪ）パッケージ、塑性リーデッドチップキャリア（ＰＬＣＣ）パッケージ、ウェハレベルチップスケールパッケージ（ＷＬＣＳＰ）、モールドアレイプロセス－ボールグリッドアレイ（ＭＡＰＢＧＡ）パッケージ、クアッドフラットリード無し（ＱＦＮ）パッケージ、およびランドグリッドアレイ（ＬＧＡ）パッケージのうちの少なくとも１つである、請求項８に記載のＡＭＥ回路。
  10. 前記同心入れ子構造接触パッドを取り囲む誘導コイルをさらに備える、請求項９に記載のＡＭＥ回路。
  11. 前記同心入れ子構造接触パッドを取り囲んでいない誘導コイルをさらに備える、請求項９に記載のＡＭＥ回路。
  12. 前記誘導コイルが、電池ウェルと電気通信している、請求項１０に記載のＡＭＥ回路。
  13. 抵抗器、コンデンサ、コイル、アンテナ、冷却パッド、ヒートパイプ、凝縮器、ウィック、冷却プラットフォーム、蒸気チャンバ、およびソケットのうちの少なくとも１つをさらに備える、請求項１１に記載のＡＭＥ回路。
  14. 中空中間層をさらに含み、前記冷却パッド、前記ヒートパイプ、および前記ウィックのうちの少なくとも１つがそれぞれ前記中空中間層で終端する、請求項１３に記載のＡＭＥ回路。
  15. 前記複数の同心入れ子構造接触パッド、および前記アクティブ部品レセプタクルを含む上側と、複数の接着パッドを含む下側とを有する、請求項８に記載のＡＭＥ回路。
  16. 前記複数の接着パッドによって別の請求項１５に記載のＡＭＥ回路に結合された、請求項１５に記載のＡＭＥ回路。
  17. 付加製造を使用して、複数のパッシブ部品およびアクティブ部品を備える付加製造電子（ＡＭＥ）回路のフォームファクタを縮小する方法であって、
    ａ．インクジェット印刷システムであって、
    ｉ．誘電体インクを分注するように適合された第１のプリントヘッドと、
    ｉｉ．導電性インクを分注するように適合された第２のプリントヘッドと、
    ｉｉｉ．前記第１のプリントヘッドおよび前記第２のプリントヘッドに動作可能に結合され、基板を各プリントヘッド搬送するように構成されたコンベヤと、
    ｉｖ．前記第１のプリントヘッド、前記第２のプリントヘッド、および前記コンベヤと通信するコンピュータ支援製造（「ＣＡＭ」）モジュールと、を有し、前記ＣＡＭモジュールが、少なくとも１つのプロセッサと、不揮発性メモリと、前記不揮発性メモリに格納された一組の実行可能命令とを備え、前記一組の実行可能命令が実行されると、前記少なくとも１つのプロセッサに対して、
    １．インフラストラクチャ要素を表す３Ｄ視覚化ファイルを受信することと、
    ２．前記３Ｄ視覚化ファイルを使用して、複数の層ファイルを含むライブラリを生成し、各層ファイルが、前記複数の埋め込みパッシブ部品およびアクティブ部品を含む前記ＡＭＥ回路を印刷するために実質的に２Ｄ層を表すことと、
    ３．前記ライブラリを使用して、前記ＡＭＥ回路の導電性部分を印刷するために前記層ファイルのそれぞれの前記導電性部分を含む導電性インクパターンを生成することと、
    ４．前記ライブラリを使用して、前記ＡＭＥ回路の誘電体部分を印刷するために前記層ファイルのそれぞれの前記誘電体インクジェットインク部分に対応するインクパターンを生成することであって、前記ＣＡＭモジュールが、前記第１のプリントヘッドおよび前記第２のプリントヘッドのそれぞれを制御するように構成されている、生成することと、を行わせるように構成されている、インクジェット印刷システムを提供することと、
    ｂ．前記誘電体インクジェットインク組成物、および導電性インクジェットインク組成物を提供することと、
    ｃ．前記ＣＡＭモジュールを使用して、第１の層に対応するファイルを取得することと、
    ｄ．前記第１のプリントヘッドを使用して、前記誘電体インクジェットインクに対応する前記パターンを形成することと、
    ｅ．絶縁インクジェットインクおよび前記誘電体インクジェットインクのうちの少なくとも一方に対応するパターンを硬化させることと、
    ｆ．前記第２のプリントヘッドを使用して、前記導電性インクジェットインクに対応する前記パターンを形成することと、
    ｇ．前記導電性インクジェットインクに対応する前記パターンを焼結することと、
    ｈ．任意選択的に、少なくとも１つのアクティブ部品を印刷された前記第１の層に結合することであって、前記導電性インクジェットインクおよび前記誘電体インクジェットインクが、前記第１の層内に埋め込まれたパッシブ部品を形成するように適合される、結合することと、を含む方法。
  18. 前記一組の実行可能命令が、実行されると、前記少なくとも１つのプロセッサに対して、前記３Ｄ視覚化ファイルを使用して、複数の後続層ファイルのライブラリを生成させるようにさらに構成され、各後続層ファイルは、前記複数の埋め込まれたパッシブ部品およびアクティブ部品を含む前記ＡＭＥ回路の後続部分を印刷するために実質的に２次元（２Ｄ）の後続層を表し、各後続層ファイルは印刷順序によってインデックス付けされる、請求項１７に記載の方法。
  19. 前記導電性インクジェットインクに対応する前記パターンを焼結するステップに続いて、
    ａ．前記ＣＡＭモジュールを使用して、前記ライブラリにアクセスすることと、
    ｂ．前記ＡＭＥ回路の２Ｄ後続層を表す生成ファイルを取得することと、
    ｃ．前記後続層を形成するためのステップを繰り返すことと、をさらに含む、請求項１８に記載の方法。
  20. 前記パッシブ部品が、インダクタ、コンデンサ、抵抗器、コイル、アンテナ、冷却パッド、ヒートパイプ、凝縮器、ウィック、冷却プラットフォーム、蒸気チャンバ、ソケット、および接触パッドのうちの少なくとも１つである、請求項１９に記載の方法。
  21. 前記ＡＭＥ回路が、中空中間層を画定する多層ＡＭＥ回路であり、冷却パッド、ヒートパイプ、およびウィックのうちの少なくとも１つは、それぞれ、前記中空中間層で終端する、請求項２０に記載の方法。
  22. 前記コンデンサが、同心コンデンサ、水平コンデンサ、垂直コンデンサ、および相互嵌合型コンデンサのうちの少なくとも１つである、請求項２０に記載の方法。
  23. 複数の入れ子構造同心接触パッドのうちの少なくとも１つ、およびアクティブ部品レセプタクルを形成することをさらに含み、各接触パッドは、チップおよびチップパッケージのうちの少なくとも一方に動作可能に結合するように構成され、それによって垂直集積多層ＡＭＥ回路を形成する、請求項２１に記載の方法。
  24. 前記中空中間層が、冷却液体源、冷却気体源、および冷却空気源のうちの少なくとも１つと流体連通している、請求項２１に記載の方法。
  25. 前記チップパッケージが、クワッドフラットパック（ＱＦＰ）パッケージ、薄型スモールアウトラインパッケージ（ＴＳＯＰ）、スモールアウトライン集積回路（ＳＯＩＣ）パッケージ、スモールアウトラインＪリード（ＳＯＪ）パッケージ、塑性リーデッドチップキャリア（ＰＬＣＣ）パッケージ、ウェハレベルチップスケールパッケージ（ＷＬＣＳＰ）、モールドアレイプロセス－ボールグリッドアレイ（ＭＡＰＢＧＡ）パッケージ、クアッドフラットリード無し（ＱＦＮ）パッケージ、およびランドグリッドアレイ（ＬＧＡ）パッケージのうちの少なくとも１つである、請求項２３に記載の方法。
  26. 前記付加製造システムが、ロボットアームをさらに含み、前記方法が、
    ａ．前記複数の接触パッドのうちの少なくとも１つの上にはんだペーストを堆積させることと、
    ｂ．前記ロボットアームを使用して、前記チップパッケージを前記複数の接触パッドのうちの少なくとも１つの上に配置することと、をさらに含む、請求項２５に記載の方法。
  27. 前記導電性インクジェットインクを表す前記パターンが、相互接続ボールを加工するように構成されている、請求項２３に記載の方法。
  28. 前記付加製造システムが、第２の導電性インクジェットインクを分注するように適合された第３のプリントヘッドをさらに含み、前記方法が、
    ａ．第２の導電性インク組成物を提供することと、
    ｂ．前記第２の導電性インクプリントヘッドを使用して、前記第２の導電性インクジェットインクに対応する所定のパターンを形成することであって、前記パターンが、接続端子、リードへの結合、相互接続ボール、または前述のものを含む組み合わせの２Ｄ表示である、形成することと、をさらに含む、請求項１７に記載の方法。
  29. 前記第１のプリントヘッド内の前記導電性インクジェットインクが銀を含み、前記第２の導電性インクジェットインクが銅を含む、請求項２８に記載の方法。
  30. 前記アクティブ部品レセプタクルが、電池レセプタクルである、請求項２３に記載の方法。
  31. 複数のパッシブ部品およびアクティブ部品を含み、請求項１７～３０のいずれか一項によって加工された縮小フォームファクタを有する、ＡＭＥ回路。
JP2021541031A 2019-01-18 2020-01-20 プリント回路基板の集積化および加工方法 Pending JP2022517370A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962794105P 2019-01-18 2019-01-18
US62/794,105 2019-01-18
PCT/US2020/014291 WO2020150711A1 (en) 2019-01-18 2020-01-20 Integrated printed circuit boards and methods of fabrication

Publications (1)

Publication Number Publication Date
JP2022517370A true JP2022517370A (ja) 2022-03-08

Family

ID=71613168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021541031A Pending JP2022517370A (ja) 2019-01-18 2020-01-20 プリント回路基板の集積化および加工方法

Country Status (7)

Country Link
US (1) US20220104344A1 (ja)
EP (1) EP3912437A4 (ja)
JP (1) JP2022517370A (ja)
KR (1) KR20210129056A (ja)
CN (1) CN113785668A (ja)
CA (1) CA3130730A1 (ja)
WO (1) WO2020150711A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128868B1 (ko) * 2019-07-11 2020-07-01 주식회사 아이티엠반도체 배터리 보호회로 패키지 및 그 제조방법
WO2022150744A1 (en) * 2021-01-11 2022-07-14 Ysi, Inc. Induced crosstalk circuit for improved sensor linearity
CN113260162B (zh) * 2021-04-29 2023-11-03 邹文华 一种组合印制电路板导电膏隔离薄膜剥离装置
JP2023132708A (ja) * 2022-03-11 2023-09-22 キオクシア株式会社 配線基板および半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169798A (ja) * 1987-01-07 1988-07-13 株式会社村田製作所 電子部品内蔵多層セラミツク基板
JP2005353925A (ja) * 2004-06-14 2005-12-22 Idea System Kk 多層配線基板および電子装置用基板
US20100059853A1 (en) * 2008-09-05 2010-03-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Shielding Layer over Integrated Passive Device Using Conductive Channels
JP2012191203A (ja) * 2011-03-04 2012-10-04 General Electric Co <Ge> マルチプレートの基板埋込みキャパシタ及びその製造方法
JP2015076436A (ja) * 2013-10-07 2015-04-20 日本特殊陶業株式会社 配線基板およびその製造方法
WO2018140517A1 (en) * 2017-01-26 2018-08-02 Nano-Dimension Technologies, Ltd. Chip embedded printed circuit boards and methods of fabrication

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6527159B2 (en) * 2001-07-12 2003-03-04 Intel Corporation Surface mounting to an irregular surface
TWM250504U (en) * 2003-11-27 2004-11-11 Optimum Care Int Tech Inc Assembly structure for hiding electronic component
US7136274B2 (en) * 2004-10-28 2006-11-14 Motorola, Inc. Embedded multilayer printed circuit
US20150197062A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Method, device, and system of three-dimensional printing
US20150197063A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Device, method, and system of three-dimensional printing
WO2015120439A1 (en) * 2014-02-10 2015-08-13 Battelle Memorial Institute Printed circuit board with embedded sensor
WO2018031186A1 (en) * 2016-08-08 2018-02-15 Nano-Dimension Technologies, Ltd. Printed circuit board fabrication methods programs and libraries

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169798A (ja) * 1987-01-07 1988-07-13 株式会社村田製作所 電子部品内蔵多層セラミツク基板
JP2005353925A (ja) * 2004-06-14 2005-12-22 Idea System Kk 多層配線基板および電子装置用基板
US20100059853A1 (en) * 2008-09-05 2010-03-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Shielding Layer over Integrated Passive Device Using Conductive Channels
JP2012191203A (ja) * 2011-03-04 2012-10-04 General Electric Co <Ge> マルチプレートの基板埋込みキャパシタ及びその製造方法
JP2015076436A (ja) * 2013-10-07 2015-04-20 日本特殊陶業株式会社 配線基板およびその製造方法
WO2018140517A1 (en) * 2017-01-26 2018-08-02 Nano-Dimension Technologies, Ltd. Chip embedded printed circuit boards and methods of fabrication

Also Published As

Publication number Publication date
CA3130730A1 (en) 2020-07-23
EP3912437A1 (en) 2021-11-24
KR20210129056A (ko) 2021-10-27
US20220104344A1 (en) 2022-03-31
EP3912437A4 (en) 2022-11-09
WO2020150711A1 (en) 2020-07-23
CN113785668A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
JP2022517370A (ja) プリント回路基板の集積化および加工方法
US10980131B2 (en) Chip embedded printed circuit boards and methods of fabrication
Espalin et al. 3D Printing multifunctionality: structures with electronics
US20220192030A1 (en) Circuit boards having side-mounted components ans additive manufacturingf methods thereof
CN114208397B (zh) 用于增材制造smt安装插座的***和方法
CN112334846A (zh) 集成电路的基础结构的直接喷墨印刷
KR102466431B1 (ko) 적층 제조 전자 부품에 대한 표면-상보형 유전체 마스크, 제조 방법 및 그 용도
TWI827834B (zh) 用於smt安裝插座之積層製造之系統及方法
KR102612250B1 (ko) 코어 없는 변압기 및 인덕터용 코일의 제작 시스템 및 방법
TW202137840A (zh) 具有側面安裝之組件之積層製造之電子（ame）電路及其積層製造方法
WO2021026521A1 (en) Reduced resistivity traces in multilayered printed circuit boards and methods of forming

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230728

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240228