JPS63169798A - 電子部品内蔵多層セラミツク基板 - Google Patents
電子部品内蔵多層セラミツク基板Info
- Publication number
- JPS63169798A JPS63169798A JP62002428A JP242887A JPS63169798A JP S63169798 A JPS63169798 A JP S63169798A JP 62002428 A JP62002428 A JP 62002428A JP 242887 A JP242887 A JP 242887A JP S63169798 A JPS63169798 A JP S63169798A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- multilayer ceramic
- built
- multilayer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims description 42
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 32
- 239000003990 capacitor Substances 0.000 claims description 20
- 229910052763 palladium Inorganic materials 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 2
- 239000012298 atmosphere Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NEIHULKJZQTQKJ-UHFFFAOYSA-N [Cu].[Ag] Chemical compound [Cu].[Ag] NEIHULKJZQTQKJ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- VTHAZHHBZCRMKA-UHFFFAOYSA-N boranylidynelanthanum Chemical compound [La]#B VTHAZHHBZCRMKA-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- -1 indolium boron Chemical compound 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、多層セラミック基板内に、例えばコンデン
サ、抵抗器、コイル等のチップ形電子部品を内蔵した電
子部品内蔵多層セラミック基板に関する。
サ、抵抗器、コイル等のチップ形電子部品を内蔵した電
子部品内蔵多層セラミック基板に関する。
電子回路をより高密度化、多機能化する等のために、電
子部品を内蔵した多層基板が要望されている。
子部品を内蔵した多層基板が要望されている。
そのような多層基板の１つに、グリーンシート各層に誘
電体ペースト、絶縁体ペースト、導電ペースト等を厚膜
技術で印刷後、各層を圧着して焼成することによりり、
Ｃ，Ｒ回路等を構成したものがある。しかしこのような
多層基板においては、■圧着・焼成過程でペーストの変
形が起こるため、抵抗値や静電容量等のり、Ｃ，Ｒの特
性を計算通りにすることが困難であること、■使用可能
な誘電体ペーストの誘電率が小さくて大容量コンデンサ
の形成が困難であること、■絶縁体ペーストの比抵抗を
幅広（選択することが困難であること、■印刷積層を繰
り返すに従って印刷部の平面性が非常に悪くなって積層
数を増やすことが困難であること、等の種々の問題があ
る。
電体ペースト、絶縁体ペースト、導電ペースト等を厚膜
技術で印刷後、各層を圧着して焼成することによりり、
Ｃ，Ｒ回路等を構成したものがある。しかしこのような
多層基板においては、■圧着・焼成過程でペーストの変
形が起こるため、抵抗値や静電容量等のり、Ｃ，Ｒの特
性を計算通りにすることが困難であること、■使用可能
な誘電体ペーストの誘電率が小さくて大容量コンデンサ
の形成が困難であること、■絶縁体ペーストの比抵抗を
幅広（選択することが困難であること、■印刷積層を繰
り返すに従って印刷部の平面性が非常に悪くなって積層
数を増やすことが困難であること、等の種々の問題があ
る。
一方、従来の多層基板の他の例として、いわゆる抵抗・
容量付多層基板がある（例えば「エレクトロニク・セラ
ミクスＪ’８５ ５月号 頁６８〜６９参照）。これは
、セラミックベースの表面にコンデンサ、抵抗器等を厚
膜技術で多層に印刷形成したものである。しかしこのよ
うな多層基板においても、■印刷パターンの位置ずれに
よる特性のばらつき、■コンデンサ容量の制約、■平面
性の悪化、等の上述した多層基板とほぼ同様の問題があ
る。
容量付多層基板がある（例えば「エレクトロニク・セラ
ミクスＪ’８５ ５月号 頁６８〜６９参照）。これは
、セラミックベースの表面にコンデンサ、抵抗器等を厚
膜技術で多層に印刷形成したものである。しかしこのよ
うな多層基板においても、■印刷パターンの位置ずれに
よる特性のばらつき、■コンデンサ容量の制約、■平面
性の悪化、等の上述した多層基板とほぼ同様の問題があ
る。
従ってこの発明は、上述のような問題点を解消すること
ができる電子部品内蔵多層セラミック基板を提供するこ
とを目的とする。
ができる電子部品内蔵多層セラミック基板を提供するこ
とを目的とする。
この発明の電子部品内蔵多層セラミック基板は、凹部ま
たは貫通孔を有するセラミック基板を含む複数枚のセラ
ミック基板が積層されて成る多層セラミンク基板と、多
層セラミック基板内であって前記凹部または貫通孔で形
成される空間内に収納されていて外部取出し電極として
パラジウムを用いたチップ形電子部品と、多層セラミッ
ク基板の層間または前記貫通孔内に設けられていて前記
チップ形電子部品を配線している洞を用いた導体とを備
えることを特徴とする。
たは貫通孔を有するセラミック基板を含む複数枚のセラ
ミック基板が積層されて成る多層セラミンク基板と、多
層セラミック基板内であって前記凹部または貫通孔で形
成される空間内に収納されていて外部取出し電極として
パラジウムを用いたチップ形電子部品と、多層セラミッ
ク基板の層間または前記貫通孔内に設けられていて前記
チップ形電子部品を配線している洞を用いた導体とを備
えることを特徴とする。
チップ形電子部品の外部取出し電極にパラジウム、及び
配線用の導体に銅を用いる理由は以下の通りである。即
ち、従来から用いられている恨をチップ形電子部品の外
部取出し電極とし、導体に銅を用いた場合、例えば導体
の焼付などの熱処理中に、銀と銅との接触部分で共晶反
応を起し、溶融温度が著しく低下するために接触部分の
銀−銅合金が流れ出し、チップ形電子部品と導体間の接
触不良をもたらす。これに対し、パラジウムをチップ形
電子部品の外部取出し電極とし、導体に銅を用いた場合
には、パラジウムと銅とは全域固溶型の合金となるため
、熱処理を施しても接触部分で溶融温度の低下が起らず
、接触不良を起さないからである。
配線用の導体に銅を用いる理由は以下の通りである。即
ち、従来から用いられている恨をチップ形電子部品の外
部取出し電極とし、導体に銅を用いた場合、例えば導体
の焼付などの熱処理中に、銀と銅との接触部分で共晶反
応を起し、溶融温度が著しく低下するために接触部分の
銀−銅合金が流れ出し、チップ形電子部品と導体間の接
触不良をもたらす。これに対し、パラジウムをチップ形
電子部品の外部取出し電極とし、導体に銅を用いた場合
には、パラジウムと銅とは全域固溶型の合金となるため
、熱処理を施しても接触部分で溶融温度の低下が起らず
、接触不良を起さないからである。
さらに、パラジウムをチップ形電子部品の内部電極とし
て用いると、外部取出し電極と内部電極とが同じ金属で
あるため、熱処理を施しても金属の溶融による接触不良
を起さない。
て用いると、外部取出し電極と内部電極とが同じ金属で
あるため、熱処理を施しても金属の溶融による接触不良
を起さない。
第１図はこの発明の一実施例に係る電子部品内蔵多層セ
ラミック基板を示す概略断面図であり、第２図はその等
価回路図である。貫通孔７をそれぞれ有するセラミック
基板２１〜２５と貫通孔を有さないセラミック基板２６
とが積層されて多層セラミック基板２が形成されており
、当該多層セラミック基板２内であって各セラミック基
板の貫通孔７の組み合わせで形成される空間内に、チッ
プ形の受動素子等の電子部品、例えば積層タイプのコン
デンサ３．４及び抵抗器５が収納されている。そして当
該コンデンサ３．４及び抵抗器５は、多層セラミック基
板２の眉間や貫通孔７内に設けられた導体６で適宜配線
されて第２図に示すような回路を構成している。この場
合、各電子部品を収納する空間を、貫通孔７の代わりに
各セラミック基板２１〜２６に適宜設けた凹部で形成す
るようにしても良い。
ラミック基板を示す概略断面図であり、第２図はその等
価回路図である。貫通孔７をそれぞれ有するセラミック
基板２１〜２５と貫通孔を有さないセラミック基板２６
とが積層されて多層セラミック基板２が形成されており
、当該多層セラミック基板２内であって各セラミック基
板の貫通孔７の組み合わせで形成される空間内に、チッ
プ形の受動素子等の電子部品、例えば積層タイプのコン
デンサ３．４及び抵抗器５が収納されている。そして当
該コンデンサ３．４及び抵抗器５は、多層セラミック基
板２の眉間や貫通孔７内に設けられた導体６で適宜配線
されて第２図に示すような回路を構成している。この場
合、各電子部品を収納する空間を、貫通孔７の代わりに
各セラミック基板２１〜２６に適宜設けた凹部で形成す
るようにしても良い。
上述のような電子部品内蔵多層セラミック基板の製法の
一例を第３図を参照して説明する。還元雰囲気中で低温
焼結可能なセラミックのグリーンシート２１Ｇ〜２６Ｇ
の内のグリーンシート２１Ｇ〜２５Ｇのそれぞれに、図
示のように収納するコンデンサ３．４、抵抗器５の形状
・寸法およびそれらの配線パターンに応じた位置に大小
の貫通孔７を予め幾つか空けておき、そして非還元性の
コンデンサ３．４及び非還元性の抵抗器５を予めチップ
部品として完成させておいたものを、前記貫通孔７によ
って形成される空間内に挿入し、また銅から成る導電ペ
ースト６Ｐを各グリーンシート２１Ｇ〜２６Ｇの貫通孔
７の部分や層間の所定の箇所に付与した後、各グリーン
シート２１Ｇ〜２６Ｇを圧着し、そして還元雰囲気中に
おいて低温焼成すると、第１図に示した電子部品内蔵多
層セラミック基板が得られる。尚、第３図中の３１、４
１．５１は、それぞれ、チンブ形の積層コンデンサ３．
４及び抵抗器５のパラジウムから成る外部取出し電極で
あり、５２はセラミック基板の表面に付与された抵抗パ
ターンである。また積層コンデンサ３．４の内部電極（
図示省略）には、パラジウム電極を用いている。
一例を第３図を参照して説明する。還元雰囲気中で低温
焼結可能なセラミックのグリーンシート２１Ｇ〜２６Ｇ
の内のグリーンシート２１Ｇ〜２５Ｇのそれぞれに、図
示のように収納するコンデンサ３．４、抵抗器５の形状
・寸法およびそれらの配線パターンに応じた位置に大小
の貫通孔７を予め幾つか空けておき、そして非還元性の
コンデンサ３．４及び非還元性の抵抗器５を予めチップ
部品として完成させておいたものを、前記貫通孔７によ
って形成される空間内に挿入し、また銅から成る導電ペ
ースト６Ｐを各グリーンシート２１Ｇ〜２６Ｇの貫通孔
７の部分や層間の所定の箇所に付与した後、各グリーン
シート２１Ｇ〜２６Ｇを圧着し、そして還元雰囲気中に
おいて低温焼成すると、第１図に示した電子部品内蔵多
層セラミック基板が得られる。尚、第３図中の３１、４
１．５１は、それぞれ、チンブ形の積層コンデンサ３．
４及び抵抗器５のパラジウムから成る外部取出し電極で
あり、５２はセラミック基板の表面に付与された抵抗パ
ターンである。また積層コンデンサ３．４の内部電極（
図示省略）には、パラジウム電極を用いている。
この場合、上記グリーンシート２１Ｇ〜２６Ｇ等のグリ
ーンシートとしては、例えば、「エレクトロニク・セラ
ミクス」“８５３月号 頁１８〜１９に開示されている
ような、Ａ ｌ ｚ Ｏ３、ＣａＯ１ＳｉＯ２、ＭｇＯ
１Ｂ２０３と微量添加物から成るセラミック粉末とバイ
ンダーとを混合してドクターブレード法によってシート
状にされたようなものが利用できる。そのようなグリー
ンシートは、例えば窒素等の還元雰囲気中で焼成しても
特性劣化が無く、しかも例えば９００〜１０００℃程度
の比較的低温で焼成することができる。
ーンシートとしては、例えば、「エレクトロニク・セラ
ミクス」“８５３月号 頁１８〜１９に開示されている
ような、Ａ ｌ ｚ Ｏ３、ＣａＯ１ＳｉＯ２、ＭｇＯ
１Ｂ２０３と微量添加物から成るセラミック粉末とバイ
ンダーとを混合してドクターブレード法によってシート
状にされたようなものが利用できる。そのようなグリー
ンシートは、例えば窒素等の還元雰囲気中で焼成しても
特性劣化が無く、しかも例えば９００〜１０００℃程度
の比較的低温で焼成することができる。
また上記コンデンサ３．４等のコンデンサとしては、例
えば、■特公昭５６−４６６４１号公報、■特公昭５７
−４２５８８号公報、■特公昭５７−４９５１５号公報
に開示されているようなチタン酸バリウム系の非還元性
誘電体セラミック組成物、あるいは■特公昭５７−３７
０８１号公報、■特公昭５７−３９００１号公報に開示
されているようなジルコン酸カルシウムを主体とする非
還元性誘電体セラミック組成物を用いた例えば積層タイ
プのセラミックコンデンサが利用できる。そのようなセ
ラミック積層コンデンサの製法の一例が上記■〜■の公
報中に開示されている。このようなコンデンサを用いれ
ば、グリーンシート中に収納して還元雰囲気中で焼成し
ても特性劣化を生じることがない。
えば、■特公昭５６−４６６４１号公報、■特公昭５７
−４２５８８号公報、■特公昭５７−４９５１５号公報
に開示されているようなチタン酸バリウム系の非還元性
誘電体セラミック組成物、あるいは■特公昭５７−３７
０８１号公報、■特公昭５７−３９００１号公報に開示
されているようなジルコン酸カルシウムを主体とする非
還元性誘電体セラミック組成物を用いた例えば積層タイ
プのセラミックコンデンサが利用できる。そのようなセ
ラミック積層コンデンサの製法の一例が上記■〜■の公
報中に開示されている。このようなコンデンサを用いれ
ば、グリーンシート中に収納して還元雰囲気中で焼成し
ても特性劣化を生じることがない。
上記抵抗器５等の抵抗器としては、例えば、特開昭５５
−２７７００号公報、特開昭５５−２９１９９号公報に
開示されているようなランタンホウ素、インドリウムホ
ウ素等の抵抗物質と非還元性ガラスとから成る非還元性
抵抗組成物を、例えばセラミック基板上に付与して還元
雰囲気中で焼成した抵抗器が利用できる。このような抵
抗器を用いれば、グリーンシート中に収納して還元雰囲
気中で焼成しても特性劣化を生じることがない。
−２７７００号公報、特開昭５５−２９１９９号公報に
開示されているようなランタンホウ素、インドリウムホ
ウ素等の抵抗物質と非還元性ガラスとから成る非還元性
抵抗組成物を、例えばセラミック基板上に付与して還元
雰囲気中で焼成した抵抗器が利用できる。このような抵
抗器を用いれば、グリーンシート中に収納して還元雰囲
気中で焼成しても特性劣化を生じることがない。
より具体例を示すと、厚さ２００μｍのＳｉｎｇ、Ａｌ
２Ｏ２％ Ｂ ａ Ｏｓ Ｂ ｚ Ｏｓ及びバインダー
より成る低温焼結セラミックグリーンシートに、第３図
に示すように貫通孔を開け、Ｂ ａ Ｔ ｉ Ｏｓを主
成分とする非還元性積層セラミ・／クコンデンサ及びＬ
ａ３Ｂｔを主成分とする非還元性抵抗器を貫通孔に挿入
し、またＣｕ系導電ペーストをスクリーン印刷法で所定
パターンに印刷した後、グリーンシートを圧着し、窒素
雰囲気中９５０℃で焼成して第１図に示すような電子部
品内蔵多層セラミック基板を得た。そして焼成後の容量
、抵抗をＬＣＲメータで測定したところ、設計値通りの
値が得られた。
２Ｏ２％ Ｂ ａ Ｏｓ Ｂ ｚ Ｏｓ及びバインダー
より成る低温焼結セラミックグリーンシートに、第３図
に示すように貫通孔を開け、Ｂ ａ Ｔ ｉ Ｏｓを主
成分とする非還元性積層セラミ・／クコンデンサ及びＬ
ａ３Ｂｔを主成分とする非還元性抵抗器を貫通孔に挿入
し、またＣｕ系導電ペーストをスクリーン印刷法で所定
パターンに印刷した後、グリーンシートを圧着し、窒素
雰囲気中９５０℃で焼成して第１図に示すような電子部
品内蔵多層セラミック基板を得た。そして焼成後の容量
、抵抗をＬＣＲメータで測定したところ、設計値通りの
値が得られた。
尚、以上においてはコンデンサ、抵抗器等にパラジウム
内部電極を用いた積層構造のチップ部品を用いた例を説
明したが、この発明はそれに限定されるものではなく、
例えば内部電極を持たず、パラジウムの外部取出し電極
のみを用いた積層構造以外のチップ部品によって前述し
たような構造の電子部品内蔵多層セラミック基板を構成
しても良い。さらに、外部取出し電極なしのチップ部品
にパラジウムより成る導電ペーストを外部取出し電極と
して塗布後、セラミックグリーンシートの貫通孔に挿入
しても良い。また、パラジウム内部電極、パラジウム外
部電極及び銅導体には、それぞれの特性を損なわない範
囲で白金、銀、ニッケル等の他の金属を添加しても良い
。
内部電極を用いた積層構造のチップ部品を用いた例を説
明したが、この発明はそれに限定されるものではなく、
例えば内部電極を持たず、パラジウムの外部取出し電極
のみを用いた積層構造以外のチップ部品によって前述し
たような構造の電子部品内蔵多層セラミック基板を構成
しても良い。さらに、外部取出し電極なしのチップ部品
にパラジウムより成る導電ペーストを外部取出し電極と
して塗布後、セラミックグリーンシートの貫通孔に挿入
しても良い。また、パラジウム内部電極、パラジウム外
部電極及び銅導体には、それぞれの特性を損なわない範
囲で白金、銀、ニッケル等の他の金属を添加しても良い
。
また、第１図等に示した電子部品内蔵多層セラミック基
板はあくまでも一例であって、この発明がそのような構
造のものに限定されないことは勿論である。
板はあくまでも一例であって、この発明がそのような構
造のものに限定されないことは勿論である。
以上のようにこの発明は、チップ形電子部品を多層セラ
ミック基板内の空間に収納した構造であるため、次のよ
うな利点がある。■従来のように圧着・焼成過程で電子
部品の特性のばらつきが起きることはなく、設計値通り
の特性の電子部品を３次元的に内蔵した多層セラミック
基板が得られる。■コンデンサとしても、チップ形積層
セラミツクコンデンサを使用することができるので、大
きな静電容量のものが内蔵可能である。■電子部品は多
層セラミック基板内に形成された空間内に収納されてい
るため、多層基板の平面性を何等悪化させることはなく
、従って積層数の大きな積層基板が容易に得られる。■
電子部品は多層セラミック基板内に実装されているため
、耐湿性等の耐環境性が良く、従って信頼性の高い製品
が得られる。また、チップ形電子部品の外部取出し電極
にパラジウムを、配線用の導体に銅を用いており、パラ
ジウムと銅とは全域固溶型の合金となるため、熱処理を
施しても両者の接触部分で溶融温度の低下が起らず、接
触不良を起すこともない。
ミック基板内の空間に収納した構造であるため、次のよ
うな利点がある。■従来のように圧着・焼成過程で電子
部品の特性のばらつきが起きることはなく、設計値通り
の特性の電子部品を３次元的に内蔵した多層セラミック
基板が得られる。■コンデンサとしても、チップ形積層
セラミツクコンデンサを使用することができるので、大
きな静電容量のものが内蔵可能である。■電子部品は多
層セラミック基板内に形成された空間内に収納されてい
るため、多層基板の平面性を何等悪化させることはなく
、従って積層数の大きな積層基板が容易に得られる。■
電子部品は多層セラミック基板内に実装されているため
、耐湿性等の耐環境性が良く、従って信頼性の高い製品
が得られる。また、チップ形電子部品の外部取出し電極
にパラジウムを、配線用の導体に銅を用いており、パラ
ジウムと銅とは全域固溶型の合金となるため、熱処理を
施しても両者の接触部分で溶融温度の低下が起らず、接
触不良を起すこともない。
第１図はこの発明の一実施例に係る電子部品内蔵多層セ
ラミック基板を示す概略断面図であり、第２図はその等
価回路図である。第３図は、第１図の電子部品内蔵多層
セラミック基板の組み立て前の状態を示す概略断面図で
ある。 ２・・・多層セラミック基板、２１〜２６・・・セラミ
ック基板、２１Ｇ〜２６Ｇ・・・グリーンシート、３，
４・・・コンデンサ、５・・・抵抗器、６・・、導体、
７・・・貫通孔。
ラミック基板を示す概略断面図であり、第２図はその等
価回路図である。第３図は、第１図の電子部品内蔵多層
セラミック基板の組み立て前の状態を示す概略断面図で
ある。 ２・・・多層セラミック基板、２１〜２６・・・セラミ
ック基板、２１Ｇ〜２６Ｇ・・・グリーンシート、３，
４・・・コンデンサ、５・・・抵抗器、６・・、導体、
７・・・貫通孔。
Claims (2)
- （１）凹部または貫通孔を有するセラミック基板を含む
複数枚のセラミック基板が積層されて成る多層セラミッ
ク基板と、 多層セラミック基板内であって前記凹部または貫通孔で
形成される空間内に収納されていて外部取出し電極とし
てパラジウムを用いたチップ形電子部品と、 多層セラミック基板の層間または前記貫通孔内に設けら
れていて前記チップ形電子部品を配線している銅を用い
た導体とを備えることを特徴とする電子部品内蔵多層セ
ラミック基板。 - （２）前記チップ形電子部品が、内部電極および外部取
出し電極としてパラジウムを用いた積層コンデンサを含
む特許請求の範囲第１項記載の電子部品内蔵多層セラミ
ック基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62002428A JPS63169798A (ja) | 1987-01-07 | 1987-01-07 | 電子部品内蔵多層セラミツク基板 |
| GB8725867A GB2197540B (en) | 1986-11-12 | 1987-11-04 | A circuit structure. |
| DE19873738343 DE3738343A1 (de) | 1986-11-12 | 1987-11-11 | Schaltkreissubstrat |
| US07/119,674 US4800459A (en) | 1986-11-12 | 1987-11-12 | Circuit substrate having ceramic multilayer structure containing chip-like electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62002428A JPS63169798A (ja) | 1987-01-07 | 1987-01-07 | 電子部品内蔵多層セラミツク基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63169798A true JPS63169798A (ja) | 1988-07-13 |
Family
ID=11528988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62002428A Pending JPS63169798A (ja) | 1986-11-12 | 1987-01-07 | 電子部品内蔵多層セラミツク基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63169798A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806428B1 (en) | 1999-04-16 | 2004-10-19 | Matsushita Electric Industrial Co., Ltd. | Module component and method of manufacturing the same |
| WO2006027876A1 (ja) * | 2004-09-03 | 2006-03-16 | Murata Manufacturing Co., Ltd. | チップ型電子部品を搭載したセラミック基板及びその製造方法 |
| WO2006030562A1 (ja) * | 2004-09-13 | 2006-03-23 | Murata Manufacturing Co., Ltd. | チップ型電子部品内蔵型多層基板及びその製造方法 |
-
1987
- 1987-01-07 JP JP62002428A patent/JPS63169798A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806428B1 (en) | 1999-04-16 | 2004-10-19 | Matsushita Electric Industrial Co., Ltd. | Module component and method of manufacturing the same |
| US6879493B2 (en) | 1999-04-16 | 2005-04-12 | Matsushita Electric Industrial Co., Ltd. | Module component and method of manufacturing the same |
| US7421781B2 (en) | 1999-04-16 | 2008-09-09 | Matsushita Electric Industrial Co., Ltd. | Method of forming a module component having a plurality of penetration holes |
| WO2006027876A1 (ja) * | 2004-09-03 | 2006-03-16 | Murata Manufacturing Co., Ltd. | チップ型電子部品を搭載したセラミック基板及びその製造方法 |
| WO2006030562A1 (ja) * | 2004-09-13 | 2006-03-23 | Murata Manufacturing Co., Ltd. | チップ型電子部品内蔵型多層基板及びその製造方法 |
| US7417196B2 (en) | 2004-09-13 | 2008-08-26 | Murata Manufacturing Co., Ltd. | Multilayer board with built-in chip-type electronic component and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61288498A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JPS63122295A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JPS63169798A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JPH0346978B2 (ja) | ||
| JPS6221260B2 (ja) | ||
| JPH0155594B2 (ja) | ||
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JP2853088B2 (ja) | 複合容量を有するセラミックブロック | |
| JPS6089995A (ja) | 複合積層セラミツク部品 | |
| JP2600477B2 (ja) | 積層セラミック電子部品 | |
| JPH022318B2 (ja) | ||
| JPS5917294A (ja) | 複合積層セラミツク部品とその製造方法 | |
| JPS6088420A (ja) | 複合積層セラミツク部品 | |
| JPS62242325A (ja) | チツプコンデンサ−の製造方法 | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JPH0544200B2 (ja) | ||
| JPS60165795A (ja) | 多層基板およびその製造方法 | |
| JPS6263488A (ja) | 厚膜基板の製造方法 | |
| JPH0430172B2 (ja) | ||
| JPS61170094A (ja) | セラミツク多層配線基板の製造法 | |
| JPS63244729A (ja) | 積層形セラミツクコンデンサ及びその製造方法 | |
| JPS6011479B2 (ja) | セラミツク多層回路基板の製造方法 | |
| JP2000182833A (ja) | 積層フェライトチップインダクタ及びその製造方法 | |
| JPS60175495A (ja) | 多層基板 |