CN113782435A - 一种先切SDB FinFET的制造方法 - Google Patents
一种先切SDB FinFET的制造方法 Download PDFInfo
- Publication number
- CN113782435A CN113782435A CN202110924952.2A CN202110924952A CN113782435A CN 113782435 A CN113782435 A CN 113782435A CN 202110924952 A CN202110924952 A CN 202110924952A CN 113782435 A CN113782435 A CN 113782435A
- Authority
- CN
- China
- Prior art keywords
- sdb
- groove
- layer
- forming
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 163
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000227 grinding Methods 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 36
- 238000005498 polishing Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 45
- 230000008569 process Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种先切SDB FinFET的制造方法，在基底上形成沿纵向间隔排列的多个Fin结构，Fin结构上形成有SiN层；沉积薄型氧化层；沉积介质层之后退火；研磨露出SiN层上表面；在SiN层上形成SDB光刻胶图形；沿SDB光刻胶图形刻蚀SiN层及Fin结构，形成SDB凹槽；在SDB凹槽的底部形成氧化层；在SDB凹槽的中部形成SiN；在SDB凹槽顶部形成SiC；去除SiN层使Fin结构上表面暴露，并使SiC暴露；在Fin结构上及SDB凹槽上形成沿横向间隔排列的多个伪栅极；在SDB凹槽一侧相邻两个伪栅极间的Fin结构上形成SiP外延结构；在SDB凹槽另一侧相邻两个伪栅极间的Fin结构上形成SiGe外延结构；沉积层间介质层覆盖伪栅极；研磨层间介质层至露出伪栅极顶部为止；去除伪栅极，形成凹槽；形成HK金属栅极。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种先切SDB FinFET的制造方法。
背景技术
逻辑标准单元中的逻辑设计是使用标准单元创建的。单元的高度是轨道数乘以金属间距(Pitch)，轨道和Pitch用金属层2(M2)测量。图1显示为7.5轨道单元示意图，电源(Power)和地轨(Ground)高度的一半分别位于上面的单元和下面的单元中。
单元宽度与多晶硅接触间距(contact poly pitch,CPP)有关，构成单元宽度的CPPs数量取决于单元类型以及单元是否具有双扩散间断(DDB)或单扩散间断(SDB)。
一个DDB在单元的每侧增加一个半CPP。对于实际的单元，诸如NAND栅极和单元扫描触发器，单元宽度上的CPP数目较多，SDB对DDB影响较小。
在先切SDB工艺中，ILD填充形成并平坦化后，伪栅极将被移除，之后填充HK金属栅堆叠层，这将出现两个问题：1)在SDB周围，外延层至多晶硅之间的间距非常小，而这二者间的相互作用也非常强；2)在伪栅极被移除后，SiGe或SiP压力释放，这将使得器件性能减弱；3)在HK金属栅堆叠层填充凹槽后，金属栅和钨电极压力将反作用于SiGe或SiP压力，这将对PMOS或NMOS有利，但是会降低二者中另一个的性能；4)考虑到上述问题，根据实际情况，SDB器件在实际电路中会有很大的不同。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种先切SDB FinFET的制造方法，用于解决现有技术中SDB先切工艺中，金属栅和钨电极压力反作用于SiGe或SiP压力从而导致器件性能下降的问题。
为实现上述目的及其他相关目的，本发明提供一种先切SDB FinFET的制造方法，至少包括：
步骤一、提供基底，在所述基底上形成沿纵向间隔排列的多个Fin结构，所述Fin结构的长度方向为与所述纵向垂直的横向；所述Fin结构上形成有SiN层；所述SiN层上形成有第一硬掩膜层；
步骤二、沉积薄型氧化层，所述薄型氧化层覆盖所述基底上表面以及所述Fin结构；
步骤三、在所述基底上沉积介质层覆盖所述基底上表面和所述薄型氧化层，之后进行退火；
步骤四、对所述介质层和所述薄型氧化层进行研磨，并研磨至露出所述SiN层上表面为止；
步骤五、在所述Fin结构的所述SiN层上形成SDB光刻胶图形；
步骤六、沿所述SDB光刻胶图形刻蚀所述SiN层以及所述Fin结构，形成SDB凹槽；
步骤七、在所述SDB凹槽的底部形成氧化层；
步骤八、在所述SDB凹槽的中部、所述氧化层上形成SiN；
步骤九、在所述SDB凹槽的顶部、所述SiN上形成SiC；
步骤十、去除所述SiN层使所述Fin结构上表面暴露，并且使得所述SiC暴露；
步骤十一、在所述Fin结构上以及所述SDB凹槽上形成沿横向间隔排列的多个伪栅极及依附于所述伪栅极的侧墙；
步骤十二、在所述SDB凹槽一侧的所述相邻两个所述伪栅极之间的所述Fin结构上形成SiP外延结构；在所述SDB凹槽另一侧的所述相邻两个所述伪栅极之间的所述Fin结构上形成SiGe外延结构；
步骤十三、沉积层间介质层覆盖所述伪栅极并填充所述伪栅极之间空间；之后研磨所述层间介质层至露出所述伪栅极顶部为止；
步骤十四、去除所述伪栅极，形成凹槽；之后在所述凹槽中填充HK金属，形成HK金属栅极。
优选地，步骤二中沉积在所述基底上表面和所述Fin结构侧壁的薄型氧化层的方法为原子层沉积法或原位水汽生成法。
优选地，步骤三中沉积所述介质层的方法为FCVD法。
优选地，步骤四中的所述研磨为化学机械研磨。
优选地，步骤七中在所述SDB凹槽中形成氧化层的方法为：先在所述SDB凹槽沉积一层氧化物，之后进行回刻，在所述SDB沟槽底部形成所述氧化层。
优选地，步骤八中在所述SDB凹槽的中部形成SiN的方法为：先在所述SDB凹槽中沉积一层SiN，之后回刻，在所述SDB沟槽的中部、所述氧化层上形成SiN。
优选地，步骤九中在所述SDB凹槽顶部形成SiC的方法为：先在所述SDB凹槽中的SiN上沉积一层SiC，之后形成回刻并研磨，在所述SDB凹槽的SiN上形成上表面与所述SiN层上表面齐平的SiC。
优选地，步骤十一中所述伪栅极包括多晶硅层、位于所述多晶硅层上的第二硬掩膜层。
优选地，步骤十二中在所述SDB凹槽一侧的所述相邻两个伪栅极之间的所述Fin结构上形成的所述SiP外延结构的个数为两个。
优选地，步骤十二中在所述SDB凹槽另一侧的所述相邻两个所述伪栅极之间的所述Fin结构上形成的所述SiGe外延结构的个数为两个。
如上所述，本发明的先切SDB FinFET的制造方法，具有以下有益效果：本发明在SDB凹槽的底部用FCVD方法填充氧化层，其填充能力好；在SDB凹槽的顶部填充SiC可以避免后续因去除SiN层而使得薄膜损耗的问题；本发明的SDB凹槽中形成三层薄膜叠层，从而SiP外延层和SiGe外延层压力释放风险被降低；由于SiP外延层和SiGe外延层是独立分开的，因此HK金属栅极释放的压力并不会影响SiP外延层和SiGe外延层。
附图说明
图1显示为7.5轨道单元示意图；
图2a显示为本发明中基底上形成有Fin结构的横向剖面示意图；
图2b显示为本发明中基底上形成有Fin结构的纵向剖面示意图；
图3a显示为本发明中在基底上形成薄型氧化层后的横向剖面示意图；
图3b显示为本发明中在基底上形成薄型氧化层后的纵向剖面示意图；
图4a显示为本发明中在基底上形成介质层后的横向剖面结构示意图；
图4b显示为本发明中在基底上形成介质层后的纵向剖面结构示意图；
图5a显示为本发明中研磨后露出SiN层的横向剖面结构示意图；
图5b显示为本发明中研磨后露出SiN层的纵向剖面结构示意图；
图6a显示为本发明中形成SDB光刻胶图形后的横向剖面结构示意图；
6b显示为本发明中形成SDB光刻胶图形后的纵向剖面结构示意图；
图7a显示为本发明中形成SDB凹槽后的横向剖面结构示意图；
图7b显示为本发明中形成SDB凹槽后的纵向剖面结构示意图；
图8a显示为本发明中在SDB凹槽中形成氧化层后的横向剖面结构示意图；
图8b显示为本发明中在SDB凹槽中形成氧化层后的纵向剖面结构示意图；
图9a显示为本发明中在SDB凹槽的中部形成SiN后的横向剖面结构示意图；
图9b显示为本发明中在SDB凹槽的中部形成SiN后的纵向剖面结构示意图；
图10a显示为本发明中在SDB凹槽顶部形成SiC的横向剖面示意图；
图10b显示为本发明中在SDB凹槽顶部形成SiC的纵向剖面示意图；
图11a显示为本发明中去除SiN层将Fin结构上表面以及SiC暴露后的横向剖面结构示意图；
图11b显示为本发明中去除SiN层将Fin结构上表面以及SiC暴露后的纵向剖面结构示意图；
图12a显示为本发明中去除Fin结构与SiN层之间的氧化物后的横向剖面结构示意图；
图12b显示为本发明中去除Fin结构与SiN层之间的氧化物后的纵向剖面结构示意图；
图13a显示为本发明中形成伪栅极后的横向剖面结构示意图；
图13b显示为本发明中形成伪栅极后的纵向剖面结构示意图；
图14a显示为本发明中形成外延结构后的横向剖面结构示意图；
图14b显示为本发明中形成外延结构后的纵向剖面结构示意图；
图15a显示为本发明中沉积层间介质层覆盖伪栅极后的横向剖面结构示意图；
图15b显示为本发明中沉积层间介质层覆盖伪栅极后的纵向剖面结构示意图；
图16a显示为本发明中形成HK金属栅极后的横向剖面结构示意图；
图16b显示为本发明中形成HK金属栅极后的纵向剖面结构示意图；
图17显示为本发明的先切SDB FinFET的制造方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图17。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种先切SDB FinFET的制造方法，如图17所示，图17显示为本发明的先切SDB FinFET的制造方法流程图，该方法至少包括以下步骤：
步骤一、提供基底，在所述基底上形成沿纵向间隔排列的多个Fin结构，所述Fin结构的长度方向为与所述纵向垂直的横向；所述Fin结构上形成有SiN层；所述SiN层上形成有第一硬掩膜层；如图2a和图2b所示，图2a显示为本发明中基底上形成有Fin结构的横向剖面示意图；图2b显示为本发明中基底上形成有Fin结构的纵向剖面示意图；该步骤一中在所述基底01上形成沿纵向间隔排列的多个Fin结构02，所述Fin结构02的长度方向为与所述纵向垂直的横向；所述Fin结构02上形成有SiN层03；所述SiN层03上形成有第一硬掩膜层04。
步骤二、沉积薄型氧化层，所述薄型氧化层覆盖所述基底上表面以及所述Fin结构；如图3a和图3b所示，图3a显示为本发明中在基底上形成薄型氧化层后的横向剖面示意图；图3b显示为本发明中在基底上形成薄型氧化层后的纵向剖面示意图；该步骤二沉积所述薄型氧化层05，所述薄型氧化层05覆盖所述基底01上表面以及所述Fin结构02。
本发明进一步地，本实施例的步骤二中沉积在所述基底01上表面和所述Fin结构02侧壁的薄型氧化层05的方法为原子层沉积法或原位水汽生成法。
步骤三、在所述基底上沉积介质层覆盖所述基底上表面和所述薄型氧化层，之后进行退火；如图4a和图4b所示，图4a显示为本发明中在基底上形成介质层后的横向剖面结构示意图；图4b显示为本发明中在基底上形成介质层后的纵向剖面结构示意图。该步骤三中在所述基底01上沉积介质层06覆盖所述基底01上表面和所述薄型氧化层05，之后进行退火。
本发明进一步地，本实施例的步骤三中沉积所述介质层06的方法为FCVD法。
步骤四、对所述介质层和所述薄型氧化层进行研磨，并研磨至露出所述SiN层上表面为止；如图5a和图5b所示，图5a显示为本发明中研磨后露出SiN层的横向剖面结构示意图；
图5b显示为本发明中研磨后露出SiN层的纵向剖面结构示意图。该步骤四中对所述介质层06和所述薄型氧化层05进行研磨，并研磨至露出所述SiN层03上表面为止。
本发明进一步地，本实施例的步骤四中的所述研磨为化学机械研磨。
步骤五、在所述Fin结构的所述SiN层上形成SDB光刻胶图形；如图6a和6b所示，图6a显示为本发明中形成SDB光刻胶图形后的横向剖面结构示意图；6b显示为本发明中形成SDB光刻胶图形后的纵向剖面结构示意图。该步骤五中在所述Fin结构02的所述SiN层03上形成SDB光刻胶图形07。
步骤六、沿所述SDB光刻胶图形刻蚀所述SiN层以及所述Fin结构，形成SDB凹槽；如图7a和图7b所示，图7a显示为本发明中形成SDB凹槽后的横向剖面结构示意图；图7b显示为本发明中形成SDB凹槽后的纵向剖面结构示意图。该步骤六中沿所述SDB光刻胶图形07刻蚀所述SiN层03以及所述Fin结构02，形成SDB凹槽08。
步骤七、在所述SDB凹槽的底部形成氧化层；如图8a和图8b所示，图8a显示为本发明中在SDB凹槽中形成氧化层后的横向剖面结构示意图；图8b显示为本发明中在SDB凹槽中形成氧化层后的纵向剖面结构示意图。该步骤七中在所述SDB凹槽08的底部形成所述氧化层09。
本发明进一步地，本实施例的步骤七中在所述SDB凹槽中形成氧化层的方法为：先在所述SDB凹槽沉积一层氧化物，之后进行回刻，在所述SDB沟槽底部形成所述氧化层。
步骤八、在所述SDB凹槽的中部、所述氧化层上形成SiN；如图9a和图9b所示，图9a显示为本发明中在SDB凹槽的中部形成SiN后的横向剖面结构示意图；图9b显示为本发明中在SDB凹槽的中部形成SiN后的纵向剖面结构示意图。该步骤八中在所述SDB凹槽的中部、所述氧化层09上形成SiN(10)。
本发明进一步地，本实施例的步骤八中在所述SDB凹槽的中部形成SiN的方法为：先在所述SDB凹槽中沉积一层SiN，之后回刻，在所述SDB沟槽的中部、所述氧化层上形成SiN。
步骤九、在所述SDB凹槽的顶部、所述SiN上形成SiC；如图10a和图10b所示，图10a显示为本发明中在SDB凹槽顶部形成SiC的横向剖面示意图；图10b显示为本发明中在SDB凹槽顶部形成SiC的纵向剖面示意图。该步骤九中在所述SDB凹槽的顶部、所述SiN(10)上形成SiC(11)。
本发明进一步地，本实施例的步骤九中在所述SDB凹槽顶部形成SiC的方法为：先在所述SDB凹槽中的SiN上沉积一层SiC，之后形成回刻并研磨，在所述SDB凹槽的SiN上形成上表面与所述SiN层上表面齐平的SiC。
步骤十、去除所述SiN层使所述Fin结构上表面暴露，并且使得所述SiC暴露；如图11a和图11b所示，图11a显示为本发明中去除SiN层将Fin结构上表面以及SiC暴露后的横向剖面结构示意图；图11b显示为本发明中去除SiN层将Fin结构上表面以及SiC暴露后的纵向剖面结构示意图。本实施例中在所述Fin结构上表面与所述SiN层之间还存在一层氧化物，如图12a和图12b所示，图12a显示为本发明中去除Fin结构与SiN层之间的氧化物后的横向剖面结构示意图；图12b显示为本发明中去除Fin结构与SiN层之间的氧化物后的纵向剖面结构示意图。
步骤十一、在所述Fin结构上以及所述SDB凹槽上形成沿横向间隔排列的多个伪栅极及依附于所述伪栅极的侧墙；如图13a和图13b所示，图13a显示为本发明中形成伪栅极后的横向剖面结构示意图；图13b显示为本发明中形成伪栅极后的纵向剖面结构示意图。该步骤十一中在所述Fin结构02上以及所述SDB凹槽上形成沿横向间隔排列的多个伪栅极12及依附于所述伪栅极12的侧墙13。
本发明进一步地，本实施例的步骤十一中所述伪栅极12包括多晶硅层、位于所述多晶硅层上的第二硬掩膜层。
步骤十二、在所述SDB凹槽一侧的所述相邻两个所述伪栅极之间的所述Fin结构上形成SiP外延结构；在所述SDB凹槽另一侧的所述相邻两个所述伪栅极之间的所述Fin结构上形成SiGe外延结构；如图14a和图14b所示，图14a显示为本发明中形成外延结构后的横向剖面结构示意图；图14b显示为本发明中形成外延结构后的纵向剖面结构示意图。该步骤十二中在所述SDB凹槽一侧的所述相邻两个所述伪栅极之间的所述Fin结构上形成SiP外延结构14；在所述SDB凹槽另一侧的所述相邻两个所述伪栅极之间的所述Fin结构上形成SiGe外延结构15。
本发明进一步地，本实施例的步骤十二中在所述SDB凹槽一侧的所述相邻两个伪栅极之间的所述Fin结构上形成的所述SiP外延结构的个数为两个。
本发明进一步地，本实施例的步骤十二中在所述SDB凹槽另一侧的所述相邻两个所述伪栅极之间的所述Fin结构上形成的所述SiGe外延结构的个数为两个。
步骤十三、沉积层间介质层覆盖所述伪栅极并填充所述伪栅极之间空间；之后研磨所述层间介质层至露出所述伪栅极顶部为止；如图15a和图15b所示，图15a显示为本发明中沉积层间介质层覆盖伪栅极后的横向剖面结构示意图；图15b显示为本发明中沉积层间介质层覆盖伪栅极后的纵向剖面结构示意图。该步骤十三中沉积所述层间介质层16覆盖所述伪栅极12并填充所述伪栅极之间空间；之后研磨所述层间介质层16至露出所述伪栅极顶部为止。
步骤十四、去除所述伪栅极，形成凹槽；之后在所述凹槽中填充HK金属，形成HK金属栅极。如图16a和图16b所示，图16a显示为本发明中形成HK金属栅极后的横向剖面结构示意图；图16b显示为本发明中形成HK金属栅极后的纵向剖面结构示意图。
综上所述，本发明在SDB凹槽的底部用FCVD方法填充氧化层，其填充能力好；在SDB凹槽的顶部填充SiC可以避免后续因去除SiN层而使得薄膜损耗的问题；本发明的SDB凹槽中形成三层薄膜叠层，从而SiP外延层和SiGe外延层压力释放风险被降低；由于SiP外延层和SiGe外延层是独立分开的，因此HK金属栅极释放的压力并不会影响SiP外延层和SiGe外延层。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种先切SDB FinFET的制造方法，其特征在于，至少包括：
步骤一、提供基底，在所述基底上形成沿纵向间隔排列的多个Fin结构，所述Fin结构的长度方向为与所述纵向垂直的横向；所述Fin结构上形成有SiN层；所述SiN层上形成有第一硬掩膜层；
步骤二、沉积薄型氧化层，所述薄型氧化层覆盖所述基底上表面以及所述Fin结构；
步骤三、在所述基底上沉积介质层覆盖所述基底上表面和所述薄型氧化层，之后进行退火；
步骤四、对所述介质层和所述薄型氧化层进行研磨，并研磨至露出所述SiN层上表面为止；
步骤五、在所述Fin结构的所述SiN层上形成SDB光刻胶图形；
步骤六、沿所述SDB光刻胶图形刻蚀所述SiN层以及所述Fin结构，形成SDB凹槽；
步骤七、在所述SDB凹槽的底部形成氧化层；
步骤八、在所述SDB凹槽的中部、所述氧化层上形成SiN；
步骤九、在所述SDB凹槽的顶部、所述SiN上形成SiC；
步骤十、去除所述SiN层使所述Fin结构上表面暴露，并且使得所述SiC暴露；
步骤十一、在所述Fin结构上以及所述SDB凹槽上形成沿横向间隔排列的多个伪栅极及依附于所述伪栅极的侧墙；
步骤十二、在所述SDB凹槽一侧的所述相邻两个所述伪栅极之间的所述Fin结构上形成SiP外延结构；在所述SDB凹槽另一侧的所述相邻两个所述伪栅极之间的所述Fin结构上形成SiGe外延结构；
步骤十三、沉积层间介质层覆盖所述伪栅极并填充所述伪栅极之间空间；之后研磨所述层间介质层至露出所述伪栅极顶部为止；
步骤十四、去除所述伪栅极，形成凹槽；之后在所述凹槽中填充HK金属，形成HK金属栅极。
2.根据权利要求1所述的先切SDB FinFET的制造方法，其特征在于：步骤二中沉积在所述基底上表面和所述Fin结构侧壁的薄型氧化层的方法为原子层沉积法或原位水汽生成法。
3.根据权利要求1所述的先切SDB FinFET的制造方法，其特征在于：步骤三中沉积所述介质层的方法为FCVD法。
4.根据权利要求1所述的先切SDB FinFET的制造方法，其特征在于：步骤四中的所述研磨为化学机械研磨。
5.根据权利要求1所述的先切SDB FinFET的制造方法，其特征在于：步骤七中在所述SDB凹槽中形成氧化层的方法为：先在所述SDB凹槽沉积一层氧化物，之后进行回刻，在所述SDB沟槽底部形成所述氧化层。
6.根据权利要求1所述的先切SDB FinFET的制造方法，其特征在于：步骤八中在所述SDB凹槽的中部形成SiN的方法为：先在所述SDB凹槽中沉积一层SiN，之后回刻，在所述SDB沟槽的中部、所述氧化层上形成SiN。
7.根据权利要求1所述的先切SDB FinFET的制造方法，其特征在于：步骤九中在所述SDB凹槽顶部形成SiC的方法为：先在所述SDB凹槽中的SiN上沉积一层SiC，之后形成回刻并研磨，在所述SDB凹槽的SiN上形成上表面与所述SiN层上表面齐平的SiC。
8.根据权利要求1所述的先切SDB FinFET的制造方法，其特征在于：步骤十一中所述伪栅极包括多晶硅层、位于所述多晶硅层上的第二硬掩膜层。
9.根据权利要求1所述的先切SDB FinFET的制造方法，其特征在于：步骤十二中在所述SDB凹槽一侧的所述相邻两个伪栅极之间的所述Fin结构上形成的所述SiP外延结构的个数为两个。
10.根据权利要求1所述的先切SDB FinFET的制造方法，其特征在于：步骤十二中在所述SDB凹槽另一侧的所述相邻两个所述伪栅极之间的所述Fin结构上形成的所述SiGe外延结构的个数为两个。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110924952.2A CN113782435B (zh) | 2021-08-12 | 2021-08-12 | 一种先切SDB FinFET的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110924952.2A CN113782435B (zh) | 2021-08-12 | 2021-08-12 | 一种先切SDB FinFET的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113782435A true CN113782435A (zh) | 2021-12-10 |
| CN113782435B CN113782435B (zh) | 2024-04-30 |
Family
ID=78837634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110924952.2A Active CN113782435B (zh) | 2021-08-12 | 2021-08-12 | 一种先切SDB FinFET的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113782435B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123204A (zh) * | 2006-08-10 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离结构的方法和浅沟槽隔离结构 |
| US20150221769A1 (en) * | 2012-08-10 | 2015-08-06 | Institute of Microelectronics, Chinese Academy of Sciences | Finfet and method for manufacturing the same |
| CN108122762A (zh) * | 2016-11-30 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10192746B1 (en) * | 2017-07-31 | 2019-01-29 | Globalfoundries Inc. | STI inner spacer to mitigate SDB loading |
-
2021
- 2021-08-12 CN CN202110924952.2A patent/CN113782435B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123204A (zh) * | 2006-08-10 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离结构的方法和浅沟槽隔离结构 |
| US20150221769A1 (en) * | 2012-08-10 | 2015-08-06 | Institute of Microelectronics, Chinese Academy of Sciences | Finfet and method for manufacturing the same |
| CN108122762A (zh) * | 2016-11-30 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10192746B1 (en) * | 2017-07-31 | 2019-01-29 | Globalfoundries Inc. | STI inner spacer to mitigate SDB loading |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113782435B (zh) | 2024-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111433912B (zh) | 含有到竖直通道底部的源极触点的三维存储器装置及其制作方法 | |
| EP3613079B1 (en) | Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof | |
| CN109564922B (zh) | 三维存储设备及其制造方法 | |
| CN109920792B (zh) | 一种3d nand存储器件的制造方法 | |
| US10937801B2 (en) | Three-dimensional memory device containing a polygonal lattice of support pillar structures and contact via structures and methods of manufacturing the same | |
| CN103545193B (zh) | 用双重间隔物图案化技术形成半导体器件精细图案的方法 | |
| US8008163B2 (en) | Method of fabricating semiconductor device | |
| CN111403397B (zh) | 一种3d nand存储器及其制造方法 | |
| CN111799273A (zh) | 一种半导体器件及其制造方法 | |
| CN109244076B (zh) | 3d存储器件 | |
| CN110707091A (zh) | 三维存储器及其形成方法 | |
| WO2023009193A1 (en) | Three-dimensional memory device with a columnar memory opening arrangement and method of making thereof | |
| CN110718501A (zh) | 间隙填充方法以及使用该方法制造半导体器件的方法 | |
| CN112909005A (zh) | 一种三维存储器及其制备方法 | |
| US8399955B2 (en) | Method of forming patterns of semiconductor device | |
| CN108831890B (zh) | 三维存储器的制备方法 | |
| CN108598081B (zh) | 三维存储器件及其制造方法 | |
| US20200243642A1 (en) | Semiconductor structures for peripheral circuitry having hydrogen diffusion barriers and method of making the same | |
| TWI483385B (zh) | 半導體結構製造方法及製成之結構 | |
| CN113782435A (zh) | 一种先切SDB FinFET的制造方法 | |
| CN114300360A (zh) | 一种先切SDB FinFET的制造方法 | |
| WO2022088733A1 (zh) | 半导体结构的形成方法 | |
| CN112993016B (zh) | 三维存储器结构及其制作方法 | |
| CN113394109A (zh) | 一种先切SDB FinFET的制造方法 | |
| CN116830824A (zh) | 具有混合阶梯结构的三维存储器器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |