CN109920792B - 一种3d nand存储器件的制造方法 - Google Patents
一种3d nand存储器件的制造方法 Download PDFInfo
- Publication number
- CN109920792B CN109920792B CN201910203959.8A CN201910203959A CN109920792B CN 109920792 B CN109920792 B CN 109920792B CN 201910203959 A CN201910203959 A CN 201910203959A CN 109920792 B CN109920792 B CN 109920792B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- dielectric
- dielectric layer
- core storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 79
- 230000008569 process Effects 0.000 claims abstract description 68
- 239000003989 dielectric material Substances 0.000 claims abstract description 35
- 238000002955 isolation Methods 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 14
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 238000003860 storage Methods 0.000 claims description 59
- 238000005530 etching Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 238000009966 trimming Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 210000000352 storage cell Anatomy 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 262
- 210000004027 cell Anatomy 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000006386 memory function Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种3D NAND存储器件的制造方法，在堆叠层中形成存储单元串之后，在台阶区的介质层之上形成介质材料的隔离层，之后，利用贯通堆叠层的栅线缝隙，进行堆叠层中牺牲层的替换，在将牺牲层替换为栅极层后，进行栅线缝隙的填充以及平坦化工艺，在栅线缝隙中形成共源接触，且平坦化工艺以核心存储区的介质层为停止层。这样，在台阶区上额外形成介质材料的隔离层，隔离层将台阶区的介质层抬高，在形成共源接触时，即使在台阶区会存在导电材料的残留，在平坦化时，会将残留的接触材料一并去除，从而，避免台阶区导电材料的残留，提高器件良率。
Description
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件的制造方法。
背景技术
NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。
平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。在3D NAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成串存储单元，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的接触引出，从而实现堆叠式的3D NAND存储器件。
在3D NAND存储器件的制造过程中，利用贯通堆叠层的栅线缝隙，进行堆叠层中牺牲层的替换之后，在台阶结构的区域可能会出现凹陷，进而在栅线缝隙形成共源接触时，容易在该凹陷中造成钨(W)残留，钨残留会影响台阶区域的接触工艺，造成器件的失效。
发明内容
有鉴于此，本发明的目的在于提供一种3D NAND存储器件的制造方法，避免台阶区导电材料的残留，提高器件良率。
为实现上述目的，本发明有如下技术方案：
一种3D NAND存储器件的制造方法，包括：
提供衬底，所述衬底中形成有阱区，所述衬底上形成有绝缘层与牺牲层交替层叠的堆叠层，所述堆叠层包括核心存储区以及台阶区，所述台阶区形成有台阶结构，所述核心存储区中形成有存储单元串，所述台阶区形成有贯通至衬底的伪沟道孔，所述堆叠层上覆盖有介质层；
在所述台阶区的介质层上形成介质材料的隔离层；
在所述核心存储区以及台阶区形成贯通至衬底的栅线缝隙，并利用所述栅线缝隙将所述堆叠层中的牺牲层替换为栅极层；
进行栅线缝隙的填充以及平坦化工艺，以在栅线缝隙中形成阱区上的共源接触，所述平坦化工艺以所述核心存储区的介质层为停止层。
可选地，所述进行栅线缝隙的填充以及平坦化工艺，以在栅线缝隙中形成阱区上的共源接触，所述平坦化工艺以所述核心存储区的介质层为停止层，包括：
形成填充部分深度的所述栅线缝隙的第一导电层；
进行第二导电层的沉积，以在栅线缝隙中以及介质层、隔离层上形成第二导电层；
以所述核心存储区的介质层为停止层，进行平坦化工艺，以在栅线缝隙中形成阱区上的共源接触，所述共源接触包括所述第一导电层和其上的第二导电层。
可选地，所述形成填充部分深度的所述栅线缝隙的第一导电层，包括：
进行第一导电层的沉积；
进行所述第一导电层的回刻，以在部分深度的所述栅线缝隙中形成第一导电层。
可选地，所述第一导电层的材料包括多晶硅，所述第二导电层的材料包括钨。
可选地，所述台阶结构的形方法包括：
利用第一掩膜版，在所述台阶区以及核心存储区的堆叠层上覆盖光刻胶层，并进行所述堆叠层的刻蚀，刻蚀厚度为一个台阶厚度；
进行多次台阶工艺，直至形成台阶结构，所述台阶工艺包括：进行所述光刻胶层的修剪以及进行所述台阶区的堆叠层的刻蚀，刻蚀厚度为一个台阶厚度。
可选地，所述介质层包括填充所述台阶区的第一介质层以及覆盖所述核心存储区以及所述第一介质层的第二介质层，所述第一介质层的形成方法包括：
进行第一介质层的沉积；
利用第二掩膜版，进行光刻及刻蚀工艺，去除所述核心存储区上部分厚度的第一介质层；
进行第一介质层的平坦化工艺，以仅在所述台阶结构上形成填充所述台阶区的第一介质层。
可选地，所述在所述台阶区的介质层上形成介质材料的隔离层，包括：
进行介质材料的沉积；
利用所述第一掩膜版，进行光刻以及刻蚀工艺，去除所述台阶区和核心存储区之外的所述介质材料；以及，
利用所述第二掩膜版，进行光刻以及刻蚀工艺，去除所述核心存储区上的所述介质材料，以在所述台阶区的介质层上形成介质材料的隔离层。
可选地，所述第一介质层、第二介质层和所述隔离层为氧化硅。
可选地，所述栅极层包括钨。
本发明实施例提供的3D NAND存储器件的制造方法，在堆叠层中形成存储单元串之后，在台阶区的介质层之上形成介质材料的隔离层，之后，利用贯通堆叠层的栅线缝隙，进行堆叠层中牺牲层的替换，在将牺牲层替换为栅极层后，进行栅线缝隙的填充以及平坦化工艺，在栅线缝隙中形成共源接触，且平坦化工艺以核心存储区的介质层为停止层。这样，在台阶区上额外形成介质材料的隔离层，隔离层将台阶区的介质层抬高，在形成共源接触时，即使在台阶区会存在导电材料的残留，在平坦化时，会将残留的接触材料一并去除，从而，避免台阶区导电材料的残留，提高器件良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明实施例3D NAND存储器件的制造方法的流程示意图；
图2-8示出了根据本发明实施例的制造方法形成存储器件过程中的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在3D NAND存储器件的制造过程中，利用贯通堆叠层的栅线缝隙，进行堆叠层中牺牲层的替换之后，在台阶结构的区域可能会出现凹陷，进而在栅线缝隙形成共源接触时，容易在该凹陷中造成钨(W)残留，钨残留会影响台阶区域的接触工艺，造成器件的失效。
为此，本申请提供一种3D NAND存储器件的制造方法，在堆叠层中形成存储单元串之后，在台阶区的介质层之上形成介质材料的隔离层，之后，利用贯通堆叠层的栅线缝隙，进行堆叠层中牺牲层的替换，在将牺牲层替换为栅极层后，进行栅线缝隙的填充以及平坦化工艺，在栅线缝隙中形成共源接触，且平坦化工艺以核心存储区的介质层为停止层。这样，在台阶区上额外形成介质材料的隔离层，隔离层将台阶区的介质层抬高，在形成共源接触时，即使在台阶区会存在导电材料的残留，在平坦化时，会将残留的接触材料一并去除，从而，避免台阶区导电材料的残留，提高器件良率。
为了更好地理解本申请的技术方案和技术效果，以下将结合流程图图1和附图2-8对具体的实施例进行详细的描述。
参考图1所示，在步骤S01，提供衬底100，所述衬底100中形成有阱区，所述衬底100上形成有绝缘层104与牺牲层102交替层叠的堆叠层110，所述堆叠层110包括核心存储区1101以及台阶区1102，所述台阶区1102形成有台阶结构120，所述核心存储区1101中形成有存储单元串150，所述堆叠层110上覆盖有介质层130、170，参考图2所示。
在本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底。
该堆叠层110可以形成在阱区(图未示出)上，阱区形成于衬底100中，阱区为核心存储区中存储器件的阵列共源区(Array Common Source)，可以通过P型或N型重掺杂来形成，在本实施例中，该阱区为P型重掺杂阱区(HVPW)，在P型重掺杂阱区***还形成有相反掺杂的***阱区，N型重掺杂阱区(HVNW)，该***阱区形成在核心存储区1101及台阶区1102之外的区域。
堆叠层110可以由交替层叠的绝缘层和牺牲层形成。具体的，在垂直于衬底方向的沟道孔的通孔刻蚀时，牺牲层和绝缘层具有几乎1:1的干法刻蚀选择比；在将平行于衬底方向的牺牲层替代为栅极层时，牺牲层和绝缘层具有很高的湿法刻蚀选择比，例如可以为30:1甚至更高，堆叠层的层数可以根据具体的需要来确定。在本实施例中，牺牲层例如可以为氮化硅(Si3N4)，绝缘层例如可以为氧化硅(SiO2)。
堆叠层110包括核心存储区1101和台阶区1102，核心存储区1101通常在堆叠层的中部区域，台阶区1102通常在核心存储区的四周，其中一个方向上核心存储区1101两侧的台阶可以用于形成栅极接触，另外一个方向上的台阶可以并不用于形成接触，为伪台阶。核心存储区1101将用于形成存储单元串，台阶区1102将用于栅极层的接触(Contact)。需要说明的是，在本申请实施例的附图中，仅图示出堆叠层一侧的台阶结构120，以及与该侧台阶结构120相接的部分核心存储区1101。
台阶结构120可以为沿衬底所在平面内一个方向依次递增的单台阶结构，单台阶结构可以通过交替的光刻胶的修剪(Trim)及堆叠层刻蚀工艺来形成；台阶结构120也可以为分区台阶(Staircase Divide Scheme，SDS)，分区台阶在沿衬底所在平面内两个正交的方向上都形成有台阶，分区台阶可以具有不同的分区，例如3分区、4分区或者更多分区等，例如可以采用不同的分区板，通过在两个正交方向上光刻胶的多次修剪，每一次修剪后紧跟一次堆叠层的刻蚀，从而形成分区台阶。
堆叠层110上覆盖有介质层130、170，即堆叠层110的核心存储区1101以及台阶区1102的台阶结构上覆盖有基本平坦的介质层130、170，该介质层可以通过多次工艺形成。本实施例中，介质层包括台阶结构120上填充台阶区1102的第一介质层130，以及覆盖核心存储区1101以及第一介质层130的第二介质层170。该第一介质层130可以为叠层结构，在填充第一介质层130之后，使得台阶结构120与核心存储区1101的上表面基本齐平。较优地，第一介质层130为叠层结构，可以先形成具有较好阶梯覆盖性的第一子膜层，该第一子膜层例如可以HDP(High Density Plasma，高密度等离子体)氧化硅(SiO2)或ALD(原子层沉积)的氧化硅等，而后，可以继续形成具有高填充效率的第二子膜层，第二子膜层例如可以为基于TEOS的氧化硅(TESO-based SiO2)等，并进行平坦化，从而形成该第一介质层130。
存储单元串150为沿垂直于衬底100方向上的存储单元层，每一层栅极层与存储单元串构成一个存储单元。其中，存储单元串152包括依次形成于沟道孔中的存储功能层和沟道层，存储功能层起到电荷存储的作用，包括依次层叠的阻挡层、电荷存储层以及隧穿(Tunneling)层存储功能层，沟道层形成于存储功能层的侧壁以及沟道孔的底部上，与外延结构150接触，沟道层之间还可以形成有绝缘材料的填充层，本实施例中，阻挡层、电荷存储层以及隧穿(Tunneling)层具体可以为ONO叠层，ONO(Oxide-Nitride-Oxide)叠层即氧化物、氮化物和氧化物的叠层，沟道层可以为多晶硅层，填充层可以为氧化硅层。
在本申请实施例中，存储单元串150下还形成有外延结构140，该外延结构可以通过衬底外延生长形成，作为存储单元串150的下选通管器件的沟道，底层栅极层1021作为下选通管器件的栅极。存储单元串150之上还形成有导电层152，该导电层152可以用于形成存储单元串150的上选通管器件，导电层152上还将形成互联结构，以进一步形成位线。
第二介质层170可以为单层或多层结构，该第二介质层170将核心存储区1101及台阶区1102覆盖，且导电层152被第二介质层170覆盖。本实施例中，该第二介质层170可以为氧化硅，该氧化硅的第二介质层170通过两次工艺形成，第一次工艺为形成沟道孔之前形成的沟道孔氧化硅(channel hole plug oxide)，第二次工艺为形成导电层152之后形成的沟道孔帽层氧化硅(channel hole cap oxide)。
此外，台阶区1102中还可以形成有贯通至衬底100的伪沟道孔160，伪沟道孔160用于在牺牲层替换时，对台阶区1102起到支撑的作用，该伪沟道孔160可以为介质材料，例如可以为氧化硅。本实施例中，可以在形成导电层152之后形成该伪沟道孔160。
在具体的应用中，可以采用合适的材料并通过合适的方式、步骤获得上述的结构。
更优地，在本实施例中，台阶结构120的形方法可以包括：
S011，利用第一掩膜版，在所述台阶区以及核心存储区的堆叠层上覆盖光刻胶层，并进行所述堆叠层的刻蚀，刻蚀厚度为一个台阶厚度；
S012，进行多次台阶工艺，直至形成台阶结构，所述台阶工艺包括：进行所述光刻胶层的修剪以及进行所述台阶区的堆叠层的刻蚀，刻蚀厚度为一个台阶厚度。
该第一掩膜版为形成台阶结构120的最底层台阶时所用的掩膜版，利用光刻技术，在该掩膜版下利用光刻工艺，在台阶区1102和核心存储1101上覆盖光刻胶层，在该光刻胶层掩蔽下，进行刻蚀，将堆叠层的刻蚀向下刻蚀去除一个台阶厚度，完成首次刻蚀，该次刻蚀在堆叠层中定义出存储器件所在区域，即核心存储区和台阶区；而后，在不同的掩膜版下通过光刻胶层的修剪(trim)，并在每次修剪之后紧接着进行一个台阶厚度的刻蚀，从而形成高度依次变化的台阶结构，一个台阶厚度可以为一个或多个绝缘层与牺牲层的叠层的厚度，该方法利用一次光刻工艺，形成多级台阶结构，有效降低制造成本。其中，光刻工艺是利用掩膜版形成特定图案的光刻胶层的工艺，主要包括涂胶、烘烤、显影等步骤。
上述形成第一介质层的形成方法可以包括：
S013，进行第一介质层的沉积；
S014，利用第二掩膜版，进行光刻及刻蚀工艺，去除所述核心存储区上部分厚度的第一介质层；
S015，进行第一介质层的平坦化工艺，以仅在所述台阶结构上形成填充所述台阶区的第一介质层。
在进行台阶区的介质层填充时，要将堆叠层110在深度方向上完全覆盖，需要沉积很厚的第一介质层，因此，先利用光刻及刻蚀工艺将核心存储区上的大部分厚度的第一介质层去除，而后，再进行平坦化工艺，从而，实现台阶区的填充，该方法具有更高的去除效率，减少工艺时间，有效提高制造效率。在光刻及刻蚀工艺中，首先，利用第二掩膜版，通过光刻工艺，形成覆盖核心存储区之外的光刻胶层，而后，以该光刻胶层为掩蔽，进行刻蚀工艺，将核心存储区上部分厚度的第一介质层去除掉，而后，去除该光刻胶层。
在步骤S02，在所述台阶区1102的介质层130、170上形成介质材料的隔离层173，参考图5所示。
该隔离层173仅形成于台阶区1102之上，这样，台阶区1102将被抬高，使得台阶区1102上介质材料170、173的高度高于核心存储区1101的介质材料170的高度。该隔离层采用介质材料形成，可以为单层或叠层结构，本实施例中，该隔离层173可以为氧化硅。
在本实施例中，在所述台阶区1102的介质层170上形成介质材料的隔离层173，可以包括：
S021，进行介质材料172的沉积，参考图3所示；
S022，利用所述第一掩膜版，进行光刻以及刻蚀工艺，去除所述台阶区1102的边缘之外的所述介质材料172，参考图4所示；以及，
S023，利用所述第二掩膜版，进行光刻以及刻蚀工艺，去除所述核心存储区1101上的所述介质材料172，以在所述台阶区1102的介质层170上形成介质材料的隔离层173，参考图5所示。
在该实施例中，在形成台阶区1102之上的隔离层173时，利用形成台阶结构120中最底层台阶时的第一掩膜版，以及形成填充台阶区时刻蚀核心存储区上的第一介质层130时的掩膜版，而无需另外开发新的掩膜版，提高工艺质量的同时，并不会增加制造成本，提高工艺集成度。需要说明的是，在该实施例中，对步骤S022和S023的执行顺序不做特别限定，可以先执行步骤S022，而后执行步骤S023，也可以先执行步骤S023，而后执行步骤S022。
具体的，沉积介质材料172，如图3所示，例如氧化硅；接着，利用第一掩膜版进行一次光刻工艺及刻蚀工艺，即在介质材料172上旋涂光刻胶层，并将第一掩膜版中的图案转移到该光刻胶层中，图案化后的光刻胶层覆盖核心存储区1101及台阶区1102，并以该图案化后的光刻胶为掩蔽，进行介质材料172的刻蚀，之后，去除该光刻胶层，这样，就保留了台阶区1102以及核心存储区1101上的介质材料172，如图4所示；而后，利用第二掩膜版再进行一次光刻工艺及刻蚀工艺，即再次旋涂光刻胶层，并将第二掩膜版中的图案转移到该光刻胶层中，图案化后的光刻胶层覆盖台阶区1102，并以该图案化后的光刻胶为掩蔽，进行介质材料172的刻蚀，之后，去除该光刻胶层，这样，就保留了台阶区1102上的介质材料，从而，在所述台阶区1102的介质层170上形成介质材料的隔离层173，如图5所示。
在步骤S03，在所述核心存储区1101以及台阶区1102形成贯通至衬底100的栅线缝隙180，并利用所述栅线缝隙180将所述堆叠层110中的牺牲层102替换为栅极层103，参考图6所示。
栅线缝隙(Gate Line Seam)180设置于堆叠层110中，沿字线(WL，Word Line)将堆叠层分割为多个存储区，该栅线缝隙180用于将堆叠层110中的牺牲层102去除并替换为栅极层103，同时，该栅线缝隙180中还将用于形成衬底中的阱区的接触，作为共源接触。
具体的，通过刻蚀技术，例如可以为反应离子刻蚀，在核心存储区1101依次刻蚀第二介质层170、堆叠层110，直至贯通至衬底100，在台阶区1102依次刻蚀隔离层172、第二介质层170、第一介质层130和台阶结构120，直至贯通至衬底100，从而形成栅线缝隙180。
而后，可以采用酸法腐蚀去除堆叠层中的牺牲层102，在本实施例的实现中，选择对氮化硅和氧化硅的高选择比的酸液，实现去除氮化硅的同时，避免氧化硅的去除，例如可以采用磷酸(H3PO4)进行氮化硅层的去除。
在牺牲层102去除之后，堆叠层110为镂空结构，在绝缘层104之间为空缺层，继而，利用栅线缝隙180，向空缺层中填充栅极材料以形成栅极层103，该栅极层为存储单元的控制栅。本实施例中，栅极材料可以为金属材料，例如金属钨，金属钨可以采用物理气相沉积(PVD)形成。
而这一系列的步骤中，由于工艺中堆叠层和介质层高温形变差异以及台阶区1102和核心存储区1101应力的不均衡等问题的存在，会使得台阶区1101出现凹陷182，参考图6所示，若该凹陷182中存在金属残留，会导致器件失效的问题。
在步骤S04，进行栅线缝隙180的填充以及平坦化工艺，以在栅线缝隙180中形成阱区上的共源接触190、192，所述平坦化工艺以所述核心存区1101的介质层170为停止层，参考图8所示。
在栅线缝隙180中形成共源接触时，需要先进行导电材料的填充，通过平坦化工艺，仅保留栅线缝隙180中的导电材料，从而，在栅线缝隙180中形成共源接触。然而，若在替换栅极层完成之后，在台阶区1101出现凹陷182，导电材料填充于凹陷182中，由于导电材料和介质材料具有高选择比，在平坦化过程中，很难去除凹陷182中的导电材料，从而容易导致在凹陷182中残留导电材料。而本申请中，在台阶区1102的介质层上，额外形成了介质材料的隔离层173，这样，即使出现凹陷182，凹陷182存在于隔离层173中，在填充导电材料之后的平坦化工艺中，是以更低表面的核心存储区1101的介质层170为停止层，平坦化时，会将部分厚度的隔离层173以及凹陷中的导电材料一并去除，从而，避免台阶区导电材料的残留，提高器件良率。
本实施例中，共源接触190、192的形成步骤包括：
S041，形成填充部分深度的所述栅线缝隙180的第一导电层190，参考图7所示。
S042，进行第二导电层的沉积，以在栅线缝隙180中以及介质层170、隔离层173上形成第二导电层192，参考图7所示。
S043，以所述核心存储区1101的介质层170为停止层，进行平坦化工艺，以在栅线缝隙180中形成阱区上的共源接触，所述共源接触包括所述第一导电层190和其上的第二导电层192，参考图8所示。
首先，可以先进行第一导电层的沉积，第一导电层的材料例如可以为多晶硅，可以采用原子气相沉积来填充该多晶硅的第一导电层，填充之后，进行该第一导电层的回刻，从而，可以在部分深度的所述栅线缝隙中形成第一导电层190。而后，进行该第二导电层的沉积，第二导电层例如可以为金属钨，可以采用物理气相沉积工艺。而后，进行平坦化工艺，平坦化工艺例如可以为化学机械研磨(CMP，Chemical Mechanical Polishing)，平坦化时，以核心存储区1101上的介质层170为停止层。
本实施例中，第一导电层190可以填充栅线缝隙的大部分深度，仅顶部的部分深度由第二导电层填充，第一导电层可以选用更易于深槽填充且工艺成本更低材料，例如多晶硅，第二导电层可以选用更利于与上层互联结构连接的材料，例如金属钨，从而，整体提高工艺集成度。
至此，形成了本申请实施例的3D NAND存储器件，之后，可以完成器件的其他加工工艺，例如形成互联结构等。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种3D NAND存储器件的制造方法，其特征在于，包括：
提供衬底，所述衬底中形成有阱区，所述衬底上形成有绝缘层与牺牲层交替层叠的堆叠层，所述堆叠层包括核心存储区以及台阶区，所述台阶区形成有台阶结构，所述核心存储区中形成有存储单元串，所述台阶区形成有贯通至衬底的伪沟道孔，所述堆叠层上覆盖有介质层；
在所述台阶区的介质层上形成介质材料的隔离层；
在所述核心存储区以及台阶区形成贯通至衬底的栅线缝隙，并利用所述栅线缝隙将所述堆叠层中的牺牲层替换为栅极层；
进行栅线缝隙的填充以及平坦化工艺，以在栅线缝隙中形成阱区上的共源接触，所述平坦化工艺以所述核心存储区的介质层为停止层。
2.根据权利要求1所述的制造方法，其特征在于，所述进行栅线缝隙的填充以及平坦化工艺，以在栅线缝隙中形成阱区上的共源接触，所述平坦化工艺以所述核心存储区的介质层为停止层，包括：
形成填充部分深度的所述栅线缝隙的第一导电层；
进行第二导电层的沉积，以在栅线缝隙中以及介质层、隔离层上形成第二导电层；
以所述核心存储区的介质层为停止层，进行平坦化工艺，以在栅线缝隙中形成阱区上的共源接触，所述共源接触包括所述第一导电层和其上的第二导电层。
3.根据权利要求2所述的制造方法，其特征在于，所述形成填充部分深度的所述栅线缝隙的第一导电层，包括：
进行第一导电层的沉积；
进行所述第一导电层的回刻，以在部分深度的所述栅线缝隙中形成第一导电层。
4.根据权利要求2所述的制造方法，其特征在于，所述第一导电层的材料包括多晶硅，所述第二导电层的材料包括钨。
5.根据权利要求1-4中任一项所述的制造方法，其特征在于，所述台阶结构的形成方法包括：
利用第一掩膜版，在所述台阶区以及核心存储区的堆叠层上覆盖光刻胶层，并进行所述堆叠层的刻蚀，刻蚀厚度为一个台阶厚度；
进行多次台阶工艺，直至形成台阶结构，所述台阶工艺包括：进行所述光刻胶层的修剪以及进行所述台阶区的堆叠层的刻蚀，刻蚀厚度为一个台阶厚度。
6.根据权利要求5所述的制造方法，其特征在于，所述介质层包括填充所述台阶区的第一介质层以及覆盖所述核心存储区以及所述第一介质层的第二介质层，所述第一介质层的形成方法包括：
进行第一介质层的沉积；
利用第二掩膜版，进行光刻及刻蚀工艺，去除所述核心存储区上部分厚度的第一介质层；
进行第一介质层的平坦化工艺，以仅在所述台阶结构上形成填充所述台阶区的第一介质层。
7.根据权利要求6所述的制造方法，其特征在于，所述在所述台阶区的介质层上形成介质材料的隔离层，包括：
进行介质材料的沉积；
利用所述第一掩膜版，进行光刻以及刻蚀工艺，去除所述台阶区和核心存储区之外的所述介质材料；以及，
利用所述第二掩膜版，进行光刻以及刻蚀工艺，去除所述核心存储区上的所述介质材料，以在所述台阶区的介质层上形成介质材料的隔离层。
8.根据权利要求6所述的制造方法，其特征在于，所述第一介质层、第二介质层和所述隔离层为氧化硅。
9.根据权利要求1所述的制造方法，其特征在于，所述栅极层包括钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910203959.8A CN109920792B (zh) | 2019-03-18 | 2019-03-18 | 一种3d nand存储器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910203959.8A CN109920792B (zh) | 2019-03-18 | 2019-03-18 | 一种3d nand存储器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109920792A CN109920792A (zh) | 2019-06-21 |
| CN109920792B true CN109920792B (zh) | 2020-06-30 |
Family
ID=66965533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910203959.8A Active CN109920792B (zh) | 2019-03-18 | 2019-03-18 | 一种3d nand存储器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109920792B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113394229B (zh) * | 2019-06-28 | 2022-08-09 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| US11037944B2 (en) | 2019-07-10 | 2021-06-15 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array comprising strings of memory cells and operative through-array-vias |
| CN111968985B (zh) * | 2020-08-26 | 2023-08-15 | 长江存储科技有限责任公司 | 三维存储器的制造方法 |
| CN112018129A (zh) * | 2020-09-04 | 2020-12-01 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| KR20220039970A (ko) | 2020-09-22 | 2022-03-30 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 전자 시스템 |
| CN112614848B (zh) * | 2020-12-02 | 2024-06-18 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
| CN112614849B (zh) * | 2020-12-14 | 2023-11-03 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
| CN112614850B (zh) * | 2020-12-14 | 2024-04-16 | 长江存储科技有限责任公司 | 存储单元及其制造方法、3d nand存储器及其制造方法 |
| CN113437082B (zh) * | 2021-06-21 | 2023-06-16 | 长江存储科技有限责任公司 | 一种三维存储器及其制造方法 |
| CN113725227B (zh) * | 2021-08-18 | 2023-12-01 | 长江存储科技有限责任公司 | 三维存储器的制作方法 |
| CN113725225B (zh) * | 2021-08-20 | 2024-06-11 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101083637B1 (ko) * | 2010-05-31 | 2011-11-16 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그 제조 방법 |
| CN107644877A (zh) * | 2017-08-31 | 2018-01-30 | 长江存储科技有限责任公司 | 一种三维存储器台阶部位填充方法及三维存储器 |
-
2019
- 2019-03-18 CN CN201910203959.8A patent/CN109920792B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109920792A (zh) | 2019-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109920792B (zh) | 一种3d nand存储器件的制造方法 | |
| CN107564915B (zh) | 一种3d nand存储器件及其制造方法 | |
| EP3420595B1 (en) | Within-array through-memory-level via structures | |
| CN106024794B (zh) | 半导体器件及其制造方法 | |
| CN110211966B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN111433912A (zh) | 含有到竖直通道底部的源极触点的三维存储器装置及其制作方法 | |
| CN110246846A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN110600422B (zh) | 3d nand闪存及制备方法 | |
| CN109872997B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN111403397B (zh) | 一种3d nand存储器及其制造方法 | |
| CN109768049B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN110600473A (zh) | 三维存储结构及其制作方法 | |
| CN111668228B (zh) | 3d nand存储器及其形成方法 | |
| CN111430361B (zh) | 一种3d nand存储器件的制造方法 | |
| CN109935547B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN112909005B (zh) | 一种三维存储器及其制备方法 | |
| CN112614846B (zh) | 沟道孔的制作方法、存储器及其制作方法 | |
| CN112002695B (zh) | 一种3d nand存储器件的制造方法 | |
| CN113013174A (zh) | 一种三维存储器及其制备方法 | |
| CN111081708B (zh) | 一种半导体结构及其制作方法 | |
| KR102647874B1 (ko) | 3차원 메모리 디바이스 및 그 제조 방법 | |
| CN111477632B (zh) | 一种3d nand存储器件的制造方法 | |
| CN112670294B (zh) | 半导体器件及其制作方法 | |
| CN114038861A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN114038860A (zh) | 一种3d nand存储器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |