CN113767323B - 阵列基板和显示装置 - Google Patents

阵列基板和显示装置 Download PDF

Info

Publication number
CN113767323B
CN113767323B CN202080000465.0A CN202080000465A CN113767323B CN 113767323 B CN113767323 B CN 113767323B CN 202080000465 A CN202080000465 A CN 202080000465A CN 113767323 B CN113767323 B CN 113767323B
Authority
CN
China
Prior art keywords
substrate
data line
pixel
sub
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000465.0A
Other languages
English (en)
Other versions
CN113767323A (zh
Inventor
穆文凯
王世君
刘屹
冯博
王洋
魏旃
田丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113767323A publication Critical patent/CN113767323A/zh
Application granted granted Critical
Publication of CN113767323B publication Critical patent/CN113767323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种阵列基板和显示装置，阵列基板包括衬底基板(10)以及位于衬底基板(10)上的栅线(20)、数据线(30)、补偿块(21)和子像素(40)，相邻两行子像素(40)之间排布有两条栅线(20)，数据线(30)具有交替排布的多个第一延伸部(301)和第二延伸部(302)，第一延伸部(301)与第二延伸部(302)的延伸方向相交；栅线(20)与数据线(30)在衬底基板(10)上限定出多个第一像素区域(10a)和第二像素区域(10b)，第一像素区域(10a)内排布有两个子像素(40)，第二像素区域(10b)内排布有一个子像素(40)，多个第一像素区域(10a)成阵列排布，多个第二像素区域(10b)排布为两列，多列第一像素区域(10a)位于两列第二像素区域(10b)之间；数据线(30)包括多条第一数据线(30a)和两条第二数据线(30b)，多条第一数据线(30a)位于两条第二数据线(30b)之间，第二数据线(30b)在衬底基板(10)上的投影与补偿块(21)在衬底基板(10)上的投影包含重叠区域。

Description

阵列基板和显示装置
技术领域
本公开实施例涉及但不限于显示技术领域，尤其涉及一种阵列基板和显示装置。
背景技术
液晶显示装置(Liquid Crystal Display，LCD)由于具有重量轻、耗电少、辐射低和携带方便等优点而被广泛应用在现代化信息设备，如显示器、电视、移动电话和数字产品等。为了使显示装置的边框变窄、屏占比变大，采用双栅结构(Dual Gate)来驱动子像素发光，即一根数据线驱动相邻两列子像素的方式来驱动子像素。但是，由于双栅结构中连接同一数据线的两列子像素得到的数据信号的极性相同，相邻数据线连接的子像素得到的数据信号的极性不同，对于每行像素区域中的同一种子像素而言，任意相邻的两个子像素间电压极性相同的概率近乎50％，并且对于每列子像素而言，每个子像素的电压极性均相同，无法在空间尺度上对同一帧图像中同种子像素的电压极性进行平均，在视觉上会出现的亮暗相间的条纹，也就呈现出摇头纹的不良现象。
采用点反转(即同一列子像素得到的数据信号的极***替排布)的方式，可消除摇头纹的不良现象。但是，该方式使得显示装置的功耗急剧升高，并使得数据线连续充电的两个子像素中，一个子像素充电效果好而另一个子像素充电效果差，降低了显示装置的显示效果。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供了一种阵列基板，包括衬底基板以及位于所述衬底基板上的多条栅线、多条数据线、多个补偿块和多个子像素，任意相邻两行所述子像素之间排布有两条所述栅线，数据线具有交替排布的多个第一延伸部和多个第二延伸部，第一延伸部的延伸方向与第二延伸部的延伸方向相交，且同一条数据线中任意相邻的两个第一延伸部与相邻的两个第一延伸部之间的第二延伸部构成一个像素容纳区；栅线与数据线在衬底基板上限定出多个第一像素区域和多个第二像素区域，每个第一像素区域内排布有两个子像素，每个第二像素区域内排布有一个子像素，多个第一像素区域成阵列排布，多个第二像素区域排布为两列，且多列第一像素区域位于该两列第二像素区域之间，像素容纳区包括至少一个第一像素区域或至少一个第二像素区域；数据线包括多条第一数据线和两条第二数据线，该多条第一数据线位于两条第二数据线之间，第二数据线在衬底基板上的投影与补偿块在衬底基板上的投影包含重叠区域。
在一种示例性实施例中，相邻两行所述子像素之间排布第一栅线和第二栅线，所述补偿块与所述第一栅线相互连接成一体结构；所述子像素包括薄膜晶体管和像素电极，所述薄膜晶体管包括第一极、第二极和栅电极，所述像素电极与所述薄膜晶体管的第二极电连接，所述第二像素区域内的薄膜晶体管的栅电极与所述第二栅线电连接，所述第二像素区域内的薄膜晶体管的第一极与所述第二数据线，或所述第二数据线相邻的第一数据线电连接。
在一种示例性实施例中，所述补偿块在所述第一延伸部的延伸方向上的宽度大于或等于所述数据线在所述第一延伸部的延伸方向上的宽度；所述补偿块在所述第二延伸部的延伸方向上的长度大于或等于所述栅电极在所述第二延伸部的延伸方向上的长度，且所述补偿块与所述第二数据线在所述第二延伸部的延伸方向上交叠的长度等于所述补偿块在所述第二延伸部的延伸方向上的长度。
在一种示例性实施例中，所述第二数据线与所述第二像素区域内的薄膜晶体管的第一极连接于第一节点，相邻两个所述第一节点之间的所述第二数据线包括第一部分和第二部分，所述第二部分的数据线线宽比所述第一部分的数据线线宽小，所述第二部分在所述衬底基板上的正投影与所述补偿块在所述衬底基板上的正投影不重叠，且所述第二部分在所述衬底基板上的正投影与所述栅电极在所述衬底基板上的正投影不重叠，所述第一部分为所述第二数据线上除第二部分以外的部分。
在一种示例性实施例中，在相邻两个所述第一节点之间的所述第二数据线上，所述第二部分与所述第一部分的宽度比值在1/3至2/3之间，所述第二部分与所述第一部分的长度比值在1/3至2之间。
在一种示例性实施例中，所述第二部分位于所述第二数据线上的第二延伸部上，或者，所述第二部分位于所述第二数据线上的第一延伸部和第二延伸部上。
在一种示例性实施例中，所述第二数据线与所述第二像素区域内的薄膜晶体管的第一极连接于第一节点，相邻两个第一节点之间的所述第二数据线包括第一部分、第二部分和第三部分，所述第二部分的数据线线宽比所述第一部分的数据线线宽小，所述第三部分的数据线线宽比所述第一部分的数据线线宽大，所述第二部分在所述衬底基板上的正投影与所述补偿块在所述衬底基板上的正投影不重叠，且所述第二部分在所述衬底基板上的正投影与所述栅电极在所述衬底基板上的正投影不重叠，所述第三部分在所述衬底基板上的正投影与所述栅电极在所述衬底基板上的正投影重叠，所述第一部分为所述第二数据线上除第二部分和第三部分以外的部分。
在一种示例性实施例中，在相邻两个所述第一节点之间的所述第二数据线上，所述第二部分与所述第一部分的宽度比值在1/3至2/3之间，所述第二部分与所述第一部分的长度比值在1/3至2之间，所述第三部分与所述第一部分的宽度比值在4/3至3之间，所述第三部分与所述第一部分的长度比值在1/10至1/8之间。
在一种示例性实施例中，所述阵列基板还包括多个补偿电极，所述补偿电极与所述栅线相互连接成一体结构，且所述补偿电极在所述衬底基板上的正投影与漏电极在所述衬底基板上的正投影包含重叠区域
本公开实施例还提供了一种显示装置，包括如前所述的阵列基板。
在阅读并理解了附图概述和本公开的实施方式后，可以明白其他方面。
附图说明
图1为本公开实施例中阵列基板的结构示意图；
图2为本公开实施例中一种第一像素区域和第二像素区域的平面图；
图3为本公开实施例中另一种第一像素区域和第二像素区域的平面图；
图4为本公开实施例中阵列基板形成栅金属层图案后的平面图；
图5为图4中A-A向的剖面图；
图6为本公开实施例中阵列基板形成有源层图案后的平面图；
图7为图6中A-A向的剖面图；
图8为本公开实施例中阵列基板形成源漏金属层图案后的平面图；
图9为图8中A-A向的剖面图。
附图标记说明:
10—衬底基板； 20—栅线； 30—数据线；
40—子像素； 11—栅电极； 12—第一绝缘层；
13—有源层； 14—源电极； 15—漏电极；
21—补偿块； 401—薄膜晶体管； 402—像素电极；
50—触控信号线； 10a—第一像素区域； 10b—第二像素区域；
301—第一延伸部； 302—第二延伸部； 303—像素容纳区；
3021—第一部分； 3022—第二部分； 30a—第一数据线；
30b—第二数据线； 22—补偿电极； 23—第一栅线；
24—第二栅线； N1—第一节点； 3023—第三部分。
具体实施方式
下面，参照附图对实施方式进行说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可以是可拆卸连接，或一体地连接；可以是机械连接，或可以是电连接；可以是直接相连，或可以通过中间件间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据设计情况理解上述术语在本公开中的含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，可以是第一极为漏电极、第二极为源电极，或可以是第一极为源电极、第二极为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开至少一实施例提供一种阵列基板，该阵列基板包括衬底基板以及位于所述衬底基板上的多条栅线、多条数据线、多个补偿块和多个子像素，其中：数据线具有交替排布的多个第一延伸部和多个第二延伸部，第一延伸部的延伸方向与第二延伸部的延伸方向相交，且同一条数据线中任意相邻的两个第一延伸部与相邻的两个第一延伸部之间的第二延伸部构成一个像素容纳区；栅线与数据线在衬底基板上限定出多个第一像素区域和多个第二像素区域，每个第一像素区域内排布有两个子像素，每个第二像素区域内排布有一个子像素，多个第一像素区域成阵列排布，且任意相邻两行第一像素区域之间排布有两条栅线，多个第二像素区域排布为两列，且多列第一像素区域位于该两列第二像素区域之间，像素容纳区包括至少一个第一像素区域或至少一个第二像素区域；数据线包括多条第一数据线和两条第二数据线，该多条第一数据线位于两条第二数据线之间，第二数据线在衬底基板上的投影与所述补偿块在衬底基板上的投影包含重叠区域。
本公开一些实施例还提供对应于上述阵列基板的显示装置。
本公开上述实施例提供的阵列基板，通过对数据线进行弓形布线并对位于边缘区域的第二数据线进行补偿，实现同一行中每两个子像素的极性翻转，同一列中相邻子像素的极性翻转，显示时列与列之间不会出现明暗相间的竖纹，不会增加显示装置的功耗，且每个子像素的充电均一性高，提高了显示装置的显示效果。
图1是本公开实施例的一种阵列基板的结构示意图。如图1所示，在本实施例中，该阵列基板可以包括：衬底基板10以及位于衬底基板10上的多条栅线20、多条数据线30和多个子像素40，任意相邻的两行子像素40之间排布有两条栅线20。
栅线20与数据线30在衬底基板10上能够限定出多个第一像素区域10a和多个第二像素区域10b。该多个第一像素区域10a成阵列排布，该多个第二像素区域10b排布为两列，且多列第一像素区域10a位于该两列第二像素区域10b之间。
数据线30具有交替排布的多个第一延伸部301和多个第二延伸部302。该第一延伸部301的延伸方向与第二延伸部302的延伸方向相交。同一条数据线30中任意相邻的两个第一延伸部301与该相邻的两个第一延伸部301之间的第二延伸部302构成一个像素容纳区303，同一条数据线30中多个第一延伸部301和多个第二延伸部302能够构成多个像素容纳区303，相邻的两个像素容纳区303的开口方向相反。该像素容纳区303包括至少一个第一像素区域10a或一个第二像素区域10b。示例的，如图1所示，图1是以该像素容纳区302包括一个第一像素区域10a或一个第二像素区域10b为例进行示意性说明的，在其他可选的实现方式中，该像素容纳区303还可以包括2个或2个以上的第一像素区域10a，或可以包括2个或2个以上的第二像素区域10b。
在一种示例性实施例中，每个子像素40可以包括：薄膜晶体管401和像素电极402。该像素电极402可以为由透明导电材料制备的电极。该薄膜晶体管401可以包括：第一极、第二极和栅电极。该第一极可以与数据线30连接，栅极可以与栅线20连接，第二极与像素电极402连接。其中，该第一极为源电极和漏电极中的一个，第二极为源电极和漏电极中的另一个。
每个第一像素区域10a内沿栅线20的延伸方向排布有两个子像素40，且每个子像素40包括的薄膜晶体管401的第一极分别与该子像素40包括的像素电极402电连接，该两个子像素40包括的薄膜晶体管401的第二极分别与该第一像素区域10a相邻的两条数据线30电连接，每个子像素40包括的薄膜晶体管401的栅电极与该子像素40相邻的两条栅线20中的一条栅线20电连接。
每个第二像素区域10b内排布有一个子像素40，该子像素40包括的薄膜晶体管401的第一极与该子像素40包括的像素电极402电连接，该子像素40包括的薄膜晶体管401的第二极与一条数据线30连接，且该子像素40包括的薄膜晶体管401的栅电极与该子像素40相邻的两条栅线20中的一条栅线20连接。
数据线30包括多条第一数据线30a和两条第二数据线30b，多条第一数据线30a位于两条第二数据线30b之间。对于第一数据线30a中的多个第二延伸部302，每个第二延伸部302可以连接两个相邻的子像素40包括的薄膜晶体管401的第二极，且这两个相邻的子像素40位于两个不同的第一像素区域10a内。对于第二数据线30b中的多个第二延伸部302，一部分第二延伸部302与两个相邻的子像素40包括的薄膜晶体管401的第二极连接，且这两个相邻的子像素40中的一个位于第一像素区域10a内，另一个位于第二像素区域10b内；另一部分第二延伸部302未与子像素40包括的薄膜晶体管401的第二极连接，且与子像素包括的薄膜晶体管401的第二极连接的第二延伸部302和未与子像素包括的薄膜晶体管401的第二极连接的第二延伸部302交替排布。在本申请中，第一数据线30a中的第一延伸部301的长度需要大于第二数据线30b中的第一延伸部301的长度。示例的，第一数据线30a中的第一延伸部301的长度大于相邻两个子像素40的总宽度；而第二数据线30b中的第一延伸部301的长度大于一个子像素40的宽度，但小于相邻两个子像素40的总宽度。
如图2所示，该阵列基板还包括补偿块21，补偿块21与栅线20可以同层设置，第二数据线30b在衬底基板10上的投影与补偿块21在衬底基板10上的投影包含重叠区域。本实施例通过补偿块21与第二数据线30b构成补偿电容，使得第二数据线30b与栅电极11形成的等效电容和第一数据线30a与栅电极11形成的等效电容一致，从而避免了第一列数据线与第N列数据线连接的子像素与其他数据线连接的子像素产生显示差异。
在一种示例性实施例中，子像素包括第一颜色子像素R、第二颜色子像素G和第三颜色子像素B，与每行子像素一侧相邻的一条栅线与该行第一颜色子像素R和偶数位第三颜色子像素B连接，与每行子像素另一侧相邻的一条栅线与该行第二颜色子像素G和奇数位第三颜色子像素B连接。
在一种示例性实施例中，对于同一个第一像素区域10a内的两个子像素40，该两个子像素40为第一颜色子像素R、第二颜色子像素G和第三颜色子像素B中的两种。同一行子像素按照第一颜色子像素R、第二颜色子像素G和第三颜色子像素B的顺序周期排布，同一列子像素都为第一颜色子像素R、第二颜色子像素G或第三颜色子像素B。示例的，假设该阵列基板装配到液晶显示面板中，则该第一颜色子像素R能够发出红色的光线，第二颜色子像素G能够发出绿色的光线，第三颜色子像素B能够发出蓝色的光线。
在一种示例性实施例中，假设该阵列基板装配到液晶显示面板中，在该液晶显示面板进行显示时，阵列基板中的多条数据线30中任意相邻的两条数据线30可以加载极性相反的电压，如此，即使对于每行第一像素区域中的同一种子像素而言，任意相邻的两个子像素间电压极性相同的概率仍然近乎50％，但是，在每列子像素中，分别属于两个相邻的第一像素区域10a中的两个子像素间的电压极性相反。例如，若像素容纳区303包括一个第一像素区域10a，则每列子像素中任意两个相邻的子像素40间的电压极性相反。可以有效的在空间尺度上对同一帧图像中同种子像素的电压极性进行平均，从而降低了出现摇头纹的概率，进而有效的提高了该液晶显示面板的显示效果。
在一种示例性实施例中，数据线30中的第一延伸部301的延伸方向与栅线20的延伸方向相同，数据线30中的第二延伸部302的延伸方向与栅线20的延伸方向垂直。在本申请实施例中，数据线30中的第一延伸部301位于相邻的两行第一像素区域之间的两条栅线20之间，且该第二延伸部302在衬底基板10上的正投影与栅线20在衬底基板上的正投影错开，如此，可以有效的减小数据线30与栅线20之间产生的寄生电容。假设，每个像素容纳区303容纳一个第一像素区域10a，且在该阵列基板装配到液晶显示面板后，若该液晶显示面板需要进行显示，则第n条数据线按照第一颜色子像素R、第三颜色子像素B、第一颜色子像素R和第二颜色子像素G的顺序周期性的驱动与其相连的两列子像素；第n+1条数据线按照第三颜色子像素B、第二颜色子像素G、第一颜色子像素R和第三颜色子像素B的顺序周期性的驱动与其相连的两列子像素；第n+2条数据线按照第一颜色子像素R、第二颜色子像素G、第三颜色子像素B和第二颜色子像素G的顺序周期性的驱动与其相连的两列子像素，n为大于或等于1的自然数。
在一种示例性实施例中，该阵列基板还可以包括：位于衬底基板10上的多条触控信号线50。多列第一像素区域中的每列第一像素区域包括两列子像素，该触控信号线50位于同一列第一像素区域中的两列子像素之间。在本申请中，通过阵列基板中的多条触控信号线50，使得采用该阵列基板制备出的液晶显示面板具有触控功能，如此，无需在液晶显示面板上单独装配触控面板便能够使液晶显示面板具有触控功能，有效的降低了具有触控功能的液晶显示面板的厚度。
在一种示例性实施例中，相邻两行子像素40之间排布第一栅线23和第二栅线24，补偿块21与第一栅线23相互连接成一体结构，且与补偿块21相互连接成一体结构，第二像素区域10b内的薄膜晶体管401的栅电极与第二栅线24电连接，第二像素区域10b内的薄膜晶体管401的第一极与第二数据线30b，或第二数据线30b相邻的第一数据线30a电连接。
在一种示例性实施例中，补偿块21在第一延伸部301的延伸方向上的宽度大于或等于第二数据线30b在第一延伸部301的延伸方向上的宽度；补偿块21在第二延伸部302的延伸方向上的长度大于或等于栅电极11在第二延伸部302的延伸方向上的长度，且补偿块21与第二数据线30b在第二延伸部302的延伸方向上交叠的长度等于补偿块21在第二延伸部302的延伸方向上的长度。
在一种示例性实施例中，如图1和图2所示，第二数据线30b与第二像素区域10b内的薄膜晶体管401的第一极连接于第一节点N1，相邻两个第一节点N1之间的第二数据线包括第一部分3021和第二部分3022，第二部分3022的数据线线宽比第一部分3021的数据线线宽小，第二部分3022在衬底基板10上的正投影与补偿块21在衬底基板10上的正投影不重叠，且第二部分3022在衬底基板10上的正投影与栅电极11在衬底基板10上的正投影不重叠，第一部分3021为第二数据线上除第二部分3022以外的部分。通过减小第二数据线30b上第二部分3022的数据线线宽，使得第二数据线30b的等效电阻与第一数据线30a的等效电阻一致，从而避免了第二数据线30b连接的子像素与第一数据线30a连接的子像素产生显示差异。
在一种示例性实施例中，在相邻两个第一节点N1之间的第二数据线30b上，第二部分3022与第一部分3021的宽度比值在1/3至2/3之间，第二部分3022与第一部分3021的长度比值在1/3至2之间。示例性的，第一部分3021的宽度为4微米，第二部分3022的宽度为3微米，第二部分3022与第一部分3021的宽度比值为3/4，第二部分3022与第一部分3021的长度可以相等。
在一种示例性实施例中，第二部分3022可以位于第二数据线30b上的第二延伸部302上，或者，第二部分3022可以位于第二数据线30b上的第一延伸部301和第二延伸部302上。
在另一种示例性实施例中，如图1和图3所示，第二数据线30b与第二像素区域10b内的薄膜晶体管401的第一极连接于第一节点N1，相邻两个第一节点N1之间的第二数据线30b包括第一部分3021、第二部分3022和第三部分3023，第二部分3022的数据线线宽比第一部分3021的数据线线宽小，第三部分3023的数据线线宽比第一部分3021的数据线线宽大，第二部分3022在衬底基板10上的正投影与补偿块21在衬底基板10上的正投影不重叠，且第二部分3022在衬底基板10上的正投影与栅电极11在衬底基板10上的正投影不重叠，第三部分3023在衬底基板10上的正投影与栅电极11在衬底基板10上的正投影重叠，第一部分3021为第二数据线30b上除第二部分3022和第三部分3023以外的部分。通过减小第二数据线30b上第二部分3022的数据线线宽，使得第二数据线30b的等效电阻与第一数据线30a的等效电阻一致，从而避免了第二数据线30b连接的子像素与第一数据线30a连接的子像素产生显示差异。通过增大第二数据线30b上第三部分3023的数据线线宽，使得第二数据线30b与栅电极11形成的等效电容和第一数据线30a与栅电极11形成的等效电容一致，从而避免了第一列数据线与第N列数据线连接的子像素与其他数据线连接的子像素产生显示差异。
在一种示例性实施例中，在相邻两个第一节点N1之间的第二数据线30b上，第二部分3022与第一部分3021的宽度比值在1/3至2/3之间，第二部分3022与第一部分3021的长度比值在1/3至2之间，第三部分3023与第一部分3021的宽度比值在4/3至3之间，第三部分3023与第一部分3021的长度比值在1/10至1/8之间。示例性的，第一部分3021的宽度为4微米，第二部分3022的宽度为3微米，第三部分3023的宽度为6微米，第二部分3022与第一部分3021的宽度比值为3/4，第三部分3023与第一部分3021的宽度比值为3/2，第二部分3022与第一部分3021的长度可以相等，第三部分3023与第一部分3021的长度比值为1/9。
在一种示例性实施例中，该阵列基板还可以包括多个补偿电极22，补偿电极22可以与栅线20相互连接成一体结构，且补偿电极22在衬底基板10上的正投影与漏电极15在衬底基板10上的正投影包含重叠区域。本申请实施例通过设置补偿电极22，使得数据线层与栅电极层在工艺对位有偏差时，仍能保证不同TFT的漏电极15与栅电极11的电容保持一致，即补偿电极22的作用为对栅电极11与漏电极15之间形成的等效电容Cgd进行补偿。
在一种示例性实施例中，如图1所示，每条数据线30连接的子像素40的极性相同，相邻数据线30连接的子像素40的极性相反。
下面通过一种示例性实施例中阵列基板的制备过程说明本公开实施例的技术方案。本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的刻蚀方法，在此不做限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在衬底基板上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺或光刻工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺或光刻工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺或光刻工艺后的“层”中包含至少一个“图案”。
(1)形成栅金属层图案。形成栅金属层图案包括：在衬底基板上沉积第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，在衬底基板10上形成栅线20、栅电极11、补偿块21和补偿电极22图案，栅线20、栅电极11、补偿块21和补偿电极22位于有效显示区域，且栅线20、栅电极11、补偿块21和补偿电极22为一体结构，如图4和图5所示。其中，图4为阵列基板有效显示区域形成栅金属层图案后的平面图，图5为图4中A-A向的剖面图。
(2)形成有源层图案。形成有源层图案包括：在形成有前述图案的衬底基板上依次沉积第一绝缘薄膜和有源层薄膜，通过构图工艺对有源层薄膜进行构图，形成覆盖栅金属层图案的第一绝缘层12，以及设置在第一绝缘层12上的有源层13图案，有源层13位于有效显示区域，且有源层13的位置与栅电极11的位置相对应，如图5和图6所示。其中，图6为阵列基板有效显示区域形成有源层图案后的平面图，图7为图6中A-A向的剖面图。
(3)形成源漏金属层图案。形成源漏金属层图案包括：在形成有前述图案的衬底基板上沉积第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成设置在第一绝缘层12上的数据线30、源电极14、漏电极15和源漏连接电极图案，数据线30、源电极14和漏电极15位于有效显示区域，源电极14与数据线30为相互连接的一体结构，源电极14邻近漏电极15的一端设置在有源层13上，漏电极15邻近源电极14的一端设置在有源层13上，源电极14与漏电极15之间形成导电沟道；源漏连接电极位于***区域，设置在第一绝缘层12上，数据线30包括多条第一数据线30a和两条第二数据线30b，多条第一数据线30a位于两条第二数据线30b之间，每条数据线30具有交替排布的多个第一延伸部301和多个第二延伸部302。该第一延伸部301的延伸方向与第二延伸部302的延伸方向相交。第二数据线30b在衬底基板10上的投影与补偿块21在衬底基板10上的投影包含重叠区域，从而在该重叠区域形成补偿电容，且第二数据线30b包括第一部分3021和第二部分3022，第二部分3022的数据线线宽比第一部分3021的数据线线宽小，如图8和图9所示。其中，图8为阵列基板有效显示区域形成源漏金属层图案的平面图，图9为图8中A-A向的剖面图。当第二数据线302包括第一部分3021、第二部分3022和第三部分3023时，制备过程与此相似，不同的是在第三部分3023调宽第二数据线302的线宽。
(4)形成像素电极层图案。形成像素电极层图案包括：在形成有前述图案的衬底基板上依次沉积第二绝缘薄膜和第三金属薄膜，通过构图工艺对第二绝缘薄膜进行构图，形成覆盖源漏金属层图案的第二绝缘层，在第二绝缘层上刻蚀出过孔，过孔暴露出漏电极的表面，通过构图工艺对第三金属薄膜进行构图，形成设置在第二绝缘层上的像素电极层图案，像素电极层位于有效显示区域，像素电极通过过孔与源漏金属层中的漏电极连接，如图2或图3所示。
本公开实施例中，衬底基板可以采用玻璃基底、石英基底、塑料基底或者柔性基底。第一金属薄膜和第二金属薄膜可以采用金属材料，如银Ag、铜Cu、铝Al、钼Mo等，或上述金属的合金材料，可以是单层结构，或可以是多层复合结构，第三金属薄膜采用铝Al，采用磁控溅射方法(Sputter)沉积。第一绝缘薄膜和第二绝缘薄膜可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，或可以采用氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层，采用化学气相沉积(CVD)方式或等离子体增强化学气相沉积(PECVD)方式沉积。第一绝缘层可以称为栅绝缘(GI)层，第二绝缘层可以称为钝化(PVX)层。
本实施例中，后续工艺还可以包括：在像素电极层上形成第三绝缘层和触摸电极层。该第三绝缘层可以称为平坦层，其材料可以包括：丙烯酸树脂或者环氧树脂等材料。
本实施例中，后续工艺还可以包括：在触摸电极层上形成第四绝缘层和公共电极层。该第四绝缘层也可以称为平坦层，其材料可以包括：丙烯酸树脂或者环氧树脂等材料。该公共电极层的材料包括：透明导电材料，例如，其可以为ITO。通过控制公共电极和像素电极来形成驱动液晶偏转的电场，实现灰阶显示。
通过前述阵列基板的制备过程可以看出，本公开实施例的阵列基板通过对数据线弓形布线，实现了同一行中每两个子像素的极性翻转，同一列中相邻子像素极性翻转，显示时不会出现明暗相间的竖纹，不会增加显示装置的功耗，且每个子像素的充电均一性高，提高了显示装置的显示效果。
本公开实施例制备阵列基板的构图次数与现有制备方式的构图次数可以相同，因此本公开实施例的实施，不需改变现有工艺设备，工艺兼容性好，实用性强，在成熟的工艺下很好地解决了双栅结构显示时出现的明暗相间的条纹的问题，具有良好的应用前景。
本公开实施例还提供了一种显示装置，包括前述的阵列基板和对置基板。显示装置可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，也可以是智能手表、智能手环等可穿戴电子设备。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种阵列基板，包括衬底基板以及位于所述衬底基板上的多条栅线、多条数据线、多个补偿块和多个子像素，任意相邻两行所述子像素之间排布有两条所述栅线，其中：
所述数据线具有交替排布的多个第一延伸部和多个第二延伸部，所述第一延伸部的延伸方向与所述第二延伸部的延伸方向相交，且同一条所述数据线中任意相邻的两个第一延伸部与所述相邻的两个第一延伸部之间的第二延伸部构成一个像素容纳区；
所述栅线与所述数据线在所述衬底基板上限定出多个第一像素区域和多个第二像素区域，每个所述第一像素区域内排布有两个子像素，每个所述第二像素区域内排布有一个子像素，所述多个第一像素区域成阵列排布，所述多个第二像素区域排布为两列，且多列所述第一像素区域位于该两列所述第二像素区域之间，所述像素容纳区包括至少一个所述第一像素区域或至少一个所述第二像素区域；
所述数据线包括多条第一数据线和两条第二数据线，该多条第一数据线位于两条第二数据线之间，所述第二数据线在所述衬底基板上的正投影与所述补偿块在所述衬底基板上的正投影包含重叠区域。
2.根据权利要求1所述的阵列基板，其中，相邻两行所述子像素之间排布第一栅线和第二栅线，所述补偿块与所述第一栅线相互连接成一体结构；
所述子像素包括薄膜晶体管和像素电极，所述薄膜晶体管包括第一极、第二极和栅电极，所述像素电极与所述薄膜晶体管的第二极电连接，所述第二像素区域内的薄膜晶体管的栅电极与所述第二栅线电连接，所述第二像素区域内的薄膜晶体管的第一极与所述第二数据线，或所述第二数据线相邻的第一数据线电连接。
3.根据权利要求2所述的阵列基板，其中，所述补偿块在所述第一延伸部的延伸方向上的宽度大于或等于所述第二数据线在所述第一延伸部的延伸方向上的宽度；所述补偿块在所述第二延伸部的延伸方向上的长度大于或等于所述栅电极在所述第二延伸部的延伸方向上的长度，且所述补偿块与所述第二数据线在所述第二延伸部的延伸方向上交叠的长度等于所述补偿块在所述第二延伸部的延伸方向上的长度。
4.根据权利要求2所述的阵列基板，其中，所述第二数据线与所述第二像素区域内的薄膜晶体管的第一极连接于第一节点，相邻两个所述第一节点之间的所述第二数据线包括第一部分和第二部分，所述第二部分的数据线线宽比所述第一部分的数据线线宽小，所述第二部分在所述衬底基板上的正投影与所述补偿块在所述衬底基板上的正投影不重叠，且所述第二部分在所述衬底基板上的正投影与所述栅电极在所述衬底基板上的正投影不重叠，所述第一部分为所述第二数据线上除第二部分以外的部分。
5.根据权利要求4所述的阵列基板，其中，在相邻两个所述第一节点之间的所述第二数据线上，所述第二部分与所述第一部分的宽度比值在1/3至2/3之间，所述第二部分与所述第一部分的长度比值在1/3至2之间。
6.根据权利要求4所述的阵列基板，其中，所述第二部分位于所述第二数据线上的第二延伸部上，或者，所述第二部分位于所述第二数据线上的第一延伸部和第二延伸部上。
7.根据权利要求2所述的阵列基板，其中，所述第二数据线与所述第二像素区域内的薄膜晶体管的第一极连接于第一节点，相邻两个第一节点之间的所述第二数据线包括第一部分、第二部分和第三部分，所述第二部分的数据线线宽比所述第一部分的数据线线宽小，所述第三部分的数据线线宽比所述第一部分的数据线线宽大，所述第二部分在所述衬底基板上的正投影与所述补偿块在所述衬底基板上的正投影不重叠，且所述第二部分在所述衬底基板上的正投影与所述栅电极在所述衬底基板上的正投影不重叠，所述第三部分在所述衬底基板上的正投影与所述栅电极在所述衬底基板上的正投影重叠，所述第一部分为所述第二数据线上除第二部分和第三部分以外的部分。
8.根据权利要求7所述的阵列基板，其中，在相邻两个所述第一节点之间的所述第二数据线上，所述第二部分与所述第一部分的宽度比值在1/3至2/3之间，所述第二部分与所述第一部分的长度比值在1/3至2之间，所述第三部分与所述第一部分的宽度比值在4/3至3之间，所述第三部分与所述第一部分的长度比值在1/10至1/8之间。
9.根据权利要求1所述的阵列基板，还包括多个补偿电极，所述补偿电极与所述栅线相互连接成一体结构，且所述补偿电极在所述衬底基板上的正投影与漏电极在所述衬底基板上的正投影包含重叠区域。
10.一种显示装置，包括：如权利要求1至9任一所述的阵列基板和对置基板。
CN202080000465.0A 2020-04-01 2020-04-01 阵列基板和显示装置 Active CN113767323B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/082822 WO2021196089A1 (zh) 2020-04-01 2020-04-01 阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN113767323A CN113767323A (zh) 2021-12-07
CN113767323B true CN113767323B (zh) 2023-10-20

Family

ID=77928177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000465.0A Active CN113767323B (zh) 2020-04-01 2020-04-01 阵列基板和显示装置

Country Status (4)

Country Link
US (2) US11869898B2 (zh)
EP (1) EP4130858A4 (zh)
CN (1) CN113767323B (zh)
WO (1) WO2021196089A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114236928B (zh) * 2021-12-22 2023-09-29 京东方科技集团股份有限公司 显示面板及显示装置
CN115206253A (zh) * 2022-05-12 2022-10-18 京东方科技集团股份有限公司 一种显示基板和显示装置
CN115437186A (zh) * 2022-08-31 2022-12-06 厦门天马微电子有限公司 阵列基板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205067935U (zh) * 2015-11-05 2016-03-02 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN106855674A (zh) * 2017-03-23 2017-06-16 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN110488548A (zh) * 2019-09-12 2019-11-22 合肥鑫晟光电科技有限公司 一种阵列基板和车载显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003057640A (ja) * 2001-06-05 2003-02-26 Seiko Epson Corp 電気光学装置、電子機器、および電気光学装置の製造方法
KR100594863B1 (ko) * 2003-12-10 2006-06-30 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101147090B1 (ko) * 2005-06-29 2012-05-17 엘지디스플레이 주식회사 액정표시소자
TWI325514B (en) * 2006-06-22 2010-06-01 Au Optronics Corp Liquid crystal display and tft substrate therefor
JP5154261B2 (ja) * 2008-02-26 2013-02-27 株式会社ジャパンディスプレイイースト 液晶表示装置
TWI392945B (zh) * 2009-06-11 2013-04-11 Au Optronics Corp 畫素結構及其製作方法
KR101674178B1 (ko) * 2009-10-26 2016-11-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103926768B (zh) * 2013-11-20 2016-09-07 上海中航光电子有限公司 一种阵列基板、显示面板和显示装置
CN103955309B (zh) * 2014-04-14 2017-08-25 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN104166489B (zh) * 2014-08-05 2018-07-10 京东方科技集团股份有限公司 显示面板、显示装置及显示驱动方法
CN104656318A (zh) * 2015-03-11 2015-05-27 京东方科技集团股份有限公司 一种显示基板及显示装置
CN104730791B (zh) * 2015-04-08 2018-09-21 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示装置
TWI638209B (zh) * 2015-05-05 2018-10-11 友達光電股份有限公司 顯示面板
CN104880871B (zh) * 2015-06-23 2018-05-11 合肥鑫晟光电科技有限公司 显示面板和显示装置
CN205139543U (zh) * 2015-12-01 2016-04-06 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN106125436B (zh) * 2016-08-31 2019-09-20 京东方科技集团股份有限公司 一种阵列基板、显示面板及制作方法
CN206248976U (zh) * 2016-12-05 2017-06-13 京东方科技集团股份有限公司 阵列基板和显示装置
CN106707532B (zh) 2017-01-19 2019-04-26 京东方科技集团股份有限公司 一种显示装置
CN108333843B (zh) * 2017-01-20 2020-11-13 京东方科技集团股份有限公司 双栅线阵列基板以及显示装置
CN106950771B (zh) * 2017-03-31 2019-12-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN107272292B (zh) * 2017-08-18 2020-02-18 京东方科技集团股份有限公司 一种显示基板、显示面板及显示装置
CN108254985B (zh) 2018-02-01 2021-10-01 京东方科技集团股份有限公司 阵列基板及制备方法、显示面板及制备方法、显示装置
CN109521616A (zh) * 2018-12-28 2019-03-26 上海中航光电子有限公司 显示面板和显示装置
CN110456585B (zh) * 2019-08-19 2022-09-23 京东方科技集团股份有限公司 双栅阵列基板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205067935U (zh) * 2015-11-05 2016-03-02 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN106855674A (zh) * 2017-03-23 2017-06-16 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN110488548A (zh) * 2019-09-12 2019-11-22 合肥鑫晟光电科技有限公司 一种阵列基板和车载显示装置

Also Published As

Publication number Publication date
US20220139961A1 (en) 2022-05-05
US20240088171A1 (en) 2024-03-14
CN113767323A (zh) 2021-12-07
WO2021196089A1 (zh) 2021-10-07
EP4130858A1 (en) 2023-02-08
EP4130858A4 (en) 2023-05-31
US11869898B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
US11327378B2 (en) Array substrate, display panel and display device
CN113767323B (zh) 阵列基板和显示装置
KR101435527B1 (ko) 표시 장치
US8767158B2 (en) Array substrate, liquid crystal panel, liquid crystal display and driving method thereof
USRE43701E1 (en) Liquid crystal display and method of fabricating the same having particular data signal transmission lines
US6927814B2 (en) Array substrate for LCD and method of fabricating the same
CN112838103B (zh) 一种显示面板及其制备方法、显示装置
US8717344B2 (en) Display device and driving method therefor
KR20120014749A (ko) 표시 기판, 표시 장치 및 이의 제조 방법
KR20100019601A (ko) 표시 장치
KR100714819B1 (ko) 박막 반도체 장치, 전기 광학 장치 및 전자 기기
US20100128191A1 (en) Increasing lcd aperture ratios
CN114930444B (zh) 显示基板及其制备方法、显示装置
US7411638B2 (en) Liquid crystal display device and method of fabricating the same having particular drain electrodes and source electrodes
KR20160148765A (ko) 표시 장치
US10269836B2 (en) Display apparatus and method of manufacturing the same
US20220334430A1 (en) Display panel and display device
KR20110056621A (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법
WO2024040587A1 (zh) 显示基板及其制备方法、显示装置
WO2023060547A1 (zh) 阵列基板及其制备方法、显示装置
KR20070060644A (ko) 액정표시장치 및 이의 제조방법
KR101433243B1 (ko) 표시 장치
CN116546855A (zh) 显示基板及显示装置
CN115911050A (zh) 显示基板及其制备方法、显示装置
KR20080100641A (ko) 액정 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant