KR20070060644A - 액정표시장치 및 이의 제조방법 - Google Patents

액정표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR20070060644A
KR20070060644A KR1020050120510A KR20050120510A KR20070060644A KR 20070060644 A KR20070060644 A KR 20070060644A KR 1020050120510 A KR1020050120510 A KR 1020050120510A KR 20050120510 A KR20050120510 A KR 20050120510A KR 20070060644 A KR20070060644 A KR 20070060644A
Authority
KR
South Korea
Prior art keywords
gate line
pixel electrode
line
gate
thin film
Prior art date
Application number
KR1020050120510A
Other languages
English (en)
Inventor
임지숙
이주형
박상진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050120510A priority Critical patent/KR20070060644A/ko
Publication of KR20070060644A publication Critical patent/KR20070060644A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 고개구율을 갖는 액정표시장치 및 이의 제조방법에 관한 것이다.
본 발명은 스캔신호를 공급하며 굴곡된 형태의 게이트 라인과, 데이터 신호를 공급하며 상기 게이트 라인과 교차하여 델타 구조로 배열된 서브 화소영역을 정의하는 데이터 라인과, 상기 게이트 라인 및 데이터 라인 사이에 접속된 박막 트랜지스터와, 상기 박막 트랜지스터에 연결되며 각 서브 화소영역에 형성된 화소전극을 구비한 것을 특징으로 하는 액정표시장치 및 이의 제조방법을 제공한다.

Description

액정표시장치 및 이의 제조방법{LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD THEREOF}
도 1은 종래의 델타 배열을 갖는 박막 트랜지스터 기판의 평면을 개략적으로 도시한 도면이다.
도 2는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 평면을 도시한 평면도이다.
도 3은 도2에 도시된 박막 트랜지스터 기판의 I-I'선을 따라 절단한 단면도이다.
도 4는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판의 평면을 도시한 평면도이다.
도 5는 본 발명의 제3 실시 예에 따른 박막 트랜지스터 기판의 평면을 도시한 평면도이다.
도 6은 도 5에 도시된 박막트랜지스터 기판의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
<도면부호의 간단한 설명>
20: 게이트 라인 21: 게이트 전극
22: 게이트 돌출부 25: 스토리지 라인
30: 게이트 절연막 40: 활성층
50: 오믹 콘택층 60: 드레인 전극
70: 소스전극 80: 보호막
90: 콘택홀 100: 화소전극
110: 데이터 라인
본 발명은 액정표시장치에 관한 것으로, 구체적으로 고개구율을 갖는 액정표시장치 및 이의 제조방법에 관한 것이다.
현재 표시장치로 가장 많이 사용되고 있는 것은 성능 및 가격 측면에서 유리한 CRT(Cathode RaY Tube)이다. 그러나, CRT는 많은 장점에도 불구하고 경박단소화에 어려움이 있기 때문에 최근에 CRT의 대체수단으로 액정표시장치가 널리 사용되고 있다.
특히, 글자를 제외한 이미지를 표현하기 위해 DSC(Digital Still Camera) 등의 화상 정보가 우선시 되는 저해상도 표시장치의 경우 곡선표시에 유리한 델타 화소 배열을 갖는 액정표시장치가 사용되었다.
도 1은 종래의 액정표시장치의 박막 트랜지스터 기판을 개략적으로 도시한 평면도이다.
도 1을 참조하면, 종래의 박막 트랜지스터 기판은 스캔신호를 공급하는 게이트 라인(GL1 내지 GLn)과, 데이터 신호를 공급하며 게이트 라인(GL1 내지 GLn)과 교차하여 형성된 데이터 라인(DL1 내지 DLm)과, 게이트 라인(GL1 내지 GLn) 및 데이터 라인(DL1 내지 DLm) 사이에 접속된 박막 트랜지스터와, 박막 트랜지스터와 연결되며 델타 배열로 형성된 적, 녹, 청의 화소 영역에 형성된 화소전극을 구비한다.
구체적으로, 게이트 라인(GL1 내지 GLn)은 가로방향으로 평행하게 형성되어 박막 트랜지스터에 스캔신호를 공급한다.
데이터 라인(DL1 내지 DLm)은 델타 배열로 형성된 화소전극과 중첩되지 않도록 구부려져 형성되어 박막 트랜지스터에 화상 데이터 신호를 공급한다.
박막 트랜지스터는 게이트 라인과 접속된 게이트 전극, 데이터 라인과 접속된 소스 전극, 화소 전극과 접속된 드레인 전극, 게이트 전극과 게이트 절연막을 사이에 두고 중첩되어 소스 전극과 드레인 전극 사이에 채널을 형성하는 활성층과 소스 전극 및 드레인 전극과 활성층 사이의 오믹 접촉을 위한 오믹 접촉층을 구비한다. 이러한 박막 트랜지스터는 게이트 라인의 스캔 신호에 응답하여 데이터 라인의 화상 데이터 신호를 화소 전극에 공급하여 유지되게 한다.
화소 전극은 박막 트랜지스터로부터의 화상 데이터 신호가 공급되면 컬러 필터 기판의 공통 전극과의 전압차로 액정을 구동하여 광 투과율이 조절되게 한다.
이 때, 화소전극과 게이트 라인의 거리가 가까운 경우 화소전극과 게이트 라인 사이에 형성되는 기생 커패시터가 증가하여 킥백 전압에 의해 화질이 저하되거나, 화면 떨림 현상이 발생한다. 또한, 화소전극과 데이터 라인 사이의 거리가 가까운 경우 화소전극과 데이터 라인 사이에 형성되는 기생 커패시터가 커져 플리커 현상이 발생하여 화질을 저하시킨다. 이에 따라 화소전극과 게이트 라인 및 데이터 라인을 충분히 이격시켜야 한다.
그러나 게이트 라인 및 데이터 라인 사이에 형성되는 화소전극 사이의 거리를 크게하여 기생 커패시터들을 줄일 경우 결과적으로 개구율이 저하되는 문제점이 발생된다.
상기의 문제점을 해결하기 위하여, 본 발명의 목적은 델타 배열을 갖는 화소전극의 면적을 넓혀 개구율을 향상시킨 액정표시장치 및 이의 제조방법을 제공하는 데 있다.
상기의 목적을 달성하기 위하여, 본 발명은 스캔신호를 공급하며 굴곡된 형태의 게이트 라인과; 데이터 신호를 공급하며 상기 게이트 라인과 교차하여 델타 구조로 배열된 서브 화소영역을 정의하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인 사이에 접속된 박막 트랜지스터와; 상기 박막 트랜지스터에 연결되며 각 서브 화소영역에 형성된 화소전극을 구비한 것을 특징으로 하는 액정표시장치를 제공한다.
상기 게이트 라인은 제1 화소전극과 중첩된 직선부와 제2 화소전극과 중첩된 굴곡부가 수평방향으로 반복되는 구조로 형성된다.
상기 게이트 라인으로부터 상기 화소전극의 주변부를 따라 돌출된 게이트 돌출부를 더 구비한다.
상기 화소전극과 전단 게이트 라인이 중첩되어 형성되는 스토리지 커패시터를 구비한다.
스토리지 전압을 공급하기 위해 상기 화소전극과 중첩되는 스토리지 라인을 더 구비한다.
그리고 상기의 목적을 달성하기 위하여, 본 발명은 스캔신호를 공급하며 굴곡된 형태의 게이트 라인을 형성하는 단계와; 데이터 신호를 공급하며 상기 게이트 라인과 교차하여 델타 구조로 배열된 서브 화소영역을 정의하는 데이터 라인을 형성하는 단계와; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터를 형성하는 단계와; 상기 박막 트랜지스터에 연결되며 각 서브 화소영역에 형성된 화소전극을 형성하는 단계로 이루어진 액정표시장치의 제조방법을 제공한다.
상기 게이트 라인을 형성하는 단계에서, 상기 게이트 라인으로부터 상기 화소전극의 주변부로 돌출된 게이트 돌출부를 형성하는 단계를 더 포함한다.
상기 게이트 라인을 형성하는 단계에서, 상기 스토리지 전압을 공급하는 스토리지 라인을 형성하는 단계를 더 포함한다.
상기 화소 전극을 형성하는 단계에서, 상기 게이트 라인의 직선부와 중첩되어 형성되는 제1 화소전극과, 상기 게이트 라인의 굴곡부와 중첩되어 형성되는 제2 화소전극을 형성하는 단계를 더 포함한다.
본 발명의 다른 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 2 내지 도 6을 참조하여 본 발명에 따른 구체적인 실시 예를 설명한다.
도 2는 본 발명의 제1 실시 예에 따른 델타 배열의 화소 전극이 형성된 박막 트랜지스터 기판의 평면을 나타내는 평면도이고, 도 3은 도 2에 도시된 박막 트랜지스터 기판의 I-I'선을 따라 절단한 단면도이다.
도 2 및 도 3을 참조하면, 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판은 스캔신호를 공급하며 굴곡부를 구비한 게이트 라인(20)과, 데이터 신호를 공급하며 게이트 라인과 교차하여 형성된 데이터 라인(110)과, 게이트 라인(20) 및 데이터 라인(110) 사이에 접속된 박막 트랜지스터와, 박막 트랜지스터와 연결되며 델타 배열을 갖는 적, 녹, 청의 서브 화소영역 각각에 형성된 화소전극(100)을 구비한다.
구체적으로, 도 2에 도시된 박막 트랜지스터 기판의 화소 영역은 적, 녹, 청의 화소 영역이 순차적으로 반복 배열된 제1 칼럼과 제1 칼럼과 엇갈리게 배열된 제2 칼럼이 반복되어 형성된다. 이를 통해 한 화소를 구성하는 적, 녹, 청의 서브 화소영역이 델타형태로 배열된다.
박막 트랜지스터는 게이트 라인(20)과 접속된 게이트 전극(21), 데이터 라인(110)과 접속된 소스전극(70), 화소전극(100)과 접속된 드레인 전극(60), 게이트 전극(21)과 게이트 절연막(30)을 사이에 두고 중첩되어 소스전극(70)과 드레인 전극(60) 사이에 채널을 형성하는 활성층(40)을 구비한다. 또한, 박막 트랜지스터는 소스전극(70) 및 드레인 전극(60)과 활성층(40) 사이의 오믹 접촉을 위한 오믹 콘택층(50)을 더 구비한다. 이러한 박막 트랜지스터는 게이트 라인(20)의 스캔 신호에 응답하여 데이터 라인(110)의 화상 데이터 신호를 화소전극(100)에 공급하여 유지되게 한다.
화소전극(100)은 박막 트랜지스터를 덮는 보호막(80) 위에 형성되고, 보호막(80)을 관통하는 콘택홀(90)를 경유하여 드레인 전극(60)과 접속된다. 화소전극(100)은 박막 트랜지스터로부터의 화상 데이터 신호가 공급되면 컬러 필터 기판의 공통 전극과의 전압차로 액정을 구동하여 광 투과율이 조절되게 한다. .
게이트 라인(21)은 박막 트랜지스터의 게이트 전극(21)에 스캔 신호를 공급하고, 데이터 라인(110)은 박막 트랜지스터의 소스전극(70)에 화상 데이터 신호를 공급한다. 이러한 게이트 라인(21) 및 데이터 라인(110)은 게이트 절연막(30)을 사이에 두고 교차하여 화소 영역을 정의한다.
게이트 라인(20)은 제1 칼럼에서 직선으로 형성되고, 제2 칼럼에서는 굴곡되어 형성된다. 한 화소를 구성하는 적, 녹, 청은 2개의 게이트 라인에 의해 구동된다. 다시 말하여, 한 화소를 구성하는 적, 녹, 청 중 2개의 서브화소는 n번째 게이트 라인에 의해 구동되고, 나머지 한 서브화소는 n+1번째 게이트 라인에 의해 구동된다. 예를 들면, n번째 게이트 라인은 적색(R) 및 녹색(G)의 화소영역에 형성된 박막 트랜지스터와 연결되어 적색(R) 및 녹색(G)의 화소전극을 구동시키고, n+1번째 게이트 라인은 녹색(G) 및 청색(B)의 화소영역에 형성된 박막 트랜지스터와 연결되어 녹색(G) 및 청색(B)의 화소전극을 구동시킨다.
이러한 게이트 라인(20)의 직선부는 제1 칼럼에서 화소전극(100)의 상부와 중첩되고, 게이트 라인(20)의 굴곡부는 제2 칼럼에 형성된 화소전극(100)의 주변부와 중첩된다. 이렇게 게이트 라인(20)과 화소전극(100)이 중첩되어 세로방향으로 인접하게 형성된 화소전극(100)의 면적을 크게 할 수 있다. 이를 통해 개구율을 향상시킬 수 있고, 휘도를 증가시킬 수 있다.
이 때, 화소전극(100)은 전단 게이트 라인(20)과 절연막(보호막 및/또는 게이트 절연막)을 사이에 두고 중첩되어 형성되어 스토리지 커패시터가 형성된다. 스토리지 커패시터는 화소전극(100)에 충전된 데이터 신호가 박막 트랜지스터가 턴-오프 되더라도 안정적으로 유지되게 한다.
도 4는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판의 평면을 도시한 평면도이다.
도 4에 도시된 박막 트랜지스터 기판은 도 2에 도시된 박막 트랜지스터 기판과 대비하여 게이트 돌출부(22)를 더 구비하는 것을 제외하고는 동일한 구성요소를 구비한다. 동일한 구성요소에 대해서는 구체적인 설명을 생략하기로 한다.
도 4를 참조하면, 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판은 스 캔신호를 공급하며 굴곡부를 구비한 게이트 라인(20)과, 데이터 신호를 공급하며 게이트 라인과 교차하여 형성된 데이터 라인(110)과, 게이트 라인(20) 및 데이터 라인(110) 사이에 접속된 박막 트랜지스터와, 박막 트랜지스터와 연결되며 델타 배열을 갖는 적, 녹, 청의 서브 화소영역 각각에 형성된 화소전극(100)을 구비한다. 그리고 게이트 라인(20)에서 돌출된 게이트 돌출부(22)를 추가로 구비한다.
게이트 돌출부(22)는 게이트 라인(20)으로부터 화소전극(100)의 주변부를 따라 돌출된 형태로 형성된다. 게이트 돌출부(22)는 화소전극(100)과 중첩되어 스토리지 커패시터의 용량을 크게 한다. 그리고 게이트 돌출부(22)는 불투명 금속으로 형성되어 화소전극(100)의 양측부에서의 빛샘을 방지한다. 또한, 컬러필터기판(미도시)에 형성된 블랙매트릭스의 폭을 작게 형성할 수 있어 개구율을 향상시킬 수 있다.
도 5는 본 발명의 제3 실시 예에 따른 박막 트랜지스터 기판의 평면을 도시한 평면도이고, 도 6은 도 5에 도시된 박막 트랜지스터 기판의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 5에 도시된 박막 트랜지스터 기판은 도 2에 도시된 박막 트랜지스터 기판과 대비하여 스토리지 라인(25)을 더 구비하는 것을 제외하고는 동일한 구성요소를 구비한다. 동일한 구성요소에 대해서는 구체적인 설명을 생략하기로 한다.
구체적으로, 스토리지 라인(25)은 스토리지 전압을 공급한다. 스토리지 라인(25)은 화소전극(100)의 주변부를 따라 중첩되게 형성된다. 스토리지 라인(25)은 게이트 라인(20)과 동일한 불투명한 금속을 사용하여 빛샘을 방지한다.
도 3 및 도 6을 참조하여 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조방법을 설명한다.
먼저, 제1 마스크 공정을 통해 기판 위에 게이트 라인(21) 및 게이트 전극(20)을 포함하는 제1 도전 패턴군이 형성된다.
구체적으로, 기판(10) 위에 제1 도전층을 스퍼터링과 같은 증착 방법을 통해 형성한다. 제1 도전층은 알루미늄, 크롬, 구리 및 몰리브덴 등과 같은 금속 또는 그들의 합금이 단일층으로 형성되거나, 그들의 조합으로 이루어진 다층 구조로 형성된다. 이어서, 제1 마스크를 이용한 포토리소그라피 공정과 식각 공정으로 제1 도전층을 패터닝함으로써 직선부와 굴곡부가 반복되는 구조를 갖는 게이트 라인(21) 및 게이트 전극(21)을 포함하는 제1 도전 패턴군이 형성된다. 이 때, 게이트 라인(20)과 연결된 게이트 돌출부(22)가 더 형성되기도 한다. 반면, 스토리지 전압을 공급하기 위해 스토리지 라인(25)이 더 형성될 수 있다.
다음으로, 제2 마스크 공정을 통해 제1 도전 패턴군이 형성된 기판상에 게이트 절연막(30), 활성층(40) 및 오믹 콘택층(50)이 차례로 적층된다.
구체적으로, 게이트 라인(21) 및 게이트 전극(20)이 형성된 기판상에 게이트 절연막(30), 비정질 실리콘층 및 고농도 도핑된 비정질 실리콘층이 플라즈마 화학증착법(Plasma Enhanced Chemical Vapor Deposition; PEVCD) 등의 증착 방법을 통해 순차적으로 적층된다. 이어서, 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 고농도 도핑된 비정질 실리콘층이 패터닝됨으로써 활성층 및 오믹 콘택층(50)이 형성된다. 게이트 절연막(30)으로는 SiNx, SiOx 등의 무기 절연 물질이 이용된다.
다음으로, 제3 마스크 공정을 통해 활성층(40) 및 오믹 콘택층(50)이 형성된 게이트 절연막(30) 위에 데이터 라인(110), 소스전극(70) 및 드레인 전극(60)을 포함한 제2 도전 패턴군이 형성된다.
구체적으로, 소스전극(70) 및 드레인 전극(60)은 활성층(40) 및 오믹 콘택층(50)이 형성된 게이트 절연막(30) 위에 스퍼터링 등의 증착 방법을 통해 제2 도전층을 형성한 다음, 제3 마스크 공정을 이용한 포토리소그라피 공정 및 식각 공정으로 제2 도전층을 패터닝함으로써 형성된다. 제2 도전층으로는 알루미늄, 크롬, 구리 및 몰리브덴 등의 금속 또는 그들의 합금이 단일층으로 형성되거나, 그들의 조합으로 이루어진 다층 구조로 형성된다.
다음으로, 제4 마스크 공정을 통해 제2 도전 패턴군이 형성된 게이트 절연막 위에 콘택홀(90)를 갖는 보호막(80)이 형성된다.
상세하게는, 보호막(80)은 제2 도전 패턴군이 형성된 기판 상에 PECVD, 스핀코팅 등의 증착 방법을 통해 형성되고, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 보호막(80)을 관통하여 드레인 전극(60)을 노출시키는 콘택홀(90)이 형성된다. 보호막(100)으로는 게이트 절연막(30)과 같은 무기 절연 물질이 이용되거나, 게이트 라인(20)과 화소전극(100)을 중첩시키기 위해 유기 절연 물질이 이용된다.
다음으로, 제5 마스크 공정을 통해 보호막(80) 위에 화소전극(100)이 형성된다.
구체적으로, 화소전극(100)은 보호막(80) 위에 스퍼터링 등의 방법을 통해 투명 도전층의 형성된 다음, 제5 마스크를 이용한 포토리소그래피 및 식각 공정으로 투명 도전층을 패터닝하여 형성된다. 투명 도전층으로는 ITO(Indium Tin Oxide), IZO(Indium Zicn Oxide) 및 TO(Tin Oxide) 등과 같은 투명 도전 물질이 이용된다. 화소전극(100)은 콘택홀(90)을 통해 드레인 전극(60)과 접속된다. 화소전극(100)은 직선부와 굴곡부가 반복되는 게이트 라인(20)과, 직선 형태의 데이터 라인(110)의 교차 구조로 마련된 각 서브 화소영역에 독립되게 형성된다. 제1 칼럼의 화소전극(100)은 게이트 라인(20)과 상부가 중첩되게 형성된다. 특히, 한 화소를 이루는 적, 녹, 청의 서브 화소영역 각각에 형성된 세개의 화소전극(100)은 델타 배열 구조를 갖는다. 그리고 제2 칼럼의 화소전극(100)은 게이트 라인(20)의 굴곡부와 중첩되게 형성된다. 이렇게 게이트 라인(20)과 화소전극(100)의 중첩을 인하여 스토리지 커패시터가 형성된다. 또한, 화소전극(100)은 게이트 돌출부(22)과 중첩되어 스토리지 커패시터 용량을 크게 함과 아울러 화소전극(100)의 양측부에서 발생되는 빛샘을 차단한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 이의 제조방법은 게이트 라인의 일부를 굴곡시켜 화소전극이 델타 구조로 배열되게 하고 게이트 라인과 화소전극이 중첩되게 하므로써 화소전극의 크기를 크게 할 수 있다. 이에 따라, 개구율이 증가하여 액정표시장치의 휘도를 증가시킬 수 있다.
또한, 화소전극과 중첩된 전단 게이트 라인을 스토리지 커패시터로 사용할 수 있다.
그리고, 게이트 돌출부 또는 스토리지 돌출부를 형성하여 화소전극의 양측부에서 발생하는 빛샘 현상을 방지할 수 있다.
이상에서 상술한 본 발명은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 여러 가지 치환, 변형 및 변경이 가능하다 할 것이다. 따라서 본 발명은 상술한 다양한 실시의 예 및 첨부된 도면에 한정하지 않고 청구범위에 의해 그 권리가 정해져야 할 것이다.

Claims (9)

  1. 스캔신호를 공급하며 굴곡된 형태의 게이트 라인과;
    데이터 신호를 공급하며 상기 게이트 라인과 교차하여 델타 구조로 배열된 서브 화소영역을 정의하는 데이터 라인과;
    상기 게이트 라인 및 데이터 라인 사이에 접속된 박막 트랜지스터와;
    상기 박막 트랜지스터에 연결되며 각 서브 화소영역에 형성된 화소전극을 구비한 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 게이트 라인은 제1 화소전극과 중첩된 직선부와 제2 화소전극과 중첩된 굴곡부가 수평방향으로 반복되는 구조로 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 게이트 라인으로부터 상기 화소전극의 주변부를 따라 돌출된 게이트 돌출부를 더 구비한 것을 특징으로 하는 액정표시장치.
  4. 제 2항에 있어서,
    상기 화소전극과 전단 게이트 라인이 중첩되어 형성되는 스토리지 커패시터 를 구비한 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    스토리지 전압을 공급하기 위해 상기 화소전극과 중첩되는 스토리지 라인을 더 구비하는 것을 특징으로 하는 액정표시장치.
  6. 스캔신호를 공급하며 굴곡된 형태의 게이트 라인을 형성하는 단계와;
    데이터 신호를 공급하며 상기 게이트 라인과 교차하여 델타 구조로 배열된 서브 화소영역을 정의하는 데이터 라인을 형성하는 단계와;
    상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터를 형성하는 단계와;
    상기 박막 트랜지스터에 연결되며 각 서브 화소영역에 형성된 화소전극을 형성하는 단계로 이루어진 액정표시장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 게이트 라인을 형성하는 단계에서,
    상기 게이트 라인으로부터 상기 화소전극의 주변부로 돌출된 게이트 돌출부를 형성하는 단계를 더 포함하는 액정표시장치의 제조방법.
  8. 제 6 항에 있어서,
    상기 게이트 라인을 형성하는 단계에서,
    상기 스토리지 전압을 공급하는 스토리지 라인을 형성하는 단계를 더 포함하는 액정표시장치의 제조방법.
  9. 제 6 항에 있어서,
    상기 화소 전극을 형성하는 단계에서,
    상기 게이트 라인의 직선부와 중첩되어 형성되는 제1 화소전극과, 상기 게이트 라인의 굴곡부와 중첩되어 형성되는 제2 화소전극을 형성하는 단계를 더 포함하는 액정표시장치의 제조방법.
KR1020050120510A 2005-12-09 2005-12-09 액정표시장치 및 이의 제조방법 KR20070060644A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050120510A KR20070060644A (ko) 2005-12-09 2005-12-09 액정표시장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050120510A KR20070060644A (ko) 2005-12-09 2005-12-09 액정표시장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20070060644A true KR20070060644A (ko) 2007-06-13

Family

ID=38356639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050120510A KR20070060644A (ko) 2005-12-09 2005-12-09 액정표시장치 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20070060644A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102622981A (zh) * 2011-11-01 2012-08-01 友达光电股份有限公司 对三角式结构的彩色显示器呈现子像素的方法与驱动器
CN114415431A (zh) * 2020-10-28 2022-04-29 瀚宇彩晶股份有限公司 显示面板及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102622981A (zh) * 2011-11-01 2012-08-01 友达光电股份有限公司 对三角式结构的彩色显示器呈现子像素的方法与驱动器
CN114415431A (zh) * 2020-10-28 2022-04-29 瀚宇彩晶股份有限公司 显示面板及其制作方法

Similar Documents

Publication Publication Date Title
US10217434B2 (en) Display device and driving method thereof
US10725356B2 (en) Array substrate, display panel and display apparatus
US8976328B2 (en) Liquid crystal display device and method for fabricating the same
JP5351498B2 (ja) 液晶表示装置、及びその駆動方法
US6791633B2 (en) Liquid crystal display and manufacturing method of same
US6927814B2 (en) Array substrate for LCD and method of fabricating the same
US8426230B2 (en) Thin film transistor substrate and method for fabricating the same
JP4972526B2 (ja) 液晶表示装置及びその製造方法
US8736781B2 (en) Liquid crystal display device and method of driving the same
US20050117092A1 (en) Color filter array substrate and fabricating method thereof
US8169580B2 (en) Viewing angle-controllable liquid crystal display device and fabrication method thereof
US7940363B2 (en) Liquid crystal display panel and method for manufacturing the same
KR101987405B1 (ko) 액정표시장치의 어레이기판 및 이의 제조 방법
JP2009139929A (ja) 薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法
KR20090015737A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US11073734B2 (en) Array substrate and method of manufacturing the same, display panel and display device
KR20080042466A (ko) 액정표시패널 및 그 제조방법
KR20070060644A (ko) 액정표시장치 및 이의 제조방법
KR102398551B1 (ko) 박막트랜지스터 기판 및 그를 가지는 액정 표시 패널
KR102064737B1 (ko) 액정표시장치 및 그 제조방법
WO2019153299A1 (zh) 一种显示屏及终端设备
KR101386568B1 (ko) 액정표시패널 및 그 제조방법
KR20080082394A (ko) 액정표시장치
KR20060007151A (ko) 액정 표시 패널
KR20070120303A (ko) 액정 표시장치, 이에 사용되는 컬러 필터 기판 및 이의제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination