CN115206253A - 一种显示基板和显示装置 - Google Patents
一种显示基板和显示装置 Download PDFInfo
- Publication number
- CN115206253A CN115206253A CN202210519210.6A CN202210519210A CN115206253A CN 115206253 A CN115206253 A CN 115206253A CN 202210519210 A CN202210519210 A CN 202210519210A CN 115206253 A CN115206253 A CN 115206253A
- Authority
- CN
- China
- Prior art keywords
- sub
- pixels
- adjacent
- compensation
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 170
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 230000000694 effects Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 146
- 239000010409 thin film Substances 0.000 description 23
- 230000009977 dual effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本公开实施例提供一种显示基板和显示装置。显示基板包括M行N组排列的多个子像素，每组子像素包括两列子像素，M对栅线与M行子像素一一对应；N条数据线中每条数据线与相邻两组子像素相对应，与同一条数据线相对应的相邻两组子像素分别为第一组子像素和第二组子像素，第一组子像素中的奇数行子像素的像素电极以及第二组子像素中的偶数行子像素的像素电极与对应的数据线连接；显示基板还包括公共电极层和多个第一补偿走线，各第一补偿走线与一行子像素相对应，第一补偿走线位于相邻两条数据线之间且位于对应行子像素中的相邻两列子像素之间，第一补偿走线通过第一过孔与公共电极层连接。本公开可以避免竖纹和摇头纹不良，提高显示效果。
Description
技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板和显示装置。
背景技术
液晶显示装置(LCD)由于具有重量轻、耗电少、辐射低和携带方便等优点而被广泛应用于现代化信息设备，如显示器、电视、移动电话和数字产品等。为了使显示装置的边框变窄、屏占比变大，采用双栅(Dual Gate)结构来驱动子像素。在双栅结构中，一个像素中设置两条栅线，每条栅线对应不同的子像素，两个子像素之间使用同一条数据线。这样的设计，可以使数据线减半，从而使数据驱动芯片数量减半，达到节约成本的效果。
现有的双栅结构中，同一行的R、G、B子像素连接不同的栅线，当数据线中通电情况不同时，会导致相邻像素列之间的显示差异，产生竖纹或者摇头纹不良。
发明内容
本公开实施例提供一种显示基板和显示装置，以解决或缓解现有技术中的一项或更多项技术问题。
作为本公开实施例的第一个方面，本公开实施例提供一种显示基板，包括衬底以及位于衬底的一侧且呈M行N组排列的多个子像素，每组子像素包括两列子像素，所示显示基板还包括M对栅线，M对栅线与M行子像素一一对应，各对栅线包括沿第一方向延伸的第一栅线和第二栅线，第一栅线和第二栅线分别设置在对应行子像素的相对两侧且位于相邻两行子像素之间，第一方向为行所在的方向；
显示基板还包括N条数据线，每条数据线与相邻两组子像素相对应，与同一条数据线相对应的相邻两组子像素分别为第一组子像素和第二组子像素，第一组子像素中的奇数行子像素的像素电极与对应的数据线连接，第二组子像素中的偶数行子像素的像素电极与对应的数据线连接；
显示基板还包括设置在衬底一侧的电极补偿层和公共电极层，电极补偿层和公共电极层之间设置有第一绝缘层，电极补偿层包括多个第一补偿走线，各第一补偿走线与一行子像素相对应，第一补偿走线位于相邻两条数据线之间且位于对应行子像素中的相邻两列子像素之间，第一补偿走线通过贯穿第一绝缘层的第一过孔与公共电极层连接。
在一些可能的实现方式中，多个第一补偿走线在电极补偿层中彼此不连通。
在一些可能的实现方式中，第一过孔位于第一补偿走线的一端，第一过孔在衬底上的正投影位于相邻两行子像素的相邻两个栅线在衬底上的正投影之间，第一补偿走线包括第一延伸段和第二延伸段，第一延伸段位于相邻两个子像素之间，第二延伸段连接第一延伸段和第一过孔，第一过孔与第一延伸段的延长线不存在交叠区域。
在一些可能的实现方式中，显示基板还包括贯穿第一绝缘层的第二过孔，第一补偿走线的另一端通过第二过孔与公共电极层连接，第二过孔在衬底上的正投影位于相邻两行子像素的相邻两个栅线在衬底上的正投影之间，第一补偿走线还包括第三延伸段，第三延伸段连接第一延伸段和第二过孔，第二过孔与第一延伸段的延长线不存在交叠区域。
在一些可能的实现方式中，显示基板还包括预设遮光区，第二延伸段位于预设遮光区内。
在一些可能的实现方式中，第一补偿走线包括第一延伸段，第一延伸段位于相邻两个子像素之间且沿第二方向延伸，第一过孔在衬底上的正投影位于相邻两行子像素之间，第一过孔在衬底上的正投影与第一延伸段在衬底上的正投影至少部分交叠。
在一些可能的实现方式中，第一补偿走线还包括第四延伸段，第四延伸段位于相邻两行子像素之间，第四延伸段与第一延伸段不平行，第一过孔在衬底上的正投影与第四延伸段在衬底上的正投影至少部分交叠。
在一些可能的实现方式中，显示基板还包括贯穿第一绝缘层的第三过孔，第三过孔位于第一延伸段的远离第一过孔的一端，第三过孔在衬底上的正投影位于相邻两个子像素之间且位于对应行子像素的两条栅线在衬底上的正投影之间。
在一些可能的实现方式中，电极补偿层与数据线位于同一层。
在一些可能的实现方式中，显示基板包括在衬底的一侧依次设置的第一导电层、第二绝缘层、第二导电层、第一绝缘层和公共电极层，电极补偿层和栅线位于第一导电层，数据线位于第二导电层，第一补偿走线包括第一延伸段，第一延伸段位于相邻两个子像素之间且沿第二方向延伸，第一延伸段位于对应行子像素的两条栅线之间，第一过孔在衬底上的正投影位于相邻两个子像素之间且位于对应行子像素的两条栅线在衬底上的正投影之间，第一过孔的数量为至少一个，第一过孔贯穿第二绝缘层和第一绝缘层，第一延伸段通过至少一个第一过孔与公共电极层连接。
在一些可能的实现方式中，数据线包括与奇数行子像素相对应的第一部分走线以及与偶数行相对应的第二部分走线，第一部分走线位于对应的第一组子像素中的相邻两列子像素之间，第二部分走线位于对应的第二组子像素的相邻两列子像素之间，数据线还包括第三部分走线，第三部分走线位于相邻两行子像素的相邻两条栅线之间，与相邻两行子像素相对应的第一部分走线和第二部分走线通过第三部分走线连接。
在一些可能的实现方式中，数据线位于相邻两组子像素之间，数据线沿第二方向延伸，第二方向为列所在的方向。
在一些可能的实现方式中，每行子像素设置为多个像素单元，各像素单元包括依次相邻的第一颜色子像素、第二颜色子像素和第三颜色子像素，同一行子像素中的第一颜色子像素的像素电极均与同一条栅线连接，同一行子像素中的第二颜色子像素的像素电极均与另一条栅线连接，同一行子像素中相邻两个像素单元中的第三颜色子像素的像素电极分别与不同的栅线连接。
作为本公开实施例的第二方面，本公开实施例提供一种显示装置，包括本公开任一实施例中的显示基板。
本公开实施例的技术方案，可以避免竖纹和摇头纹不良，可以对公共电极层进行公共电极信号补偿，保证像素的充电率，提高显示效果。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开的一些实施方式，而不应将其视为是对本公开范围的限制。
图1为一种显示基板中采用双栅结构的原理图；
图2为一种采用双栅结构的像素示意图；
图3为本公开一实施例中显示基板采用双栅结构的原理图；
图4为本公开一实施例中显示基板采用双栅结构的像素示意图；
图5a为图4在一个实施例中的A-A截面示意图；
图5b为图4在一个实施例中的B-B截面示意图；
图6为本公开另一实施例中显示基板采用双栅结构的像素示意图；
图7为图6在一个实施例中的A-A截面示意图；
图8为本公开另一实施例中显示基板采用双栅结构的像素示意图；
图9为图8在一个实施例中的A-A截面示意图；
图10为本公开另一实施例中显示基板采用双栅结构的像素示意图；
图11为本公开另一实施例中显示基板采用双栅结构的像素示意图；
图12为本公开另一实施例中显示基板采用双栅结构的像素示意图；
图13为图12中的A-A截面示意图。
附图标记说明：
11、衬底；121、第一栅线；122、第二栅线；13、第二绝缘层；141、数据线；141a、第一部分走线；141b、第二部分走线；141c、第三部分走线；142、像素电极；15、第一绝缘层；16、公共电极层；171、公共电极补偿线；171a、第一补偿走线；a1、第一延伸段；a2、第二延伸段；a3、第三延伸段；a4、第四延伸段；171b、第二补偿走线；18、第三绝缘层；31、第一组子像素；32、第二组子像素；41、第一过孔；42、第二过孔；43、第三过孔；50、预设遮光区。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例，不同的实施例在不冲突的情况下可以任意结合。因此，附图和描述被认为本质上是示例性的而非限制性的。
图1为一种显示基板中采用双栅结构的原理图，图2为一种采用双栅结构的像素示意图。图1和图2所示的双栅结构可以叫做普通(Column)架构的双栅结构，如图1和图2所示，在Column架构中，一行子像素对应两条栅线，分别为第一栅线121和第二栅线122，每条栅线对应不同的子像素。例如，在图1和图2中，一个像素单元可以包括第一颜色子像素R、第二颜色子像素G和第三颜色子像素B。对于一个像素单元来说，第一颜色子像素R和第三颜色子像素B对应一条栅线，第二颜色子像素G对应另一条栅线。第一颜色子像素R与第二颜色子像素G使用同一条数据线141，第三颜色子像素B与相邻的像素单元中的第一颜色子像素R使用同一条数据线141。采用图1和图2所示Column架构，可以使数据线141减半，使数据驱动芯片数量减半，达到节约成本的效果。但是，由于同一行的第一颜色子像素R、第二颜色子像素G、第三颜色子像素B的像素电极142连接不同的栅线，当数据线141中通电情况不同时，会导致相邻像素列之间的显示差异，产生竖纹或者摇头纹不良。
需要说明的是，本文中，像素电极142与栅线连接，应当理解为，像素电极142通过薄膜晶体管与栅线连接，例如薄膜晶体管的栅电极与栅线连接，薄膜晶体管的第一极与像素电极142连接。像素电极142与数据线141连接，应当理解为，像素电极142通过薄膜晶体管与数据线141连接，例如，薄膜晶体管的第二极与数据线141连接，薄膜晶体管的第一极与像素电极142连接。第一极可以为源电极和漏电极中的一个，第二极可以为源电极和漏电极中的另一个，例如，第一极可以为漏电极，第二极可以为源电极。
图3为本公开一实施例中显示基板采用双栅结构的原理图。图4为本公开一实施例中显示基板采用双栅结构的像素示意图，图5a为图4在一个实施例中的A-A截面示意图，图5b为图4在一个实施例中的B-B截面示意图。如图3、图4、图5a所示，显示基板可以包括衬底11以及位于衬底11上的多个子像素，多个子像素呈M行N组排列，每组子像素包括两列子像素。可以将行所在的方向设置为第一方向X，将列所在的方向设置为第二方向Y。
显示基板还可以包括M对栅线和N条数据线141，M对栅线和N条数据线141位于衬底11的同一侧，但是位于不同层。M对栅线与M行子像素一一对应，各对栅线可以包括沿第一方向X延伸的第一栅线121和第二栅线122。第一栅线121和第二栅线122分别设置在对应行子像素的相对两侧，且位于相邻两行子像素之间，如图3和图4所示。在图3和图4中，位于行子像素上侧的栅线可以为第一栅线121，位于行子像素下侧的栅线可以为第二栅线122。
如图3所示，每行子像素可以设置为多个像素单元，各像素单元包括依次相邻的第一颜色子像素、第二颜色子像素和第三颜色子像素。示例性地，第一颜色子像素可以为红色子像素R，第二颜色子像素可以为绿色子像素G，第三颜色子像素可以为蓝色子像素B。需要说明的是，第一颜色子像素、第二颜色子像素和第三颜色子像素的颜色设置并不限于R、G、B，每个像素单元中子像素的颜色可以根据需要设置。
如图3所示，同一行子像素中的第一颜色子像素的像素电极142均与同一条栅线连接，同一行子像素中的第二颜色子像素的像素电极142均与另一条栅线连接，同一行子像素中相邻两个像素单元中的第三颜色子像素的像素电极142分别与不同的栅线连接。例如，在图3中，同一行子像素中的第一颜色子像素的像素电极142均与第一栅线121121连接，同一行子像素中的第二颜色子像素的像素电极142均与第二栅线122连接。第一像素单元中的第三颜色子像素与第二栅线122连接，第二像素单元中的第三颜色子像素与第一栅线121连接。
如图3和图4所示，显示基板还可以包括N条数据线141，每条数据线141与相邻两组子像素相对应。与同一条数据线141相对应的相邻两组子像素可以分别为第一组子像素31和第二组子像素32，第一组子像素31中的奇数行子像素的像素电极142与对应的数据线141连接，第二组子像素32中的偶数行子像素的像素电极142与对应的数据线141连接。
需要说明的是，第一组子像素31和第二组子像素32是相对于对应的数据线来说的，例如，在对应第i条数据线时，其中的一组子像素为第一组子像素，在对应第i+1条数据线时，该组子像素可以为第二组子像素。
图3所示的像素连接方式可以叫做Z架构像素。采用Z架构像素的技术方案可以避免由于相邻数据线141充电不同带来的显示差异，避免竖纹或者摇头纹不良。
在采用双栅结构时，为了保证像素充电率，如图4所示，显示基板还可以包括设置在衬底11一侧的电极补偿层，电极补偿层可以包括多条公共电极补偿线171。公共电极补偿线171可以位于相邻的两条数据线141之间，且位于相邻两列子像素之间。
如图5a和图5b所示，显示基板还包括在衬底11的一侧依次设置的第一导电层、第二绝缘层13、第二导电层、第一绝缘层15、电极补偿层、第三绝缘层18和公共电极层16。第一栅线121和第二栅线122位于第一导电层，数据线141和像素电极142位于第二导电层，电极补偿层与第一导电层不同层且与第二导电层不同层。公共电极补偿线171通过贯穿第三绝缘层18的过孔与公共电极层16连接。
在图2所示实施例中，公共电极补偿线171可以与数据线141位于同一层，显示基板不需要单独设置电极补偿层和第三绝缘层18，公共电极层16设置在第一绝缘层15的上方，公共电极补偿线171可以通过贯穿第一绝缘层15的第一过孔41与公共电极层16连接。
相对于图2所示实施例，图5a和图5b所示实施例增加了掩膜数，增加了生产成本。
图6为本公开另一实施例中显示基板采用双栅结构的像素示意图，图7为图6在一个实施例中的A-A截面示意图。如图6和图7所示，显示基板还包括在衬底11的一侧依次设置的第一导电层、第二绝缘层13、第二导电层、第一绝缘层15和公共电极层16。第一栅线121121和第二栅线122122位于第一导电层，数据线141、像素电极142和电极补偿层均位于第二导电层。电极补偿层可以包括多条公共电极补偿线171。公共电极补偿线171可以位于相邻的两条数据线141之间，且位于相邻两列子像素之间。公共电极补偿线171通过贯穿第一绝缘层15的第一过孔41与公共电极层16连接。
如图6所示，数据线141包括与奇数行子像素相对应的第一部分走线141a以及与偶数行相对应的第二部分走线141b，第一部分走线141a位于对应的第一组子像素31中的相邻两列子像素之间，第二部分走线141b位于对应的第二组子像素32的相邻两列子像素之间。数据线141还包括第三部分走线141c，第三部分走线141c位于相邻两行子像素的相邻两条栅线之间，例如，第三部分走线141c位于相邻两行子像素的第二栅线122a和第一栅线121b之间。与相邻两行子像素相对应的第一部分走线141a和第二部分走线141b通过第三部分走线141c连接。从而，图6中的数据线141呈“弓字型”走线。
如图6和图7所示，公共电极补偿线171可以包括多个第一补偿走线171a，各第一补偿走线171a与一行子像素相对应，第一补偿走线171a位于相邻两条数据线141之间且位于对应行子像素中的相邻两列子像素之间。第一补偿走线171a可以通过贯穿第一绝缘层15的第一过孔41与公共电极层16连接。
示例性地，如图6所示，公共电极补偿线171还可以包括第二补偿走线171b，第二补偿走线171b位于相邻两行子像素的相邻两条栅线之间。第二补偿走线171b连接相邻两行子像素相对应的第一补偿走线171a。从而，图6中的公共电极补偿线171呈“弓字型”走线。
图6所示的实施例中，在相邻两行子像素的相邻两条栅线之间不仅要设置数据线141的第三部分走线141c，而且还要设置公共电极补偿线171的第二补偿走线171b。虽然图6所示实施例相对于图2所示实施例没有增加掩膜数，但图6实施例中相邻两行子像素的相邻两条栅线(第二栅线122a和第一栅线121b)之间的距离增大，会降低显示装置的开口率。实验证明，相对于图2所示实施例，图6所示实施例的开口率降低了约16％。对于对像素分辨率要求较高的中小尺寸显示产品来说，采用图6所示的技术方案会导致像素开口率无法满足客户及设计需求，降低技术方案的实用性。
图8为本公开另一实施例中显示基板采用双栅结构的像素示意图，图9为图8在一个实施例中的A-A截面示意图。在一种实施方式中，如图8所示，显示基板中像素连接方式采用Z架构像素技术方案。如图8和图9所示，显示基板还包括设置在衬底11一侧的电极补偿层和公共电极层16，电极补偿层和公共电极层16之间设置有第一绝缘层15。电极补偿层包括多个电极补偿线，各电极补偿线均位于相邻两条数据线141之间。电极补偿线可以包括多个第一补偿走线171a，各第一补偿走线171a与一行子像素相对应，第一补偿走线171a位于相邻两条数据线141之间且位于对应行子像素中的相邻两列子像素之间，第一补偿走线171a通过贯穿第一绝缘层15的第一过孔41与公共电极层16连接。
本公开实施例的技术方案，通过设置多个第一补偿走线171a，可以对公共电极层16进行公共电极信号补偿，保证像素的充电率，提高显示效果。
示例性地，衬底11可以为玻璃衬底，也可以为柔性衬底，衬底11的材质可以根据需要设置，在此不作具体限定。
在一种实施方式中，如图9所示，电极补偿层与数据线141位于同一层，即第一补偿走线171a与数据线141位于同一层。这样的设置方式，不会增加显示基板的掩膜次数，不会增加生产成本。
在一种实施方式中，如图8和图9所示，多个第一补偿走线171a在电极补偿层中彼此不连通。各第一补偿走线171a通过对应的第一过孔41与公共电极层16连接。从而，电极补偿层中不再需要设置第二补偿走线171b。相对于图6所示实施例，图8所示实施例中，相邻两行子像素的相邻两条栅线(第二栅线122a和第一栅线121b)之间的距离大大减小，可以提升显示装置的像素开口率，可以满足对像素分辨率要求较高的中小尺寸显示产品的需求及设计需求。
在一种实施方式中，如图8所示，数据线141包括与奇数行子像素相对应的第一部分走线141a以及与偶数行相对应的第二部分走线141b，第一部分走线141a位于对应的第一组子像素31中的相邻两列子像素之间，第二部分走线141b位于对应的第二组子像素32的相邻两列子像素之间。数据线141还包括第三部分走线141c，第三部分走线141c位于相邻两行子像素的相邻两条栅线之间，例如，第三部分走线141c位于相邻两行子像素的第二栅线122a和第一栅线121b之间。与相邻两行子像素相对应的第一部分走线141a和第二部分走线141b通过第三部分走线141c连接。从而，图8中的数据线141也呈“弓字型”走线。
在一种实施方式中，如图9所示，显示基板还包括在衬底11的一侧依次设置的第一导电层、第二绝缘层13、第二导电层、第一绝缘层15和公共电极层16。第一栅线121121和第二栅线122122位于第一导电层，数据线141、像素电极142和电极补偿层均位于第二导电层。
需要说明的是，显示基板还可以包括薄膜晶体管，薄膜晶体管可以包括栅电极、有源层、源电极和漏电极，栅电极可以位于第一导电层，源电极和漏电极可以位于第二导电层。有源层的设置可以根据需要设置，例如，可以在第二绝缘层13与第二导电层之间设置有源层，源电极和漏电极均与有源层连接。
示例性地，如图8所示，显示基板可以包括多个第一薄膜晶体管61，多个第一薄膜晶体管61与多个子像素一一对应，第一薄膜晶体管61与对应子像素的像素电极连接。各第一薄膜晶体管61在衬底11上的正投影位于相邻两行子像素之间。从而，第一薄膜晶体管61不会占用用于设置像素电极的子像素区域，可以提高像素开口率。
在一种实施方式中，如图8所示，第一过孔41可以位于第一补偿走线171a的一端，第一过孔41在衬底11上的正投影可以位于相邻两行子像素的相邻两个栅线在衬底11上的正投影之间。示例性地，在图8中，第一过孔41在衬底11上的正投影位于相邻两行子像素的第二栅线122a与第一栅线121b在衬底11上的正投影之间。示例性地，如图8所示，第一过孔41在衬底11上的正投影与第一薄膜晶体管61在衬底11上的正投影不存在交叠区域。从而，第一过孔41可以避让第一薄膜晶体管61
第一补偿走线171a包括第一延伸段a1和第二延伸段a2，第一延伸段a1位于相邻两个子像素之间，第一延伸段a1可以沿第二方向延伸。第二延伸段a2连接第一延伸段a1和第一过孔41。第一过孔41与第一延伸段a1的延长线不存在交叠区域，也就是说，第二延伸段a2与第一延伸段a1不平行。
在图6所示实施例中，第一补偿走线171a沿第二方向延伸，第一过孔41位于第一补偿走线171a上，从而，为了使第一过孔41避让数据线141的第三部分走线141c，就需要增大第二栅线122122与第一栅线121121之间的距离。图8所示实施例中，第一延伸段a1沿第二方向延伸，第二延伸段a2与第一延伸段a1不平行，第一过孔41与第一延伸段a1的延长线不存在交叠区域。从而，第一过孔41位于第一延伸段a1的一侧(例如右侧)，这就使得第一过孔41可以避让数据线141第三部分走线141c，就可以减小第二栅线122122与第一栅线121121之间的距离，进而减小相邻行子像素之间的距离，有利于提高显示产品的像素开口率。
在一种实施方式中，如图8所示，显示基板还包括贯穿第一绝缘层15的第二过孔42，第一补偿走线171a的另一端通过第二过孔42与公共电极层16连接。第二过孔42在衬底11上的正投影位于相邻两行子像素的相邻两个栅线在衬底11上的正投影之间。第一补偿走线171a还包括第三延伸段a3，第三延伸段a3连接第一延伸段a1和第二过孔42，第二过孔42与第一延伸段a1的延长线不存在交叠区域。这样的结构，第一补偿走线171a的两端分别通过第一过孔41和第二过孔42与公共电极层16连接，可以降低第一补偿走线171a与公共电极层16之间的连接电阻，提高产品性能。
在一种实施方式中，如图8所示，第一过孔41和第二过孔42位于对应的第一延伸段a1的同一侧。例如，图8中，第一过孔41和第二过孔42均位于第一延伸段a1的右侧或左侧。
示例性地，相邻两行子像素对应的第一补偿走线171a中的第二延伸段a2的位置相反。例如，图8中，奇数行子像素对应的第一补偿走线171a中，第一过孔41和第二过孔42均位于第一延伸段a1的右侧，因此，第二延伸段a2和第三延伸段a3均朝向对应的第一延伸段a1的右侧延伸；偶数行子像素对应的第一补偿走线171a中，第一过孔41和第二过孔42位于第一延伸段a1的左侧，因此，第二延伸段a2和第三延伸段a3均朝向对应的第一延伸段a1的左侧延伸。
从而，如图8所示，奇数行子像素对应的第一过孔41和偶数行子像素对应的第二过孔42均可以避让数据线141的第三部分走线141c，有利于数据线141的第三部分走线141c的设置。
在一种实施方式中，如图8所示，显示基板还可以包括预设遮光区50，第二延伸段a2位于预设遮光区50内和/或第三延伸段a3位于预设遮光区50内。示例性地，显示基板可以应用于液晶显示装置中，液晶显示装置可以包括本公开实施例中的显示基板，以及与显示基板对盒的彩膜基板，彩膜基板上可以设置黑矩阵，黑矩阵在显示基板上的正投影可以位于相邻行子像素之间以及相邻列子像素之间。在显示基板中设置有预设遮光区50，在显示基板与彩膜基板对盒后，该预设遮光区50与彩膜基板中的黑矩阵相对应。将第二延伸段a2设置在预设遮光区50和/或将第三延伸段a3设置在预设遮光区50，从而，第二延伸段a2和第三延伸段a3可以被黑矩阵遮挡，避免第二延伸段a2和第三延伸段a3影响显示装置的透光率。
图10为本公开另一实施例中显示基板采用双栅结构的像素示意图。在一种实施方式中，如图10所示，数据线141位于相邻两组子像素之间。数据线141可以在相邻两组子像素之间沿第二方向延伸。这样的结构，相邻行子像素之间的数据线141为连通的直线，不再需要在相邻行子像素的相邻栅线之间设置第三部分走线141c，可以进一步减小相邻行子像素的相邻两个栅线之间的距离，有利于提升显示产品的开口率。
在一种实施方式中，如图10所示，第一补偿走线171a可以包括第一延伸段a1，第一延伸段a1位于相邻两个子像素之间且沿第二方向延伸。第一过孔41在衬底11上的正投影位于相邻两行子像素之间，第一过孔41在衬底11上的正投影与第一延伸段a1在衬底11上的正投影至少部分交叠。在图10所示实施例中，由于数据线141为沿第二方向延伸的直线，从而，第一过孔41不再需要避让数据线141，因此，可以将第一过孔41在衬底11上的正投影设置为与第一延伸段a1在衬底11上的正投影至少部分交叠，这样就可以进一步减小相邻行子像素之间的距离，进一步提高像素开口率。
示例性地，第一过孔41在衬底11上的正投影位于相邻两行子像素的相邻两条栅线之间，这样就可以保证第一过孔41位于预设遮光区50，避免对显示基板的透光率产生影响。
示例性地，如图10所示，相邻的两行子像素中，位于相同两列子像素之间的两个第一延伸段a1在二者之间不存在同层导电材料的情况下可以在电极补偿层中相互连通。示例性地，在图10中，相邻的奇数行子像素中的第一延伸段a1-a与偶数行子像素中的第一延伸段a1-b位于相同两列子像素之间，在奇数行子像素中的第一延伸段a1-a与偶数行子像素中的第一延伸段a1-b之间不存在同层导电材料的情况下，奇数行子像素中的第一延伸段a1-a与偶数行子像素中的第一延伸段a1-b可以相互连通。
示例性地，如图10所示，在电极补偿层中相互连通的两个第一延伸段a1共用第一过孔41。这样就可以减少第一过孔41的数量。
如图10所示，奇数行子像素中的第一延伸段a1与偶数行子像素中的第一延伸段a1之间存在同层导电材料，因此，奇数行子像素中的第一延伸段a1与偶数行子像素中的第二延伸段a2在电极补偿层中不连通。
在一种实施方式中，如图10所示，第一补偿走线171a还包括第四延伸段a4，第四延伸段a4位于相邻两行子像素之间，第四延伸段a4与第一延伸段a1不平行，第一过孔41在衬底11上的正投影与第四延伸段a4在衬底11上的正投影至少部分交叠。通过设置第四延伸段a4可以增大第一补偿走线171a的补偿负载，避免电极补偿线分段设置对公共电极补偿信号的影响。
示例性地，第四延伸段a4可以位于相邻两行子像素的相邻两条栅线之间。第四延伸段a4的方向与第一延伸段a1的方向不平行，示例性地，第四延伸段a4的方向可以与第一延伸段a1的方向相垂直。
在图10所示实施例中，第一补偿走线171a与数据线141位于同一层。
图11为本公开另一实施例中显示基板采用双栅结构的像素示意图。在一种实施方式中，如图11所示，显示基板还可以包括第三过孔43，第三过孔43贯穿第一绝缘层15。第三过孔43位于第一延伸段a1的远离第一过孔41的一端，第三过孔43在衬底11上的正投影位于相邻两个子像素之间且位于对应行子像素的两条栅线在衬底11上的正投影之间。
示例性地，如图11所示，第一补偿走线171a与数据线141位于同一层。
图12为本公开另一实施例中显示基板采用双栅结构的像素示意图。图13为图12中的A-A截面示意图。在一种实施方式中，如图12和图13所示，显示基板包括在衬底11的一侧依次设置的第一导电层、第二绝缘层13、第二导电层、第一绝缘层15和公共电极层16。电极补偿层和栅线位于第一导电层，数据线141位于第二导电层。第一补偿走线171a包括第一延伸段a1，第一延伸段a1位于相邻两个子像素之间且沿第二方向延伸。第一延伸段a1位于对应行子像素的两条栅线之间，第一过孔41在衬底11上的正投影位于相邻两个子像素之间且位于对应行子像素的两条栅线(第一栅线121a与第二栅线122a)在衬底11上的正投影之间。第一过孔41的数量为至少一个，第一过孔41贯穿第二绝缘层13和第一绝缘层15，第一延伸段a1通过至少一个第一过孔41与公共电极层16连接。
图11和图12所示的实施例可以应用于中大尺寸显示产品中，第一延伸段a1通过两个过孔与公共电极层16连接，可以降低第一补偿走线171a与公共电极层16之间的连接电阻。
本公开实施例中的显示基板可以应用于非TDDI(Touch and Display DriverIntegration，触控与显示驱动器集成)的双栅显示产品中。
下面以图8和图9实施例说明本公开实施例显示基板的制备过程。可以理解的是，本文中所说的“图案化”，当图案化的材质为无机材质或金属时，“图案化”包括涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工艺，当图案化的材质为有机材质时，“图案化”包括掩模曝光、显影等工艺，本文中所说的蒸镀、沉积、涂覆、涂布等均是相关技术中成熟的制备工艺。
显示基板的制备过程可以包括如下步骤。
在衬底11的一侧形成第一栅线121、第二栅线122以及薄膜晶体管的栅电极。如图8和图9所示，该过程可以包括：在衬底11的一侧形成第一金属薄膜，对第一金属薄膜进行图案化处理，在预设位置形成第一栅线121、第二栅线122和薄膜晶体管的栅电极。第一栅线121、第二栅线122和薄膜晶体管的栅电极所在的层为第一导电层。
在第一导电层的背离衬底11的一侧形成第二绝缘层13，如图8和图9所示。
在第二绝缘层13的背离衬底11的一侧形成薄膜晶体管的有源层。图8和图9中未示出有源层。
在有源层的背离衬底11的一侧形成第一补偿走线171a、数据线141、薄膜晶体管的源电极和漏电极以及像素电极142。如图8和图9所示，该步骤可以包括：在有源层的背离衬底11的一侧形成第二金属薄膜，对第二金属薄膜进行图案化处理，在预设位置形成第一补偿走线171a、数据线141以及薄膜晶体管的源电极和漏电极；在第一补偿走线171a、数据线141的背离衬底11的一侧形成像素电极142薄膜，对像素电极142薄膜进行图案化处理，在预设位置形成像素电极142，像素电极142位于子像素所在的区域。像素电极142在衬底11上的正投影与第一补偿走线171a、数据线141在衬底11上的正投影均不交叠。像素电极142可以与源电极和漏电极中的一个连接。第一补偿走线171a、数据线141、薄膜晶体管的源电极和漏电极以及像素电极142所在的层为第二导电层。
在第二导电层的背离衬底11的一侧形成第一绝缘层15，第一绝缘层15开设有第一过孔41和第二过孔42，第一补偿走线171a通过第一过孔41和第二过孔42暴露。
在第一绝缘层15的背离衬底11的一侧形成公共电极层16，公共电极层16通过第一过孔41和第二过孔42与第一补偿走线171a连接，如图8和图9所示。
在示例性实施例中，第一绝缘层、第二绝缘层、第三绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。栅电极、源电极、漏电极、栅线、数据线、电极补偿层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。有源层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。像素电极和公共电极层可以采用透明导电材料，例如氧化铟锡(ITO)或氧化铟锌(IZO)等。
基于前述实施例的发明构思，本公开实施例还提供了一种显示装置，该显示装置包括本公开实施例中的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
示例性地，显示装置可以为液晶显示装置。显示装置还可以包括彩膜基板，彩膜基板上设置有黑矩阵，在彩膜基板与显示基板对盒的情况下，第一补偿走线中的第二延伸段、第三延伸段或第四延伸段在衬底上的正投影可以均位于黑矩阵在衬底上的的正投影范围内。
在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。
Claims (14)
1.一种显示基板，其特征在于，包括衬底以及位于所述衬底的一侧且呈M行N组排列的多个子像素，每组子像素包括两列子像素，所示显示基板还包括M对栅线，M对栅线与M行子像素一一对应，各对栅线包括沿第一方向延伸的第一栅线和第二栅线，所述第一栅线和所述第二栅线分别设置在对应行子像素的相对两侧且位于相邻两行子像素之间，所述第一方向为行所在的方向；
所述显示基板还包括N条数据线，每条数据线与相邻两组子像素相对应，与同一条数据线相对应的相邻两组子像素分别为第一组子像素和第二组子像素，所述第一组子像素中的奇数行子像素的像素电极与对应的所述数据线连接，所述第二组子像素中的偶数行子像素的像素电极与对应的所述数据线连接；
所述显示基板还包括设置在所述衬底一侧的电极补偿层和公共电极层，所述电极补偿层和所述公共电极层之间设置有第一绝缘层，所述电极补偿层包括多个第一补偿走线，各所述第一补偿走线与一行子像素相对应，所述第一补偿走线位于相邻两条数据线之间且位于对应行子像素中的相邻两列子像素之间，所述第一补偿走线通过贯穿所述第一绝缘层的第一过孔与所述公共电极层连接。
2.根据权利要求1所述的显示基板，其特征在于，多个所述第一补偿走线在所述电极补偿层中彼此不连通。
3.根据权利要求2所述的显示基板，其特征在于，所述第一过孔位于所述第一补偿走线的一端，所述第一过孔在所述衬底上的正投影位于相邻两行子像素的相邻两个栅线在所述衬底上的正投影之间，所述第一补偿走线包括第一延伸段和第二延伸段，所述第一延伸段位于相邻两个子像素之间，所述第二延伸段连接所述第一延伸段和所述第一过孔，所述第一过孔与所述第一延伸段的延长线不存在交叠区域。
4.根据权利要求3所述的显示基板，其特征在于，所述显示基板还包括贯穿所述第一绝缘层的第二过孔，所述第一补偿走线的另一端通过所述第二过孔与所述公共电极层连接，所述第二过孔在所述衬底上的正投影位于相邻两行子像素的相邻两个栅线在所述衬底上的正投影之间，所述第一补偿走线还包括第三延伸段，所述第三延伸段连接所述第一延伸段和所述第二过孔，所述第二过孔与所述第一延伸段的延长线不存在交叠区域。
5.根据权利要求3所述的显示基板，其特征在于，所述显示基板还包括预设遮光区，所述第二延伸段位于所述预设遮光区内。
6.根据权利要求1所述的显示基板，其特征在于，所述第一补偿走线包括第一延伸段，所述第一延伸段位于相邻两个子像素之间且沿第二方向延伸，所述第一过孔在所述衬底上的正投影位于相邻两行子像素之间，所述第一过孔在所述衬底上的正投影与所述第一延伸段在所述衬底上的正投影至少部分交叠。
7.根据权利要求6所述的显示基板，其特征在于，所述第一补偿走线还包括第四延伸段，所述第四延伸段位于相邻两行子像素之间，所述第四延伸段与所述第一延伸段不平行，所述第一过孔在所述衬底上的正投影与所述第四延伸段在所述衬底上的正投影至少部分交叠。
8.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括贯穿所述第一绝缘层的第三过孔，所述第三过孔位于所述第一延伸段的远离所述第一过孔的一端，所述第三过孔在所述衬底上的正投影位于相邻两个子像素之间且位于对应行子像素的两条栅线在所述衬底上的正投影之间。
9.根据权利要求1-8中任一项所述的显示基板，其特征在于，所述电极补偿层与所述数据线位于同一层。
10.根据权利要求2所述的显示基板，其特征在于，所述显示基板包括在所述衬底的一侧依次设置的第一导电层、第二绝缘层、第二导电层、所述第一绝缘层和所述公共电极层，所述电极补偿层和所述栅线位于所述第一导电层，所述数据线位于所述第二导电层，所述第一补偿走线包括第一延伸段，所述第一延伸段位于相邻两个子像素之间且沿第二方向延伸，所述第一延伸段位于对应行子像素的两条栅线之间，所述第一过孔在所述衬底上的正投影位于相邻两个子像素之间且位于对应行子像素的两条栅线在所述衬底上的正投影之间，所述第一过孔的数量为至少一个，所述第一过孔贯穿所述第二绝缘层和所述第一绝缘层，所述第一延伸段通过所述至少一个第一过孔与所述公共电极层连接。
11.根据权利要求1所述的显示基板，其特征在于，所述数据线包括与奇数行子像素相对应的第一部分走线以及与偶数行相对应的第二部分走线，所述第一部分走线位于对应的第一组子像素中的相邻两列子像素之间，所述第二部分走线位于对应的第二组子像素的相邻两列子像素之间，所述数据线还包括第三部分走线，所述第三部分走线位于相邻两行子像素的相邻两条栅线之间，与相邻两行子像素相对应的所述第一部分走线和所述第二部分走线通过所述第三部分走线连接。
12.根据权利要求1所述的显示基板，其特征在于，所述数据线位于相邻两组子像素之间，所述数据线沿第二方向延伸，所述第二方向为列所在的方向。
13.根据权利要求1所述的显示基板，其特征在于，每行子像素设置为多个像素单元，各所述像素单元包括依次相邻的第一颜色子像素、第二颜色子像素和第三颜色子像素，同一行子像素中的第一颜色子像素的像素电极均与同一条栅线连接，同一行子像素中的第二颜色子像素的像素电极均与另一条栅线连接，同一行子像素中相邻两个像素单元中的第三颜色子像素的像素电极分别与不同的栅线连接。
14.一种显示装置，其特征在于，包括权利要求1-13中任一项所述的显示基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210519210.6A CN115206253A (zh) | 2022-05-12 | 2022-05-12 | 一种显示基板和显示装置 |
| PCT/CN2023/093801 WO2023217261A1 (zh) | 2022-05-12 | 2023-05-12 | 显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210519210.6A CN115206253A (zh) | 2022-05-12 | 2022-05-12 | 一种显示基板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115206253A true CN115206253A (zh) | 2022-10-18 |
Family
ID=83574929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210519210.6A Pending CN115206253A (zh) | 2022-05-12 | 2022-05-12 | 一种显示基板和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115206253A (zh) |
| WO (1) | WO2023217261A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116520615A (zh) * | 2023-05-31 | 2023-08-01 | 绵阳惠科光电科技有限公司 | 显示面板及显示装置 |
| WO2023217261A1 (zh) * | 2022-05-12 | 2023-11-16 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110687730A (zh) * | 2018-07-05 | 2020-01-14 | 深超光电（深圳）有限公司 | 薄膜晶体管阵列基板及显示面板 |
| CN111564476A (zh) * | 2020-05-15 | 2020-08-21 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN212781608U (zh) * | 2020-08-27 | 2021-03-23 | 京东方科技集团股份有限公司 | 一种显示基板、液晶显示面板和显示装置 |
| CN113228291A (zh) * | 2019-09-27 | 2021-08-06 | 京东方科技集团股份有限公司 | 阵列基板、显示装置、阵列基板的制造方法、及像素驱动电路 |
| CN113325638A (zh) * | 2020-02-28 | 2021-08-31 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN113885264A (zh) * | 2021-10-29 | 2022-01-04 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN216118318U (zh) * | 2021-10-28 | 2022-03-22 | 昆山龙腾光电股份有限公司 | 像素排列结构、阵列基板及显示面板 |
| US20220139961A1 (en) * | 2020-04-01 | 2022-05-05 | Beijing Boe Display Technology Co., Ltd. | Array Substrate and Display Device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102819157B (zh) * | 2012-08-06 | 2016-01-13 | 深圳市华星光电技术有限公司 | 液晶显示面板及显示装置 |
| CN103034007B (zh) * | 2012-12-14 | 2015-02-11 | 京东方科技集团股份有限公司 | 显示器及其驱动方法、显示装置 |
| US10147371B2 (en) * | 2014-06-27 | 2018-12-04 | Lg Display Co., Ltd. | Display device having pixels with shared data lines |
| CN104881170B (zh) * | 2015-05-08 | 2017-12-26 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板、显示装置及制作方法 |
| CN111142298B (zh) * | 2020-01-20 | 2023-05-09 | 合肥鑫晟光电科技有限公司 | 阵列基板及显示装置 |
| CN115206253A (zh) * | 2022-05-12 | 2022-10-18 | 京东方科技集团股份有限公司 | 一种显示基板和显示装置 |
-
2022
- 2022-05-12 CN CN202210519210.6A patent/CN115206253A/zh active Pending
-
2023
- 2023-05-12 WO PCT/CN2023/093801 patent/WO2023217261A1/zh unknown
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110687730A (zh) * | 2018-07-05 | 2020-01-14 | 深超光电（深圳）有限公司 | 薄膜晶体管阵列基板及显示面板 |
| CN113228291A (zh) * | 2019-09-27 | 2021-08-06 | 京东方科技集团股份有限公司 | 阵列基板、显示装置、阵列基板的制造方法、及像素驱动电路 |
| CN113325638A (zh) * | 2020-02-28 | 2021-08-31 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| US20220139961A1 (en) * | 2020-04-01 | 2022-05-05 | Beijing Boe Display Technology Co., Ltd. | Array Substrate and Display Device |
| CN111564476A (zh) * | 2020-05-15 | 2020-08-21 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN212781608U (zh) * | 2020-08-27 | 2021-03-23 | 京东方科技集团股份有限公司 | 一种显示基板、液晶显示面板和显示装置 |
| CN216118318U (zh) * | 2021-10-28 | 2022-03-22 | 昆山龙腾光电股份有限公司 | 像素排列结构、阵列基板及显示面板 |
| CN113885264A (zh) * | 2021-10-29 | 2022-01-04 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023217261A1 (zh) * | 2022-05-12 | 2023-11-16 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
| CN116520615A (zh) * | 2023-05-31 | 2023-08-01 | 绵阳惠科光电科技有限公司 | 显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023217261A1 (zh) | 2023-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9190421B2 (en) | Display device and fabrication method thereof | |
| US8426230B2 (en) | Thin film transistor substrate and method for fabricating the same | |
| KR101359923B1 (ko) | 표시 장치 및 그 구동 방법 | |
| US8692756B2 (en) | Liquid crystal display device and method for manufacturing same | |
| US11934060B2 (en) | Array substrate and display device | |
| KR101472849B1 (ko) | 박막트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시패널 | |
| JP2005091962A (ja) | 電極配線基板および表示装置 | |
| CN115206253A (zh) | 一种显示基板和显示装置 | |
| US8570476B2 (en) | Liquid crystal display device having the same openings and manufacturing method thereof | |
| JP2012027046A (ja) | 液晶表示装置 | |
| US10598993B2 (en) | Liquid crystal display device | |
| JP5602881B2 (ja) | 液晶表示装置 | |
| US8330917B2 (en) | Thin film transistor substrate and liquid crystal display having the same | |
| WO2018219345A1 (zh) | 阵列基板、显示面板及显示装置 | |
| CN114280868A (zh) | 一种显示基板、显示面板和显示装置 | |
| KR101946927B1 (ko) | 액정표시장치용 어레이기판 및 이의 제조방법 | |
| KR101346892B1 (ko) | 액정 표시 장치의 제조 방법 및 액정 표시 장치 | |
| KR20160141143A (ko) | 표시장치 | |
| US20240231139A1 (en) | Array substrate and display device | |
| KR20070060644A (ko) | 액정표시장치 및 이의 제조방법 | |
| CN114779547A (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN116224666A (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| JP2006322978A (ja) | 液晶ディスプレイパネルの画素保存コンデンサ構造 | |
| KR20120015674A (ko) | 박막 트랜지스터 기판과 이의 제조 방법 | |
| KR20080067485A (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |