CN113675162A - 一种***级封装器件及方法 - Google Patents
一种***级封装器件及方法 Download PDFInfo
- Publication number
- CN113675162A CN113675162A CN202110738487.3A CN202110738487A CN113675162A CN 113675162 A CN113675162 A CN 113675162A CN 202110738487 A CN202110738487 A CN 202110738487A CN 113675162 A CN113675162 A CN 113675162A
- Authority
- CN
- China
- Prior art keywords
- bearing surface
- substrate
- functional device
- bonding pads
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本申请公开了一种***级封装器件及方法,包括:第一基板,包括相背设置的第一承载面和第一非承载面;至少一个第一功能器件,固定于所述第一承载面上,且与所述第一基板电连接;第二基板,与所述第一基板电连接,包括相背设置的第二承载面和第二非承载面,且所述第二非承载面与所述第一承载面相对并固定设置;其中,所述第二基板设置有贯穿所述第二承载面和所述第二非承载面的凹槽;所述至少一个第一功能器件从所述凹槽中露出;第二功能器件,跨接设置于所述至少一个第一功能器件的上方,且与所述至少一个第一功能器件周围的所述第二承载面固定设置,并与所述第二基板电连接。通过上述方式,能够有效提升***级封装器件的良率。
Description
技术领域
本申请涉及半导体封装技术领域,特别是涉及一种***级封装器件及方法。
背景技术
随着摩尔定律发展接近极限,集成电路的集成化越来越高,电子产品向着小型化、智能化和高性能的方向发展。其中,***级封装技术是当前能实现***小型化的主流技术,可对不同的芯片进行并排或者叠加的封装,将多个具有不同功能的有源电子器件或者可选无源器件组装到一起,从而实现某种特定的功能。
现有技术中***级封装器件的结构设计往往是在单个基板上进行横向或纵向的堆叠。为进一步压缩封装尺寸,现常采用埋入式封装技术,即将容阻类器件或者芯片直接埋入封装基板内。
然而,埋入式封装技术通常是在芯片的两个侧面上分别覆盖一层金属层,再在金属层上电镀形成金属槽,在生产过程中金属层极易受到外力撞击而与芯片发生分离,进而导致产品品质的异常。埋入式封装技术对工艺精度的要求极高,且目前可承接的基板厂商较少,大多数只能埋入容阻类等较小器件。
发明内容
本申请主要解决的技术问题是提供一种***级封装器件及方法,能够合理利用封装体内部空间,有效提升***级封装器件的良率。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种***级封装器件,包括:第一基板,包括相背设置的第一承载面和第一非承载面;至少一个第一功能器件,固定于所述第一承载面上,且与所述第一基板电连接;第二基板,与所述第一基板电连接,包括相背设置的第二承载面和第二非承载面,且所述第二非承载面与所述第一承载面相对并固定设置;其中,所述第二基板设置有贯穿所述第二承载面和所述第二非承载面的凹槽;所述至少一个第一功能器件从所述凹槽中露出;第二功能器件,跨接设置于所述至少一个第一功能器件的上方,且与所述至少一个第一功能器件周围的所述第二承载面固定设置,并与所述第二基板电连接。
其中,所述第一承载面对应所述第一功能器件的区域设置有多个第一焊盘,所述第一功能器件的功能面上的多个第二焊盘朝向所述多个第一焊盘,所述多个第二焊盘与所述多个第一焊盘一一对应且电连接;和/或,所述第一承载面对应所述第二非承载面的位置设置有多个第三焊盘,所述第二非承载面上设置有多个第四焊盘,所述多个第三焊盘与所述多个第四焊盘一一对应且电连接。
其中,所述多个第二焊盘与所述多个第一焊盘通过焊球电连接,所述多个第三焊盘与所述多个第四焊盘通过焊球电连接;所述第一承载面上还设置有环形围坝,所述环形围坝从所述凹槽中露出,且围设在所有所述第一功能器件所占区域的***。
其中,在所述第一承载面至所述第一非承载面方向上,所有所述第一功能器件中的最大高度值小于或等于所述第二基板的高度值。
其中,所述第二承载面对应所述第二功能器件的区域设置有多个第五焊盘,所述第二功能器件对应所述多个第五焊盘的位置设置有多个第六焊盘,所述多个第五焊盘与所述多个第六焊盘一一对应且电连接。
其中,所述***级封装器件还包括:底填胶,填充所述第二功能器件与所述第一基板之间对应所述凹槽的区域;和/或,塑封层,覆盖所述第一基板、所述第二基板以及所述第二功能器件的顶面和侧面。
其中,所述至少一个第一功能器件包括芯片和被动元件中至少一种;所述第二功能器件包括芯片。
为解决上述技术问题,本申请采用的另一个技术方案是:提供一种***级封装方法,包括:提供第一基板,所述第一基板包括相背设置的第一承载面和第一非承载面;在所述第一承载面上固定设置至少一个第一功能器件,且所述至少一个第一功能器件与所述第一基板电连接;将第二基板与所述第一基板电连接,所述第二基板包括相背设置的第二承载面和第二非承载面,且所述第二非承载面与所述第一承载面相对并固定设置;其中,所述第二基板设置有贯穿所述第二承载面和第二非承载面的凹槽,所述至少一个第一功能器件从所述凹槽中露出;将第二功能器件跨接设置于所述至少一个第一功能器件的上方,且与所述至少一个第一功能器件周围的所述第二承载面固定设置,并与所述第二基板电连接。
其中,所述在所述第一承载面上固定设置至少一个第一功能器件,且所述至少一个第一功能器件与所述第一基板电连接的步骤包括:将所述第一承载面对应所述第一功能器件的区域设置的多个第一焊盘与所述第一功能器件的功能面上的多个第二焊盘一一对应;通过焊球电连接所述多个第二焊盘与所述多个第一焊盘;和/或,将所述第一承载面对应所述第二非承载面的位置处设置的多个第三焊盘与所述第二非承载面上的多个第四焊盘一一对应;通过焊球电连接所述多个第三焊盘与所述多个第四焊盘。
其中,所述将第二基板与所述第一基板电连接的步骤之前,还包括:在所有所述第一功能器件所占区域的***围设形成环形围坝,所述环形围坝固定设置于所述第一承载面上,且从所述凹槽中露出。
区别于现有技术的情况,本申请的有益效果是:本申请中的***及封装器件中通过第一基板和第二基板的双基板堆叠设置,一方面双基板在连接时二者之间留有间隙,该间隙能够有效提高封装器件内部的散热效果;另一方面,通过上述设计方式合理利用第二基板中的凹槽空间,容纳至少一个第一功能器件,同时通过调整基板的设计兼容多种类型尺寸的功能器件,提高封装器件的兼容性和灵活性;此外,上述设计方式能够有效解决现有技术中埋入式封装技术所导致的产品品质异常问题,规避金属层与芯片之间的分离问题,简化工艺过程,有效提升***级封装芯片的良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请***级封装方法一实施方式的流程示意图;
图2是图1中步骤S101-步骤S106对应一实施方式的结构示意图;
图3是图1中步骤S102对应一实施方式的流程示意图;
图4是图2中第二基板对应一实施方式的俯视图;
图5是图1中步骤S103对应一实施方式的流程示意图;
图6是图2中步骤S103之前一实施方式的结构示意图;
图7是本申请***级封装器件一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1和图2,图1是本申请***级封装方法一实施方式的流程示意图,图2是图1中步骤S101-步骤S106对应一实施方式的结构示意图,本申请所提供的封装方法包括:
S101:提供第一基板10,第一基板10包括相背设置的第一承载面101和第一非承载面102。
具体地,请参阅图2(a),第一基板10可以由多层板层叠设置形成,其承载面101上方设置有多个第一焊盘103,用于后续与待封装芯片电连接,其非承载面102一侧设置有多个焊球104,该焊球104可以采用球栅阵列(BGA)封装形式,也可采用平面网格阵列(LGA)封装形式,用于后续与外部其它器件发生电连接以实现半导体封装器件的功能。在一实施方式中,为保证整体封装器件的纵向尺寸,第一基板10在制备前需预先设计其厚度尺寸;在又一实施方式中,也可以对常规基板预先进行减薄处理,以形成厚度尺寸较小的第一基板10。
S102:在第一承载面101上固定设置至少一个第一功能器件20,且至少一个第一功能器件20与第一基板10电连接。
具体地,请参阅图2(b),第一功能器件20包括芯片201和被动元件202中的至少一种,被动元件202可以是电容、电阻等。
请一并参阅图2(b)和图3,图3是图1中步骤S102对应一实施方式的流程示意图,上述步骤S102包括:
S201:将第一承载面101对应第一功能器件20的区域设置的多个第一焊盘103与第一功能器件20的功能面203上的多个第二焊盘204一一对应。
具体地,请参阅图2(b),在本实施方式中,多个第一焊盘103设置于第一承载面101的中心位置处,第一功能器件20的功能面203朝向第一基板10的第一承载面101,将多个第一焊盘103与第一功能器件20上的多个第二焊盘204的位置一一对应,便于后续电连接步骤的实施。
S202:电连接多个第二焊盘204与多个第一焊盘103。
具体地,第一焊盘103与第二焊盘204的电连接可利用焊球实现,当然也可以利用导电柱或者焊膏等具备导电性能的材料实现,在此不作具体限定。
通过上述实施方式,能够完成第一功能器件20的贴装,有效实现第一功能器件20与第一基板10之间的电连接。
S103:将第二基板30与第一基板10电连接,第二基板30包括相背设置的第二承载面301和第二非承载面302,且第二非承载面302与第一承载面101相对并固定设置;其中,第二基板30设置有贯穿第二承载面301和第二非承载面302的凹槽303,至少一个第一功能器件20从凹槽303中露出。
具体地,请参阅图2(c)和图4,图4是图2(c)中第二基板对应一实施方式的俯视图。第二基板30可以由多层板层叠设置形成,其中凹槽303可以通过控制每层板的形状形成,即在多层板层叠设置时凹槽303即可同步形成。当然,也可在多层板层叠设置之后,通过蚀刻的方式去除部分区域以形成凹槽303。较佳地,凹槽303的位置设置于第二基板30的中心位置处,便于设置于第一基板10上的第一功能器件20从凹槽303中露出。
在本实施方式中,请一并参阅图2(c)和图5,图5是图1中步骤S103对应一实施方式的流程示意图。上述步骤S103包括:
S301:将第一承载面101对应第二非承载面302的位置处设置的多个第三焊盘105与第二非承载面302上的多个第四焊盘304一一对应。
具体地,请参阅图2(c),在本实施方式中,多个第三焊盘105设置于第一承载面101除去中心位置的其他位置处,第二基板30的第二非承载面302朝向第一基板10的第一承载面101,将多个第三焊盘105与第二基板30上的多个第四焊盘304的位置一一对应,便于后续电连接步骤的实施。
S302:电连接多个第三焊盘105与多个第四焊盘304。
具体地,请参阅图2(c),第三焊盘105与第四焊盘304的电连接可利用焊球实现,当然也可以利用导电柱或者焊膏等具备导电性能的材料实现,在此不作具体限定。
通过上述实施方式,能够完成第二基板30的贴装,有效实现第二基板30与第一基板10之间的电连接。
在又一实施方式中,请参阅图6,图6是图2中步骤S103之前一实施方式的结构示意图,其中,图6(a)是环形围坝对应的主视图,图6(b)是环形围坝对应的俯视图。在上述步骤S103之前,还可以包括:在所有第一功能器件20所占区域的***围设形成环形围坝40,环形围坝40固定设置于第一承载面101上。请参阅图6(b),环形围坝40在俯视图投影方向呈矩形,当然在其它实施方式中,环形围坝40的俯视图投影方向还可以呈圆形或其他不规则图形,对此不作具体限定,只要能够起到围挡作用即可。环形围坝40的设置能够有效控制锡膏的溢出,以免影响后续贴装,降低电路结构发生短路的概率。
S104:将第二功能器件50跨接设置于至少一个第一功能器件20的上方,且与至少一个第一功能器件20周围的第二承载面301固定设置,并与第二基板30电连接。
具体地,请参阅图2(d),第二功能器件50的尺寸较大,可跨接于第二基板30的第二承载面301上,并通过焊球与第二基板30实现电连接,当然也可以利用导电柱或者焊膏等具备导电性能的材料实现,在此不作具体限定。
S105:利用底填胶60填充第二功能器件50与第一基板10之间对应凹槽303的位置。
具体地,请参阅图2(e),底填胶60的添加能够避免塑封料的填充不良问题,提高封装器件的产品可靠性。
S106:在第二功能器件50远离第二基板30一侧形成塑封层70,覆盖第一基板10、第二基板30以及第二功能器件50的顶面和侧面。
具体地,请参阅图2(f),塑封层70的材质可以为环氧树脂等,塑封层70对内部封装的第一基板10、第二基板30以及第二功能器件50起到保护作用。
通过上述实施方式,通过第一基板10和第二基板30的双基板堆叠设置,一方面双基板在连接时二者之间留有间隙,该间隙能够有效提高封装器件内部的散热效果;另一方面,通过上述设计方式合理利用第二基板30中的凹槽303空间,容纳至少一个第一功能器件20,同时通过调整基板的设计兼容多种类型尺寸的功能器件,提高封装器件的兼容性和灵活性;此外,上述设计方式能够有效解决现有技术中埋入式封装技术所导致的产品品质异常问题,规避金属层与芯片之间的分离问题,简化工艺过程,有效提升***级封装芯片的良率。
下面从结构的角度对采用上述***级封装方法形成的***级封装器件作进一步说明。请参阅图7,图7是本申请***级封装器件一实施方式的结构示意图。本申请所提供的***级封装器件100包括:
第一基板10,包括相背设置的第一承载面101和第一非承载面102。在本实施例中,第一基板10可以由多层板层叠设置形成,其承载面101上方设置有多个第一焊盘103,用于后续与待封装芯片电连接,其非承载面102一侧设置有多个焊球104,该焊球104可以采用球栅阵列(BGA)封装形式,也可采用平面网格阵列(LGA)封装形式,用于后续与外部其它器件发生电连接以实现封装器件的功能。在一实施方式中,为保证***级封装器件100的纵向尺寸,第一基板10在制备前需预先设计其厚度尺寸;在又一实施方式中,也可以对常规基板预先进行减薄处理,以形成厚度尺寸较小的第一基板10。
至少一个第一功能器件20,固定于第一承载面101上,且与第一基板10电连接。在一实施场景中,至少一个第一功能器件20包括芯片201和被动元件202中至少一种。在本实施例中,芯片201可设置于第一承载面101上的中心位置处;被动元件202可以包括电容、电阻等,设置于芯片201的***。
在本实施方式中,请继续参阅图7,第一承载面101对应第一功能器件20的区域设置有多个第一焊盘103,第一功能器件20的功能面203上的多个第二焊盘204朝向多个第一焊盘103,多个第二焊盘204与多个第一焊盘103一一对应且电连接。在一实施方式中,多个第二焊盘204与多个第一焊盘103通过焊球电连接,当然在其他实施方式中,也可以利用导电柱或者焊膏等具备导电性能的材料实现电连接,此处不作具体限定。通过上述实施方式,能够完成第一功能器件20的贴装,有效实现第一功能器件20与第一基板10之间的电连接。
第二基板30,与第一基板10电连接,包括相背设置的第二承载面301和第二非承载面302,且第二非承载面302与第一承载面101相对并固定设置;其中,第二基板30设置有贯穿第二承载面301和第二非承载面302的凹槽303;至少一个第一功能器件20从凹槽303中露出。在本实施例中,第二基板30可以由多层板层叠设置形成,其中凹槽303可以通过控制每层板的形状形成,即在多层板层叠设置时凹槽303即可同步形成。当然,在其它实施例中,也可在多层板层叠设置之后,通过蚀刻的方式去除部分区域以形成凹槽303。较佳地,凹槽303的位置设置于第二基板30的中心位置处,便于设置于第一基板10中心位置处的第一功能器件20从凹槽303中露出。在又一实施方式中,凹槽303在俯视图投影方向可以呈正方形,也可是矩形、圆形等其它形状,其面积大小可根据需容纳的第一功能器件20设计,此处不作具体限定。
在本实施例中,在第一承载面101至第一非承载面102方向上,所有第一功能器件20中的最大高度值小于或等于第二基板30的高度值。通过上述实施方式,能够有效降低电路结构发生短路的概率。
在又一实施方式中,第一承载面101对应第二非承载面302的位置设置有多个第三焊盘105,第二非承载面302上设置有多个第四焊盘304,多个第三焊盘105与多个第四焊盘304一一对应且电连接。在一实施方式中,多个第三焊盘105与多个第四焊盘304通过焊球电连接,当然在其他实施方式中,也可以利用导电柱或者焊膏等具备导电性能的材料实现,在此不作具体限定。
第二功能器件50,跨接设置于至少一个第一功能器件20的上方,且与至少一个第一功能器件20周围的第二承载面301固定设置,并与第二基板30电连接。在本实施例中,第二功能器件50包括芯片。第二功能器件50的尺寸较大,可通过焊球与第二基板30实现电连接,当然也可以利用导电柱或者焊膏等具备导电性能的材料实现,在此不作具体限定。
在本实施方式中,第二承载面301对应第二功能器件50的区域设置有多个第五焊盘(图中未示出),第二功能器件50对应多个第五焊盘的位置设置有多个第六焊盘(图中未示出),多个第五焊盘与多个第六焊盘一一对应且电连接。
请继续参阅图7,本申请所提供的***级封装器件100还包括:
环形围坝40,所述环形围坝40从所述凹槽303中露出,且围设在所有第一功能器件20所占区域的***。环形围坝40在俯视图投影方向呈矩形,当然在其它实施方式中,环形围坝40的俯视图投影方向还可以呈圆形或其他不规则图形,对此不作具体限定,只要能够起到围挡作用即可。环形围坝40的设置能够有效控制锡膏的溢出,以免影响后续贴装,降低电路结构发生短路的概率。
底填胶60,填充第二功能器件50与第一基板之间对应所述凹槽303的区域。底填胶60的添加能够避免塑封料的填充不良问题,提高封装器件的产品可靠性。
塑封层70,覆盖第一基板10、第二基板30以及第二功能器件50的顶面和侧面。具体地,塑封层70的材质可以为环氧树脂等,能够对内部封装的第一基板10、第二基板30以及第二功能器件50起到保护作用。
总而言之,区别于现有技术的情况,本申请中提供一种***级封装器件及方法,通过第一基板和第二基板的双基板堆叠设置,一方面双基板在连接时二者之间留有间隙,该间隙能够有效提高封装器件内部的散热效果;另一方面,通过上述设计方式合理利用第二基板中的凹槽空间,容纳至少一个第一功能器件,同时通过调整基板的设计兼容多种类型尺寸的功能器件,提高封装器件的兼容性和灵活性;此外,上述设计方式能够有效解决现有技术中埋入式封装技术所导致的产品品质异常问题,规避金属层与芯片之间的分离问题,简化工艺过程,有效提升***级封装芯片的良率。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种***级封装器件,其特征在于,包括:
第一基板,包括相背设置的第一承载面和第一非承载面;
至少一个第一功能器件,固定于所述第一承载面上,且与所述第一基板电连接;
第二基板,与所述第一基板电连接,包括相背设置的第二承载面和第二非承载面,且所述第二非承载面与所述第一承载面相对并固定设置;其中,所述第二基板设置有贯穿所述第二承载面和所述第二非承载面的凹槽;所述至少一个第一功能器件从所述凹槽中露出;
第二功能器件,跨接设置于所述至少一个第一功能器件的上方,且与所述至少一个第一功能器件周围的所述第二承载面固定设置,并与所述第二基板电连接。
2.根据权利要求1所述的***级封装器件,其特征在于,
所述第一承载面对应所述第一功能器件的区域设置有多个第一焊盘,所述第一功能器件的功能面上的多个第二焊盘朝向所述多个第一焊盘,所述多个第二焊盘与所述多个第一焊盘一一对应且电连接;和/或,
所述第一承载面对应所述第二非承载面的位置设置有多个第三焊盘,所述第二非承载面上设置有多个第四焊盘,所述多个第三焊盘与所述多个第四焊盘一一对应且电连接。
3.根据权利要求2所述的***级封装器件,其特征在于,
所述多个第二焊盘与所述多个第一焊盘通过焊球电连接,所述多个第三焊盘与所述多个第四焊盘通过焊球电连接;
所述第一承载面上还设置有环形围坝,所述环形围坝从所述凹槽中露出,且围设在所有所述第一功能器件所占区域的***。
4.根据权利要求1-3中任一项所述的***级封装器件,其特征在于,
在所述第一承载面至所述第一非承载面方向上,所有所述第一功能器件中的最大高度值小于或等于所述第二基板的高度值。
5.根据权利要求1所述的***级封装器件,其特征在于,
所述第二承载面对应所述第二功能器件的区域设置有多个第五焊盘,所述第二功能器件对应所述多个第五焊盘的位置设置有多个第六焊盘,所述多个第五焊盘与所述多个第六焊盘一一对应且电连接。
6.根据权利要求1所述的***级封装器件,其特征在于,还包括:
底填胶,填充所述第二功能器件与所述第一基板之间对应所述凹槽的区域;和/或,
塑封层,覆盖所述第一基板、所述第二基板以及所述第二功能器件的顶面和侧面。
7.根据权利要求1所述的***级封装器件,其特征在于,
所述至少一个第一功能器件包括芯片和被动元件中至少一种;
所述第二功能器件包括芯片。
8.一种***级封装方法,其特征在于,包括:
提供第一基板,所述第一基板包括相背设置的第一承载面和第一非承载面;
在所述第一承载面上固定设置至少一个第一功能器件,且所述至少一个第一功能器件与所述第一基板电连接;
将第二基板与所述第一基板电连接,所述第二基板包括相背设置的第二承载面和第二非承载面,且所述第二非承载面与所述第一承载面相对并固定设置;其中,所述第二基板设置有贯穿所述第二承载面和第二非承载面的凹槽,所述至少一个第一功能器件从所述凹槽中露出;
将第二功能器件跨接设置于所述至少一个第一功能器件的上方,且与所述至少一个第一功能器件周围的所述第二承载面固定设置,并与所述第二基板电连接。
9.根据权利要求8所述的***级封装方法,其特征在于,所述在所述第一承载面上固定设置至少一个第一功能器件,且所述至少一个第一功能器件与所述第一基板电连接的步骤包括:
将所述第一承载面对应所述第一功能器件的区域设置的多个第一焊盘与所述第一功能器件的功能面上的多个第二焊盘一一对应;
通过焊球电连接所述多个第二焊盘与所述多个第一焊盘;和/或,
将所述第一承载面对应所述第二非承载面的位置处设置的多个第三焊盘与所述第二非承载面上的多个第四焊盘一一对应;
通过焊球电连接所述多个第三焊盘与所述多个第四焊盘。
10.根据权利要求8所述的***级封装方法,其特征在于,所述将第二基板与所述第一基板电连接的步骤之前,还包括:
在所有所述第一功能器件所占区域的***围设形成环形围坝,所述环形围坝固定设置于所述第一承载面上,且从所述凹槽中露出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110738487.3A CN113675162A (zh) | 2021-06-30 | 2021-06-30 | 一种***级封装器件及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110738487.3A CN113675162A (zh) | 2021-06-30 | 2021-06-30 | 一种***级封装器件及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113675162A true CN113675162A (zh) | 2021-11-19 |
Family
ID=78538429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110738487.3A Pending CN113675162A (zh) | 2021-06-30 | 2021-06-30 | 一种***级封装器件及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113675162A (zh) |
-
2021
- 2021-06-30 CN CN202110738487.3A patent/CN113675162A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391105B2 (en) | Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same | |
KR101653856B1 (ko) | 반도체 장치 및 그 제조방법 | |
US8901732B2 (en) | Semiconductor device package and method | |
US8253228B2 (en) | Package on package structure | |
KR101190920B1 (ko) | 적층 반도체 패키지 및 그 제조 방법 | |
CN105990270B (zh) | 电子封装件及其制法 | |
KR101964389B1 (ko) | 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법 | |
KR20050009846A (ko) | 스택 반도체 칩 비지에이 패키지 및 그 제조방법 | |
KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US20150102484A1 (en) | Package structure and fabrication method thereof | |
JP2010103475A (ja) | 半導体マルチチップパッケージ | |
CN109962040A (zh) | 半导体封装件以及堆叠型无源组件模块 | |
KR20160041581A (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
CN107622953B (zh) | 封装堆迭结构的制法 | |
KR20110105159A (ko) | 적층 반도체 패키지 및 그 형성방법 | |
KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
CN111725146A (zh) | 电子封装件及其制法 | |
CN108807288B (zh) | 电子封装件及其制法 | |
CN109427725B (zh) | 中介基板及其制法 | |
CN113675162A (zh) | 一种***级封装器件及方法 | |
JP5022042B2 (ja) | 半導体素子埋め込み支持基板の積層構造とその製造方法 | |
KR100818080B1 (ko) | 칩 스택 패키지 | |
KR100907730B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR100851108B1 (ko) | 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법 | |
TWI819440B (zh) | 電子封裝件及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |