CN113641611B - I2c接口电路及其控制方法、电子设备 - Google Patents

Abstract

本申请提供一种I2C接口电路及其控制方法、电子设备，能够解决当I2C总线的上拉电阻设置在小板侧时，由于FPC发生断裂而导致的I2C总线信号状态不稳定的问题，以提高电子设备处理器***的稳定性。该I2C接口电路包括柔性印刷电路板FPC、I2C上拉电阻和检测电路。FPC用于耦合I2C设备至通信接口。I2C上拉电阻设置于小板上，并且I2C上拉电阻通过FPC与通信接口耦合连接。检测电路与通信接口耦合连接，以使处理器检测通信接口的电平信号，确定小板是否在位。当处理器确定小板在位时，通信接口被配置为与I2C控制器耦合，以使I2C设备与I2C控制器通信。

Description

I2C接口电路及其控制方法、电子设备

技术领域

本申请涉及电子设备技术领域，尤其涉及I2C接口电路及其控制方法、电子设备。

背景技术

目前电子设备会有较多的集成电路(inter-integrated circuit，I2C)设备，例如笔记本电脑中的摄像头(camera)、触控板等。根据电子设备中器件或设备的布局，一般会将I2C设备设置在电子设备的小板上，并且I2C设备与处理器通过I2C总线通信。为保证I2C设备与处理器中的I2C控制器的正常通信，在I2C总线上设置有上拉电阻。通常情况下，上拉电阻设置在主板侧，如图1所示。

随着电子设备的器件增多，器件布局会越来越密，此时可能需要将上拉电阻设置在小板侧。当上拉电阻设置在小板侧时，若主板与小板之间的FPC发生断裂，I2C总线可能会因为不能上拉至高电平而导致I2C总线的信号状态不稳定，影响电子设备处理器***的稳定性。

发明内容

本申请实施例提供一种I2C接口电路及其控制方法、电子设备，能够解决当I2C总线的上拉电阻设置在小板侧时，由于FPC发生断裂而导致的I2C总线信号状态不稳定的问题，以提高电子设备处理器***的稳定性。

为达到上述目的，本申请采用如下技术方案：

第一方面，本申请提供一种I2C接口电路。该I2C接口电路应用于电子设备。电子设备包括主板和小板，主板上设置有处理器。处理器包括I2C控制器和通信接口。小板上设置有I2C设备，I2C设备通过I2C接口电路与处理器中的通信接口耦合连接。I2C接口电路包括柔性印刷电路板FPC、I2C上拉电阻和检测电路。FPC用于耦合I2C设备至通信接口。I2C上拉电阻设置于小板上，并且I2C上拉电阻通过FPC与通信接口耦合连接。检测电路与通信接口耦合连接，以使处理器检测通信接口的电平信号，确定小板是否在位。当处理器确定小板在位时，通信接口被配置为与I2C控制器耦合，以使I2C设备与I2C控制器通信。

基于上述I2C接口电路，将I2C总线的I2C上拉电阻设置在小板上时，处理器可以通过检测处理器通信接口的电平信号，以确定小板是否在位。当小板在位时，将处理器的通信接口(如第一接口GPIO_1和第二接口GPIO_2)用作I2C接口使用，以实现I2C功能，从而避免电子设备未设置小板时，或者电子设备中连接主板和小板的FPC发生断裂时，I2C总线不能上拉至高电平而导致I2C通路的信号不稳定，进而提高电子设备的处理器***的稳定性。此外，通过上述I2C接口电路可以将I2C上拉电阻设置在小板上，使得电子设备中主板和小板上的电子器件布局更加灵活。

在一种可能的实现方式中，通信接口可以包括第一接口、第二接口和第三接口。I2C上拉电阻包括第一电阻和第二电阻。第一电阻通过FPC与第一接口耦合连接；第二电阻通过FPC与第二接口耦合连接；第一电阻和第二电阻均与第一电源耦合连接。检测电路与第三接口耦合连接，以使处理器检测第三接口的电平信号，确定小板是否在位。当处理器确定小板在位时，第一接口和第二接口被配置为与I2C控制器耦合，以使I2C设备与I2C控制器通信。如此，上述I2C接口电路可以通过第三接口的电平信号，确定小板是否在位，从而不占用I2C接口，实现方法简单。

在一种可能的实现方式中，检测电路包括第三电阻和第四电阻。第三电阻位于主板上，且第三电阻的一端与第三接口耦合，第三电阻的另一端与位于主板上的第二电源耦合。第四电阻位于小板上，且第四电阻的一端通过FPC与第三接口耦合连接，第四电阻的另一端接地。当第三接口的电平信号为低电平时，小板在位。当第三接口的电平信号为高电平时，小板不在位。如此，检测电路通过两颗电阻(第三电阻R3和第四电阻R4)实现，电路实现简单。

在一种可能的实现方式中，检测电路包括第三电阻和第四电阻。第三电阻位于主板上，且第三电阻的一端与第三接口耦合，第三电阻的另一端接地。第四电阻位于小板上，且第四电阻的一端通过FPC与第三接口耦合连接，第四电阻与位于小板上的第三电源耦合。当第三接口的电平信号为高电平时，小板在位。当第三接口的电平信号为低电平时，小板不在位。如此，检测电路通过两颗电阻(第三电阻R3和第四电阻R4)实现，电路实现简单。

在一种可能的实现方式中，第三接口为GPIO接口，处理器还包括GPIO功能模块；GPIO功能模块包括第五电阻。检测电路包括第五电阻。第五电阻的一端通过第一开关与第三接口耦合连接，第五电阻的另一端与第四电源耦合连接，并且第一开关被配置为闭合状态。第三接口还用于通过FPC接地。当第三接口的电平信号为低电平时，小板在位。当第三接口的电平信号为高电平时，小板不在位。在此种实现方式中，检测电路复用了GPIO功能模块的上拉电阻，当电子设备中有小板连接时，第三接口呈现为低电平信号；当电子设备中没有小板连接时，第三接口呈现为高电平信号，可以省略上述方案中的第三电阻和第四电阻，以便简化电路结构。

在一种可能的实现方式中，第三接口为GPIO接口，处理器还包括GPIO功能模块；GPIO功能模块包括第六电阻。检测电路包括第六电阻。第六电阻的一端通过第二开关与第三接口耦合连接，第六电阻的另一端接地，并且第二开关被配置为闭合状态。第三接口还用于通过FPC连接位于小板上的第三电源。当第三接口的电平信号为高电平时，小板在位。当第三接口的电平信号为低电平时，小板不在位。类似地，在此种实现方式中，检测电路复用了GPIO功能模块中的下拉电阻，当电子设备中有小板连接时，第三接口呈现为高电平信号；当电子设备中没有小板连接时，第三接口呈现为低电平信号，可以省略上述方案中的第三电阻和第四电阻，以便简化电路结构。

在一种可能的实现方式中，第一接口和第二接口均为GPIO接口，主板还包括GPIO功能模块；GPIO功能模块包括第七电阻和第八电阻。第七电阻的一端通过第三开关与第一接口耦合连接，第七电阻的另一端与第四电源耦合连接。第八电阻的一端通过第四开关与第二接口耦合连接，第八电阻的另一端与第四电源耦合连接。当处理器确定小板是否在位之前，第三开关和第四开关被配置为闭合状态。应理解，为保证GPIO接口能够输出稳定的信号，当第一接口和第二接口在配置为与I2C控制器耦合之前，需要将GPIO接口的置于稳定的电平信号。在此实现方式中，通过复用GPIO功能模块中的上拉电阻，在上拉电阻的控制开关(即第三开关和第四开关)闭合的情况下，第一接口和第二接口可以输出稳定的高电平信号。

在一种可能的实现方式中，第一接口和第二接口均为GPIO接口，主板还包括GPIO功能模块；GPIO功能模块包括第九电阻和第十电阻。第九电阻的一端通过第五开关与第一接口耦合连接，第九电阻的另一端接地。第十电阻的一端通过第六开关与第二接口耦合连接，第十电阻的另一端接地。当处理器确定小板是否在位之前，第五开关和第六开关被配置为闭合状态。在此实现方式中，通过复用GPIO功能模块中的下拉电阻，在下拉电阻的控制开关(即第五开关和第六开关)闭合的情况下，第一接口和第二接口可以输出稳定的低电平信号。

在一种可能的实现方式中，通信接口可以包括第一接口和第二接口。I2C上拉电阻通过FPC分别与第一接口和第二接口耦合连接。检测电路分别与第一接口和第二接口耦合连接，以使处理器检测第一接口和第二接口的电平信号，确定小板是否在位。应理解，上述检测电路可以复用GPIO功能模块中的功能，使处理器检测第一接口和第二接口的电平信号，以确定小板是否在位，从而减少处理器通信接口的使用，节省FPC的走线资源。

在一种可能的实现方式中，第一接口和第二接口均为GPIO接口，主板还包括GPIO功能模块；GPIO功能模块包括第九电阻和第十电阻。检测电路包括第九电阻和第十电阻。第九电阻的一端通过第五开关与第一接口耦合连接，第九电阻的另一端接地。第十电阻的一端通过第六开关与第二接口耦合连接，第十电阻的另一端接地。当第一接口和第二接口的电平信号为高电平时，小板在位。当第一接口和第二接口的电平信号为低电平时，小板不在位。在此实现方式中，复用了GPIO功能模块中的下拉电阻，根据I2C上拉电阻以及GPIO下拉电阻(即第九电阻和第十电阻)的电阻值的选择，可以实现当小板在位时，第一接口和第二接口为高电平状态，当小板不在位时，第一接口和第二接口为悬空状态，处于低电平状态。

第二方面，本申请提供一种I2C接口电路的控制方法。该控制方法适用于如上第一方面任一种可能的I2C接口电路。该方法包括：处理器检测通信接口的电平信号，确定小板是否在位。当处理器确定小板在位时，处理器配置通信接口与I2C控制器耦合，以使小板上的I2C设备与I2C控制器通信。

在一种可能的实现方式中，通信接口包括第一接口、第二接口和第三接口；I2C上拉电阻包括第一电阻和第二电阻；第一电阻通过FPC与第一接口耦合连接；第二电阻通过FPC与第二接口耦合连接；第一电阻和第二电阻均与第一电源耦合连接。处理器检测通信接口的电平信号，确定小板是否在位，包括：处理器检测所第三接口的电平信号，确定小板是否在位。当处理器确定小板在位时，处理器配置通信接口与I2C控制器耦合，以使小板上的I2C设备与I2C控制器通信，包括：当处理器确定小板在位时，处理器配置第一接口和第二接口与I2C控制器耦合，以使小板上的I2C设备与I2C控制器通信。

在一种可能的实现方式中，检测电路包括第三电阻和第四电阻。第三电阻位于主板上，且第三电阻的一端与第三接口耦合，第三电阻的另一端与位于主板上的第二电源耦合；第四电阻位于小板上，且第四电阻的一端通过FPC与第三接口耦合连接，第四电阻的另一端接地。处理器检测第三接口的电平信号，确定小板是否在位，包括：当处理器检测到第三接口的电平信号为低电平时，处理器确定小板在位。当处理器检测到第三接口的电平信号为高电平时，处理器确定小板不在位。

在一种可能的实现方式中，检测电路包括第三电阻和第四电阻；第三电阻位于主板上，且第三电阻的一端与第三接口耦合，第三电阻的另一端接地；第四电阻位于小板上，且第四电阻的一端通过FPC与第三接口耦合连接，第四电阻与位于小板上的第三电源耦合。处理器检测第三接口的电平信号，确定小板是否在位，包括：当处理器检测到第三接口的电平信号为高电平时，处理器确定小板在位。当处理器检测到第三接口的电平信号为低电平时，处理器确定小板不在位。

在一种可能的实现方式中，第三接口为GPIO接口，处理器还包括GPIO功能模块；GPIO功能模块包括第五电阻；检测电路包括第五电阻；第五电阻的一端通过第一开关与第三接口耦合连接，第五电阻的另一端与第四电源耦合连接，并且第一开关被配置为闭合状态；第三接口还用于通过FPC接地。处理器检测第三接口的电平信号，确定小板是否在位，包括：当处理器检测到第三接口的电平信号为低电平时，处理器用于确定小板在位。当处理器检测到第三接口的电平信号为高电平时，处理器用于确定小板不在位。

在一种可能的实现方式中，第三接口为GPIO接口，处理器还包括GPIO功能模块；GPIO功能模块包括第六电阻；检测电路包括第六电阻；第六电阻的一端通过第二开关与第三接口耦合连接，第六电阻的另一端接地，并且第二开关被配置为闭合状态；第三接口还用于通过FPC连接位于小板上的第三电源。处理器检测第三接口的电平信号，确定小板是否在位，包括：当处理器检测到第三接口的电平信号为高电平时，处理器确定小板在位。当处理器检测到第三接口的电平信号为低电平时，处理器确定小板不在位。

在一种可能的实现方式中，当处理器确定小板是否在位之前，方法还包括：处理器配置第一接口和第二接口为固定电平状态。

在一种可能的实现方式中，通信接口包括第一接口和第二接口；I2C上拉电阻通过FPC分别与第一接口和第二接口耦合连接。检测电路分别与第一接口和第二接口耦合连接；

处理器检测通信接口的电平信号，确定小板是否在位，包括：处理器检测第一接口和第二接口的电平信号，确定小板是否在位。

当处理器确定小板在位时，处理器配置通信接口与I2C控制器耦合，以使小板上的I2C设备与I2C控制器通信，包括：当处理器确定小板在位时，处理器配置第一接口和第二接口与I2C控制器耦合，以使小板上的I2C设备与I2C控制器通信。

在一种可能的实现方式中，第一接口和第二接口均为GPIO接口，主板还包括GPIO功能模块；GPIO功能模块包括第九电阻和第十电阻；检测电路包括第九电阻和第十电阻；第九电阻的一端通过第五开关与第一接口耦合连接，第九电阻的另一端接地；第十电阻的一端通过第六开关与第二接口耦合连接，第十电阻的另一端接地。处理器检测第一接口和第二接口的电平信号，确定小板是否在位，包括：当处理器检测到第一接口和第二接口的电平信号为高电平时，处理器确定小板在位。当处理器检测到第一接口和第二接口的电平信号为低电平时，处理器确定小板不在位。

第三方面，本申请提供一种电子设备。该电子设备包括主板、小板以及如上第一方面任一种可能的I2C接口电路。主板和小板之间通过柔性印刷电路板FPC耦合连接。

第四方面，本申请提供一种计算机可读存储介质。其中，计算机可读存储介质中存储有指令，当指令在电子设备上运行时，使得电子设备的处理器执行如上第二方面中任一种可能的实现方式中的方法。

第五方面，本申请提供一种计算机程序产品。当计算机程序产品在上述电子设备上运行时，使得电子设备执行上述第二方面中任一种可能的实现方式中的方法。

可以理解地，上述各个方面所提供的I2C接口电路的控制方法、电子设备、计算机可读存储介质以及计算机程序产品均应用于上文所提供I2C接口电路或与上文提供的I2C接口电路相关联，因此，其所能达到的有益效果可参考上文所提供的对应的I2C接口电路中的有益效果，此处不再赘述。

附图说明

图1为将上拉电阻设置在主板上的电子设备的结构示意图；

图2为将上拉电阻设置在小板上的电子设备的结构示意图；

图3为本申请实施例提供的一种电子设备的结构示意图；

图4为本申请实施例提供的包括I2C接口电路的电子设备的结构示意图一；

图5为本申请实施例提供的包括I2C接口电路的电子设备的结构示意图二；

图6为本申请实施例提供的包括I2C接口电路的电子设备的结构示意图三；

图7为本申请实施例提供的包括I2C接口电路的电子设备的结构示意图四；

图8为本申请实施例提供的包括I2C接口电路的电子设备的结构示意图五；

图9为本申请实施例提供的I2C接口电路的控制方法的流程图一；

图10为本申请实施例提供的I2C接口电路的控制方法的流程图二。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

此外，本申请中，“上”、“下”、“左”、“右”等方位术语可以包括但不限于相对附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语可以是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。

在本申请中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，术语“耦接”或“耦合”可以是实现信号传输的电性连接的方式。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

本申请实施例提供一种电子设备。该电子设备可以为手机(mobile phone)、平板电脑(pad)、笔记本电脑、个人数字助理(personal digital assistant，PDA)、电视、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备、机器人摄像头等。本申请实施例对电子设备的具体形式不作特殊限制。

通常情况下，为了实现电子设备中各器件的合理布局，电子设备可以设置主板和小板。其中主板上设置处理器；小板上设置部分外设器件(以笔记本电脑为例，摄像头和触控板为设置在小板上的外设器件)。主板和小板之间可以通过柔性印刷电路板(flexibleprinted circuit，FPC)连接，从而使外设器件与处理器通信。

需要说明的是，上述电子设备中的部分外设器件会采用I2C总线与处理器进行通信。以下实施例中，将采用I2C总线与处理器通信的外设器件称为I2C设备。

应理解，I2C总线是一种双向二线制同步串行总线，具有两根线，分别为数据线(serial data line，SDA)和时钟线(serial clock line，SCL)。I2C总线通过数据线和时钟线即可以实现处理器与连接在I2C总线上的I2C设备之间的数据传输。其中，数据线用于传输数据信号，时钟线用于传输时钟信号。

I2C总线具有开漏(open drain，OD)特性，即I2C总线使用OD门逻辑(即线与逻辑)，OD门本身没有驱动能力，只能输出低电平和高阻态，高电平要在输出高阻态时通过外部上拉电阻上拉来实现。如果I2C总线的一根线上只要有一个器件输出低电平，这根线就变为低电平。如果I2C总线的两根线上所有器件输出高阻态，那么整个总线就为高电平。

因此，在上述电子设备中，为保证I2C设备与处理器正常通信，通常会在I2C设备与处理器之间通路上设置上拉电阻，并且上拉电阻一般设置在电子设备的主板上。随着电子设备的功能和外设器件的增加，外设器件布局会越来越密，有时可能需要将上拉电阻设置在电子设备的小板上。

如图2所示，为将上拉电阻设置在小板上的电子设备的结构示意图。如图2所示，第一电阻R1和第二电阻R2均为I2C总线的上拉电阻。上述第一电阻R1的一端可以通过FPC与处理器中I2C控制器的时钟线SCL接口耦合连接，第一电阻R1的另一端可以第一电源耦合，以使I2C总线的两根线上所有器件输出高阻态时，将时钟信号上拉至高电平。第二电阻R2的一端可以通过FPC与处理器中I2C控制器的数据线SDA接口耦合连接，第二电阻R2的另一端可以与第一电源耦合，以使I2C总线的两根线上所有器件输出高阻态时，将数据信号上拉至高电平。

应理解，在图2所示的电子设备中，若直接将上拉电阻设置在电子设备的小板上，当主板连接小板的FPC发生断裂后，I2C总线上的时钟信号和数据信号可能无法上拉至高电平，使得I2C总线通路的信号状态不稳定，从而影响电子设备中***的稳定性。

为此，本申请实施例提供一种包括I2C接口电路的电子设备。在该电子设备中，I2C接口电路包括上拉电阻和检测电路。其中上拉电阻设置在小板上，检测电路用于确定小板是否在位，当小板在位时，将上述上拉电阻配置为与I2C控制器耦合，以使I2C总线的两根线上所有器件输出高阻态时，将时钟信号和数据信号上拉至高电平，从而使I2C总线上的信号状态稳定，进而提高电子设备中处理器***的稳定性。

本申请实施例提供的I2C接口电路以及包括该I2C接口电路的电子设备的详细描述，可以参考以下实施例的相关介绍。下面以笔记本电脑为例，详细描述本申请实施例提供的I2C接口电路以及包括该I2C接口电路的电子设备。

以电子设备为笔记本电脑为例，请参考图3，其示出本申请实施例提供的一种笔记本电脑的结构示意图。如图3所示，该笔记本电脑可以包括：处理器310，控制芯片311，风扇312，外部存储器接口320，内部存储器321，通用串行总线(universal serial bus，USB)接口330，充电管理模块340，电源管理模块341，电池342，显示屏350，天线，无线通信模块360，音频模块370，扬声器(即喇叭)370A，麦克风370C，耳机接口370B，触控板380，键盘390，以及摄像头391等。

其中，上述除显示屏350之外的其他器件(如处理器310，控制芯片311，风扇312，外部存储器接口320，内部存储器321，USB接口330，充电管理模块340，电源管理模块341，电池342，天线，无线通信模块360，音频模块370，触控板380，扬声器370A，麦克风170C，耳机接口370B，键盘390和摄像头391等)均可以设置在笔记本电脑的底座。上述摄像头391可设置于笔记本电脑的底座或者显示屏350的边框上。

可以理解的是，本实施例示意的结构并不构成对笔记本电脑的具体限定。在另一些实施例中，笔记本电脑可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。

处理器310可以包括一个或多个处理单元，例如：处理器310可以包括应用处理器(application processor，AP)，调制解调处理器，图形处理器(graphics processingunit，GPU)，图像信号处理器(image signal processor，ISP)，控制器，存储器，视频编解码器，数字信号处理器(digital signal processor，DSP)，基带处理器，和/或神经网络处理器(neural-network processing unit，NPU)等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。

控制器可以是笔记本电脑的神经中枢和指挥中心。控制器可以根据指令操作码和时序信号，产生操作控制信号，完成取指令和执行指令的控制。

处理器310中还可以设置存储器，用于存储指令和数据。在一些实施例中，处理器310中的存储器为高速缓冲存储器。该存储器可以保存处理器310刚用过或循环使用的指令或数据。如果处理器310需要再次使用该指令或数据，可从所述存储器中直接调用，避免了重复存取，减少了处理器310的等待时间，因而提高了***的效率。

在一些实施例中，处理器310可以包括一个或多个接口。接口可以包括集成电路(inter-integrated circuit，I2C)接口，集成电路内置音频(inter-integrated circuitsound，I2S)接口，脉冲编码调制(pulse code modulation，PCM)接口，通用异步收发传输器(universal asynchronous receiver/transmitter，UART)接口，移动产业处理器接口(mobile industry processor interface，MIPI)，通用输入输出(general-purposeinput/output，GPIO)接口，用户标识模块(subscriber identity module，SIM)接口，和/或通用串行总线(universal serial bus，USB)接口等。

可以理解的是，本实施例示意的各模块间的接口连接关系，只是示意性说明，并不构成对笔记本电脑的结构限定。在另一些实施例中，笔记本电脑也可以采用上述实施例中不同的接口连接方式，或多种接口连接方式的组合。

充电管理模块340用于从充电器(如无线充电器或有线充电器)接收充电输入，为电池342充电。电源管理模块341用于连接电池342，充电管理模块340与处理器310。电源管理模块341接收电池342和/或充电管理模块340的输入，为笔记本电脑的各个器件供电。

笔记本电脑的无线通信功能可以通过天线和无线通信模块360，调制解调处理器以及基带处理器等实现。

天线用于发射和接收电磁波信号。笔记本电脑中的每个天线可用于覆盖单个或多个通信频带。不同的天线还可以复用，以提高天线的利用率。

在一些实施例中，笔记本电脑的天线和无线通信模块360耦合，使得笔记本电脑可以通过无线通信技术与网络以及其他设备通信。无线通信模块360可以提供应用在笔记本电脑上的包括无线局域网(wireless local area networks，WLAN)(如无线保真(wirelessfidelity，Wi-Fi)网络)，蓝牙(blue tooth，BT)，全球导航卫星***(global navigationsatellite system，GNSS)，调频(frequency modulation，FM)，近距离无线通信技术(nearfield communication，NFC)，红外技术(infrared，IR)等无线通信的解决方案。

笔记本电脑可以通过GPU，显示屏350，以及应用处理器等实现显示功能。GPU为图像处理的微处理器，连接显示屏350和应用处理器。GPU用于执行数学和几何计算，用于图形渲染。处理器310可包括一个或多个GPU，其执行程序指令以生成或改变显示信息。显示屏350用于显示图像，视频等。

上述触控板380中集成有触摸传感器。笔记本电脑可以通过触控板380和键盘390接收用户对笔记本电脑的控制命令。

笔记本电脑可以通过ISP，摄像头391，视频编解码器，GPU，显示屏350以及应用处理器等实现拍摄功能。ISP用于处理摄像头391反馈的数据。在一些实施例中，ISP可以设置在摄像头391中。摄像头391用于捕获静态图像或视频。在一些实施例中，笔记本电脑可以包括1个或N个摄像头391，N为大于1的正整数。

外部存储器接口320可以用于连接外部存储卡，例如Micro SD卡，实现扩展笔记本电脑的存储能力。内部存储器321可以用于存储计算机可执行程序代码，所述可执行程序代码包括指令。处理器310通过运行存储在内部存储器321的指令，从而执行笔记本电脑的各种功能应用以及数据处理。例如，在本申请实施例中，处理器310可以通过执行存储在内部存储器321中的指令，内部存储器321可以包括存储程序区和存储数据区。

笔记本电脑可以通过音频模块370，扬声器370A，麦克风170C，耳机接口370B，以及应用处理器等实现音频功能。例如音乐播放，录音等。

音频模块370用于将数字音频信号转换成模拟音频信号输出，也用于将模拟音频输入转换为数字音频信号。音频模块370还可以用于对音频信号编码和解码。在一些实施例中，音频模块370可以设置于处理器310中，或将音频模块370的部分功能模块设置于处理器310中。

扬声器370A，也称“喇叭”，用于将音频电信号转换为声音信号。

麦克风370C，也称“话筒”，“传声器”，用于将声音信号转换为电信号。

耳机接口370B用于连接有线耳机。耳机接口370B可以是USB接口330，也可以是3.5mm的开放移动电子设备平台(open mobile terminal platform，OMTP)标准接口，美国蜂窝电信工业协会(cellular telecommunications industry association of the USA，CTIA)标准接口。

需要说明的是，上述笔记本电脑中的触控板380、摄像头391等I2C设备一般设置在笔记本电脑的小板上，并且可通过I2C总线与主板上的处理器310通信。在此情况下，触控板380、摄像头391等I2C设备可通过I2C接口电路与处理器耦合连接。

示例性地，图4至图8为本申请实施例提供的一种包括I2C接口电路的电子设备的结构示意图。如图4至图8所示，该电子设备包括主板和小板。其中，主板上设置有处理器，并且处理器包括I2C控制器和通信接口。小板上设置有I2C设备，该I2C设备通过I2C接口电路与处理器中通信接口耦合连接。

应理解，上述处理器中的通信接口可以包括GPIO接口(如图4所示的第一接口GPIO_1、第二接口GPIO_2和第三接口GPIO_3)。根据上文中的描述，由于I2C总线具有时钟线SCL和数据线SDA，因此I2C控制器和I2C设备均具有时钟线SCL接口和数据线SDA接口。以下实施例中，将I2C控制器中的时钟线SCL接口和数据线SDA接口统称为I2C接口。

通常情况下，由于处理器接口的数量限制，一般会将GPIO接口与I2C接口复用。也就是说，可以将I2C控制器中时钟线SCL接口和数据线SDA接口，分别耦合至处理器中的两个GPIO接口，如上述第一接口GPIO_1和第二接口GPIO_2。当处理器需实现GPIO功能时，上述第一接口GPIO_1和第二接口GPIO_2用作GPIO接口使用。当处理器需实现I2C功能时，上述第一接口GPIO_1和第二接口GPIO_2用作I2C接口使用。

示例性地，以I2C接口复用第一接口GPIO_1和第二接口GPIO_2为例，上述I2C接口电路包括柔性印刷电路板(flexible printed circuit，FPC)、I2C上拉电阻和检测电路。

其中，上述设置在电子设备小板上的I2C设备可以通过FPC与处理器的第一接口GPIO_1和第二接口GPIO_2耦合。上述I2C上拉电阻设置于小板上，并且该上拉电阻包括第一电阻R1和第二电阻R2。第一电阻R1的一端通过FPC与处理器的第一接口GPIO_1耦合连接，第一电阻R2的另一端与第一电源(如位于小板上的1.8V的电源)耦合连接。第二电阻R2通过FPC与处理器的第二接口GPIO_2耦合连接，第二电阻R2的另一端与第一电源耦合连接。

上述检测电路与处理器的通信接口耦合连接，以使处理器检测通信接口的电平信号，确定小板是否在位。当处理器确定小板在位时，上述第一接口GPIO_1和第二接口GPIO_2被配置为与处理器中的I2C控制器耦合连接，以使设置在小板上的I2C设备与I2C控制器通信。

需要说明的是，确定小板是否在位是指小板是否与主板耦合连接。也就是说，当小板与主板已耦合连接的情况下，表示小板在位。当小板与主板未耦合连接的情况下，表示小板不在位。例如，当电子设备中未设置小板时，可以表示小板不在位。又例如，当电子设备中连接主板和小板的FPC发生断裂时，也可以表示小板不在位。

如此一来，将I2C总线的I2C上拉电阻设置在小板上时，处理器可以通过检测处理器通信接口的电平信号，以确定小板是否在位，当小板在位时，将处理器的第一接口GPIO_1和第二接口GPIO_2用作I2C接口使用，以实现I2C功能，从而避免电子设备未设置小板时，或者电子设备中连接主板和小板的FPC发生断裂时，I2C总线不能上拉至高电平而导致I2C通路的信号不稳定，进而提高电子设备的处理器***的稳定性。此外，通过本申请实施例提供的I2C接口电路可以将I2C上拉电阻设置在小板上，使得电子设备中主板和小板上的电子器件布局更加灵活。

作为本申请的一些实施例，上述检测电路可以与第三接口GPIO_3耦合连接，以使处理器通过检测第三接口GPIO_3的电平信号，确定小板是否在位。以下为检测电路与第三接口GPIO_3耦合连接，以使处理器确定小板是否在位的详细说明。

示例性地，如图4所示，上述检测电路包括第三电阻R3和第四电阻R4。其中，第三电阻R3位于主板上，且第三电阻R3的一端与第三接口GPIO_3耦合，第三电阻R3的另一端与位于主板上的第二电源(如位于主板上的1.8V的电源)耦合。第四电阻R4位于小板上，且第四电阻R4的一端通过FPC与第三接口GPIO_3耦合连接，第四电阻的另一端接地。

如此一来，处理器可以检测第三接口GPIO_3的电平信号，以确定小板是否在位。具体地，当上述电子设备的主板未连接小板时，或者上述电子设备中的主板连接小板的FPC断裂时，第四电阻R4到第三接口GPIO_3的通路断开，在此情况下，处理器检测到第三接口GPIO_3的电平信号为高电平信号。当小板通过上述FPC与小板耦合连接时，则第四电阻R4到第三接口GPIO_3的通路导通，在此情况下，处理器检测到第三接口GPIO_3的电平信号为低电平信号。

也就是说，当处理器检测到第三接口GPIO_3的电平信号为低电平信号时，处理器可以确定小板在位。当处理器检测到第三接口GPIO_3的电平信号为高电平信号时，处理器可以确定小板不在位。

示例性地，在另一些实施例中，如图5所示，上述检测电路包括第三电阻R3和第四电阻R4。其中，第三电阻R3位于主板上，且第三电阻R3的一端与第三接口GPIO_3耦合，第三电阻R3的另一端接地。第四电阻R4位于小板上，且第四电阻R4的一端通过FPC与第三接口GPIO_3耦合连接，第四电阻的另一端与位于小板上的第三电压耦合连接。

如此一来，处理器也可以通过检测第三接口GPIO_3的电平信号，以确定小板是否在位。具体地，当上述电子设备的主板未连接小板时，或者上述电子设备中的主板连接小板的FPC断裂时，第四电阻R4到第三接口GPIO_3的通路断开，在此情况下，处理器检测到第三接口GPIO_3的电平信号为低电平信号。当小板通过上述FPC与小板耦合连接时，则第四电阻R4到第三接口GPIO_3的通路导通，在此情况下，处理器检测到第三接口GPIO_3的电平信号为高电平信号。

也就是说，当处理器检测到第三接口GPIO_3的电平信号为高电平信号时，处理器可以确定小板在位。当处理器检测到第三接口GPIO_3的电平信号为低电平信号时，处理器可以确定小板不在位。

应理解，上述图4和图5所示的电子设备中，第三接口并不限于GPIO接口，也可以是其他类型的接口，如MIPI接口，当第三接口为MIPI接口时，若小板上具有通过MIPI接口与处理器通信的外设设备，并且能够检测到有MIPI数据经过MIPI接口传输，也可以确定小板在位。因此，本申请实施例对第三接口的类型不做特殊限定。

需要说明的是，上述电子设备为实现GPIO功能，会在处理器中设置GPIO功能模块。在该GPIO功能模块中包括实现GPIO功能的上拉电阻和下拉电阻。该实现GPIO功能的上拉电阻和下拉电阻可以通过开关与GPIO接口耦合连接，以调整GPIO接口的电平信号。一些情况下，需要GPIO接口的电平信号为高电平信号，此时可以将上拉电阻与GPIO接口之间的开关闭合，以使GPIO接口输出高电平信号。一些情况下，需要GPIO接口的电平信号为低电平信号，此时可以将下拉电阻与GPIO接口之间的开关闭合，以使GPIO接口输出低电平信号。

当上述处理器的第三接口为GPIO接口时，上述I2C接口电路中的检测电路可以通过GPIO功能的上拉电阻或下拉电阻实现，从而可以省略上述图4和图5中的第三电阻R3和第四电阻R4，以便简化电路结构。

下面以两个具体的示例分别说明检测电路通过GPIO功能的上拉电阻或下拉电阻实现。

示例性地，在另一些实施例中，如图6所示，上述处理器的第三接口GPIO_3为GPIO接口，并且处理器还可以包括GPIO功能模块。该GPIO功能模块中可以包括第五电阻R5(即第三接口GPIO_3的上拉电阻)。其中，第五电阻R5的一端通过第一开关Q1与第三接口GPIO_3耦合连接，第五电阻R5的另一端与第四电源耦合连接，并且该第一开关Q1被配置为闭合状态。在本实施例中，可以将GPIO功能模块中的第五电阻R5作为检测电路。当将GPIO功能模块中的第五电阻R5作为检测电路时，第三接口GPIO_3还用于通过FPC接地。

如此一来，处理器也可以通过检测第三接口GPIO_3的电平信号，以确定小板是否在位。具体地，当上述电子设备的主板未连接小板(即没有FPC时)时，或者上述电子设备中的主板连接小板的FPC断裂时，第三接口GPIO_3未接地，并且第三接口GPIO_3通过第五电阻R5连接第四电源。在此情况下，处理器检测到第三接口GPIO_3的电平信号为高电平信号。当小板通过上述FPC与小板耦合连接时，则第三接口GPIO_3通过FPC接地。在此情况下，处理器检测到第三接口GPIO_3的电平信号为低电平信号。

也就是说，当处理器检测到第三接口GPIO_3的电平信号为低电平信号时，处理器可以确定小板在位。当处理器检测到第三接口GPIO_3的电平信号为高电平信号时，处理器可以确定小板不在位。

示例性地，在另一些实施例中，如图7所示，上述处理器的第三接口GPIO_3为GPIO接口，并且处理器还可以包括GPIO功能模块。该GPIO功能模块中可以包括第六电阻R6(即第三接口GPIO_3的下拉电阻)。其中，第六电阻R6的一端通过第二开关Q2与第三接口GPIO_3耦合连接，第六电阻R6的另一端接地，并且该第二开关Q2被配置为闭合状态。在本实施例中，可以将GPIO功能模块中的第六电阻R6作为检测电路。当将GPIO功能模块中的第六电阻R6作为检测电路时，第三接口GPIO_3还用于通过FPC连接位于小板上的第三电源(如位于小板上的1.8V的电源)。

如此一来，处理器也可以通过检测第三接口GPIO_3的电平信号，以确定小板是否在位。具体地，当上述电子设备的主板未连接小板(即没有FPC时)时，或者上述电子设备中的主板连接小板的FPC断裂时，第三接口GPIO_3未连接电源，并且第三接口GPIO_3通过第六电阻R6接地。在此情况下，处理器检测到第三接口GPIO_3的电平信号为低电平信号。当小板通过上述FPC与小板耦合连接时，则第三接口GPIO_3通过FPC与小板上的第三电源耦合连接。在此情况下，处理器检测到第三接口GPIO_3的电平信号为高电平信号。

也就是说，当处理器检测到第三接口GPIO_3的电平信号为高电平信号时，处理器可以确定小板在位。当处理器检测到第三接口GPIO_3的电平信号为低电平信号时，处理器可以确定小板不在位。

以上是针对I2C接口电路中的检测电路的详细介绍。还需要说明的是，由于上述处理器的第一接口和第二接口为GPIO接口，为保证GPIO接口能够输出稳定的信号，当第一接口GPIO_1和第二接口GPIO_2在配置为与I2C控制器耦合之前，需要将GPIO接口的置于稳定的电平信号。在此情况下，可以利用处理器中的GPIO功能模块来实现GPIO接口输出稳定的电平信号。

示例性地，如图4、图5、图6和图7所示，处理器中的GPIO功能模块包括第七电阻R7、第八电阻R8、第九电阻R9和第十电阻R10。其中，第七电阻R7的一端通过第三开关Q3与第一接口GPIO_1耦合连接，第七电阻R7的另一端与第四电源(如位于主板上的1.8V的电源)耦合连接。第八电阻R8的一端通过第四开关Q4与第二接口GPIO_2耦合连接，第八电阻R8的另一端与第四电源耦合连接。第九电阻R9的一端通过第五开关Q5与第一接口GPIO_1耦合连接，第九电阻R9的另一端接地。第十电阻R10的一端通过第六开关Q6与第二接口GPIO_2耦合连接，第十电阻R10的另一端接地。

当处理器确定小板是否在位之前，处理器可以配置第三开关Q3和第四开关Q4为闭合状态，从而使得第一接口GPIO_1和第二接口GPIO_2均为高电平状态，以保证电子设备中处理器***的稳定性。

当然，当处理器确定小板是否在位之前，处理器也可以配置第五开关Q5和第六开关Q6为闭合状态，从而使得第一接口GPIO_1和第二接口GPIO_2均为低电平状态，以保证电子设备中处理器***的稳定性。

应理解，上述第一电源和第三电源可以是位于小板上的同一个1.8V的电源，也可以不是同一个1.8V的电源。上述第二电源和第四电源也可以是位于主板上的同一个1.8V的电源，也可以不是同一个1.8V的电源。因此，本申请实施例不做特殊限定。

作为本申请的另一种实施例，上述检测电路可以复用GPIO功能模块中的功能，使处理器检测第一接口GPIO_1和第二接口GPIO_2的电平信号，以确定小板是否在位。

具体地，如图9所示，处理器中的GPIO功能模块包括第九电阻R9和第十电阻R10。其中，第九电阻R9的一端通过第五开关Q5与第一接口GPIO_1耦合连接，第九电阻R9的另一端接地。第十电阻R10的一端通过第六开关Q6与第二接口GPIO_2耦合连接，第十电阻R10的另一端接地。为保证GPIO接口输出稳定的信号，处理器可以配置第五开关Q5和第六开关Q6为闭合状态，从而使得第一接口GPIO_1和第二接口GPIO_2均为低电平状态，以保证电子设备中处理器***的稳定性。

在此情况下，检测电路可以复用GPIO功能模块中的第九电阻R9和第十电阻R10。处理器可以检测第一接口GPIO_1和第二接口GPIO_2的电平信号，以确定小板是否在位。

当小板在位时，上述I2C上拉电阻的电阻值一般为2.2K-4.7K。GPIO功能模块中的下拉电阻一般为20K-50K，即第九电阻R9或第十电阻R10的电阻值为为20K-50K。以GPIO功能模块中的下拉电阻为最小电阻值20K，I2C上拉电阻为最大电阻值4.7K为例，经过分压后，第一接口GPIO_1和第二接口GPIO_2的电压为1.8*(20K/24.7K)＝1.45V。然而，第一接口GPIO_1和第二接口GPIO_2的高电平门限的最小值为0.7*1.8V＝1.26V。因此当小板在位时，即使GPIO功能模块配置为下拉电阻，第一接口GPIO_1和第二接口GPIO_2仍然为高电平状态。

当小板不在位时，第一接口GPIO_1和第二接口GPIO_2为悬空状态，由于GPIO功能模块配置为下拉电阻，因此第一接口GPIO_1和第二接口GPIO_2仍然为低电平状态。

如此一来，当处理器检测到第一接口GPIO_1和第二接口GPIO_2为低电平状态时，处理器可以确定小板不在位。当处理器检测到第一接口GPIO_1和第二接口GPIO_2为高电平状态时，处理器可以确定小板在位。在本方案中，可以减少处理器通信接口的使用，节省FPC中的走线资源。

此外，本申请实施例还提供一种I2C接口电路的控制方法，可以适用于如图4至图8所示的电子设备。示例性地，如图9所示，该I2C接口电路的控制方法包括S901和S902。

S901，处理器检测通信接口的电平信号，确定小板是否在位。

在该S901中，处理器如何确定小板是否在位，可以参考上述图4至图8所示的电子设备的相关描述，此处不再赘述。

S902，当处理器确定小板在位时，处理器配置第一接口GPIO_1和第二接口GPIO_2与I2C控制器耦合，以使小板上的I2C设备与I2C控制器通信。

当然，如上述实施例所述，为保证第一接口GPIO_1和第二接口GPIO_2输出的信号的稳定性，如图10所示，上述I2C接口电路的控制方法执行上述S901之前，还可以包括S901a。

S901a，处理器配置第一接口GPIO_1和第二接口GPIO_2为固定电平状态。

具体地，可以通过上述图4至图8所示的电子设备中的GPIO功能模块实现。示例性地，可以将第七电阻R7与第一接口GPIO_1之间的第三开关Q3闭合，将第八电阻R8与第二接口GPIO_2之间的第四开关Q4闭合，或者可以将第九电阻R9与第一接口GPIO_1之间的第五开关Q5闭合，将第十电阻R10与第二接口GPIO_2之间的第六开关Q4闭合。

也就是说，上述S901a可以包括，处理器可以配置第三开关Q3和第四开关Q4为闭合状态，从而使得第一接口GPIO_1和第二接口GPIO_2均为高电平状态，以保证电子设备中处理器***的稳定性。

上述S901a也可以包括，处理器可以配置第五开关Q5和第六开关Q6为闭合状态，从而使得第一接口GPIO_1和第二接口GPIO_2均为低电平状态，以保证电子设备中处理器***的稳定性。

本申请实施例还提供一种计算机存储介质，该计算机存储介质包括计算机指令，当所述计算机指令在上述电子设备上运行时，使得该电子设备执行上述方法实施例中处理器执行的各个功能或者步骤。

本申请实施例还提供一种计算机程序产品，当所述计算机程序产品在计算机上运行时，使得所述计算机执行上述方法实施例中手机执行的各个功能或者步骤。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的***，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请实施例各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：快闪存储器、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请实施例的具体实施方式，但本申请实施例的保护范围并不局限于此，任何在本申请实施例揭露的技术范围内的变化或替换，都应涵盖在本申请实施例的保护范围之内。因此，本申请实施例的保护范围应以所述权利要求的保护范围为准。

Claims (21)

1.一种I2C接口电路，其特征在于，应用于电子设备，所述电子设备包括主板和小板，所述主板上设置有处理器；所述处理器包括I2C控制器和通信接口；

所述小板上设置有I2C设备，所述I2C设备通过所述I2C接口电路与所述处理器中的所述通信接口耦合连接；

所述I2C接口电路包括柔性印刷电路板FPC、I2C上拉电阻和检测电路；所述FPC用于耦合所述I2C设备至所述通信接口；

所述I2C上拉电阻设置于所述小板上，并且所述I2C上拉电阻通过所述FPC与所述通信接口耦合连接；

所述通信接口包括第一接口和第二接口，所述主板还包括GPIO功能模块，所述GPIO功能模块包括第九电阻和第十电阻；

所述第九电阻的一端通过第五开关与所述第一接口耦合连接，所述第九电阻的另一端接地；

所述第十电阻的一端通过第六开关与所述第二接口耦合连接，所述第十电阻的另一端接地；

当所述处理器确定所述小板是否在位之前，所述第五开关和所述第六开关被配置为闭合状态；

所述检测电路与所述通信接口耦合连接，以使所述处理器检测所述通信接口的电平信号，确定所述小板是否在位；

当所述处理器确定所述小板在位时，所述通信接口被配置为与所述I2C控制器耦合，以使所述I2C设备与所述I2C控制器通信。

2.根据权利要求1所述的I2C接口电路，其特征在于，所述通信接口还包括第三接口；所述I2C上拉电阻包括第一电阻和第二电阻；所述第一电阻通过所述FPC与所述第一接口耦合连接；所述第二电阻通过所述FPC与所述第二接口耦合连接；所述第一电阻和所述第二电阻均与第一电源耦合连接；

所述检测电路与所述第三接口耦合连接，以使所述处理器检测所述第三接口的电平信号，确定所述小板是否在位；

当所述处理器确定所述小板在位时，所述第一接口和所述第二接口被配置为与所述I2C控制器耦合，以使所述I2C设备与所述I2C控制器通信。

3.根据权利要求2所述的I2C接口电路，其特征在于，所述检测电路包括第三电阻和第四电阻；所述第三电阻位于所述主板上，且所述第三电阻的一端与所述第三接口耦合，所述第三电阻的另一端与位于所述主板上的第二电源耦合；

所述第四电阻位于所述小板上，且所述第四电阻的一端通过所述FPC与所述第三接口耦合连接，所述第四电阻的另一端接地；

当所述第三接口的电平信号为低电平时，所述小板在位；

当所述第三接口的电平信号为高电平时，所述小板不在位。

4.根据权利要求2所述的I2C接口电路，其特征在于，所述检测电路包括第三电阻和第四电阻；所述第三电阻位于所述主板上，且所述第三电阻的一端与所述第三接口耦合，所述第三电阻的另一端接地；

所述第四电阻位于所述小板上，且所述第四电阻的一端通过所述FPC与所述第三接口耦合连接，所述第四电阻与位于所述小板上的第三电源耦合；

当所述第三接口的电平信号为高电平时，所述小板在位；

当所述第三接口的电平信号为低电平时，所述小板不在位。

5.根据权利要求2所述的I2C接口电路，其特征在于，所述第三接口为GPIO接口，所述处理器还包括GPIO功能模块；所述GPIO功能模块包括第五电阻；

所述检测电路包括所述第五电阻；

所述第五电阻的一端通过第一开关与所述第三接口耦合连接，所述第五电阻的另一端与第四电源耦合连接，并且所述第一开关被配置为闭合状态；

所述第三接口还用于通过所述FPC接地；

当所述第三接口的电平信号为低电平时，所述小板在位；

当所述第三接口的电平信号为高电平时，所述小板不在位。

6.根据权利要求2所述的I2C接口电路，其特征在于，所述第三接口为GPIO接口，所述处理器还包括GPIO功能模块；所述GPIO功能模块包括第六电阻；

所述检测电路包括所述第六电阻；

所述第六电阻的一端通过第二开关与所述第三接口耦合连接，所述第六电阻的另一端接地，并且所述第二开关被配置为闭合状态；

所述第三接口还用于通过所述FPC连接位于所述小板上的第三电源；

当所述第三接口的电平信号为高电平时，所述小板在位；

当所述第三接口的电平信号为低电平时，所述小板不在位。

7.根据权利要求2至6任一项所述的I2C接口电路，其特征在于，所述第一接口和所述第二接口均为GPIO接口，所述主板还包括GPIO功能模块；所述GPIO功能模块包括第七电阻和第八电阻；

所述第七电阻的一端通过第三开关与所述第一接口耦合连接，所述第七电阻的另一端与第四电源耦合连接；

所述第八电阻的一端通过第四开关与所述第二接口耦合连接，所述第八电阻的另一端与第四电源耦合连接；

当所述处理器确定所述小板是否在位之前，所述第三开关和所述第四开关被配置为闭合状态。

8.根据权利要求2至6任一项所述的I2C接口电路，其特征在于，所述第一接口和所述第二接口均为GPIO接口。

9.根据权利要求1所述的I2C接口电路，其特征在于，所述通信接口包括第一接口和第二接口；所述I2C上拉电阻通过所述FPC分别与所述第一接口和所述第二接口耦合连接；

所述检测电路分别与所述第一接口和所述第二接口耦合连接，以使所述处理器检测所述第一接口和所述第二接口的电平信号，确定所述小板是否在位。

10.根据权利要求9所述的I2C接口电路，其特征在于，所述第一接口和所述第二接口均为GPIO接口，所述主板还包括GPIO功能模块；所述GPIO功能模块包括第九电阻和第十电阻；所述检测电路包括所述第九电阻和所述第十电阻；

所述第九电阻的一端通过第五开关与所述第一接口耦合连接，所述第九电阻的另一端接地；

所述第十电阻的一端通过第六开关与所述第二接口耦合连接，所述第十电阻的另一端接地；

当所述第一接口和所述第二接口的电平信号为高电平时，所述小板在位；

当所述第一接口和所述第二接口的电平信号为低电平时，所述小板不在位。

11.一种I2C接口电路的控制方法，其特征在于，适用于如权利要求1至10任一项所述的I2C接口电路；

所述方法包括：

处理器检测所述通信接口的电平信号，确定所述小板是否在位，包括：

当所述处理器检测到所述第一接口和所述第二接口的电平信号为高电平时，所述处理器确定所述小板在位；

当所述处理器检测到所述第一接口和所述第二接口的电平信号为低电平时，所述处理器确定所述小板不在位；

当所述处理器确定小板在位时，所述处理器配置所述通信接口与所述I2C控制器耦合，以使所述小板上的I2C设备与所述I2C控制器通信。

12.根据权利要求11所述的方法，其特征在于，所述通信接口还包括第三接口；所述I2C上拉电阻包括第一电阻和第二电阻；所述第一电阻通过所述FPC与所述第一接口耦合连接；所述第二电阻通过所述FPC与所述第二接口耦合连接；所述第一电阻和所述第二电阻均与第一电源耦合连接；

所述处理器检测所述通信接口的电平信号，确定所述小板是否在位，包括：

所述处理器检测所第三接口的电平信号，确定所述小板是否在位；

当所述处理器确定小板在位时，所述处理器配置所述通信接口与所述I2C控制器耦合，以使所述小板上的I2C设备与所述I2C控制器通信，包括：

当所述处理器确定小板在位时，所述处理器配置所述第一接口和所述第二接口与所述I2C控制器耦合，以使所述小板上的I2C设备与所述I2C控制器通信。

13.根据权利要求12所述的控制方法，其特征在于，所述检测电路包括第三电阻和第四电阻；所述第三电阻位于所述主板上，且所述第三电阻的一端与所述第三接口耦合，所述第三电阻的另一端与位于所述主板上的第二电源耦合；所述第四电阻位于所述小板上，且所述第四电阻的一端通过所述FPC与所述第三接口耦合连接，所述第四电阻的另一端接地；

所述处理器检测所述第三接口的电平信号，确定所述小板是否在位，包括：

当所述处理器检测到所述第三接口的电平信号为低电平时，所述处理器确定所述小板在位；

当所述处理器检测到所述第三接口的电平信号为高电平时，所述处理器确定所述小板不在位。

14.根据权利要求12所述的控制方法，其特征在于，所述检测电路包括第三电阻和第四电阻；所述第三电阻位于所述主板上，且所述第三电阻的一端与所述第三接口耦合，所述第三电阻的另一端接地；所述第四电阻位于所述小板上，且所述第四电阻的一端通过所述FPC与所述第三接口耦合连接，所述第四电阻与位于所述小板上的第三电源耦合；

所述处理器检测所述第三接口的电平信号，确定所述小板是否在位，包括：

当所述处理器检测到所述第三接口的电平信号为高电平时，所述处理器确定所述小板在位；

当所述处理器检测到所述第三接口的电平信号为低电平时，所述处理器确定所述小板不在位。

15.根据权利要求12所述的控制方法，其特征在于，所述第三接口为GPIO接口，所述处理器还包括GPIO功能模块；所述GPIO功能模块包括第五电阻；所述检测电路包括所述第五电阻；所述第五电阻的一端通过第一开关与所述第三接口耦合连接，所述第五电阻的另一端与第四电源耦合连接，并且所述第一开关被配置为闭合状态；所述第三接口还用于通过所述FPC接地；

所述处理器检测所述第三接口的电平信号，确定所述小板是否在位，包括：

当所述处理器检测到所述第三接口的电平信号为低电平时，所述处理器用于确定所述小板在位；

当所述处理器检测到所述第三接口的电平信号为高电平时，所述处理器用于确定所述小板不在位。

16.根据权利要求12所述的控制方法，其特征在于，所述第三接口为GPIO接口，所述处理器还包括GPIO功能模块；所述GPIO功能模块包括第六电阻；所述检测电路包括所述第六电阻；所述第六电阻的一端通过第二开关与所述第三接口耦合连接，所述第六电阻的另一端接地，并且所述第二开关被配置为闭合状态；所述第三接口还用于通过所述FPC连接位于所述小板上的第三电源；

所述处理器检测所述第三接口的电平信号，确定所述小板是否在位，包括：

当所述处理器检测到所述第三接口的电平信号为高电平时，所述处理器确定所述小板在位；

当所述处理器检测到所述第三接口的电平信号为低电平时，所述处理器确定所述小板不在位。

17.根据权利要求12至16任一项所述的控制方法，其特征在于，当所述处理器确定所述小板是否在位之前，所述方法还包括：

处理器配置第一接口和第二接口为固定电平状态。

18.根据权利要求11所述的控制方法，其特征在于，所述通信接口包括第一接口和第二接口；所述I2C上拉电阻通过所述FPC分别与所述第一接口和所述第二接口耦合连接；

所述检测电路分别与所述第一接口和所述第二接口耦合连接；

所述处理器检测所述通信接口的电平信号，确定所述小板是否在位，包括：

所述处理器检测所述第一接口和所述第二接口的电平信号，确定所述小板是否在位；

当所述处理器确定小板在位时，所述处理器配置所述通信接口与所述I2C控制器耦合，以使所述小板上的I2C设备与所述I2C控制器通信，包括：

当所述处理器确定小板在位时，所述处理器配置所述第一接口和所述第二接口与所述I2C控制器耦合，以使所述小板上的I2C设备与所述I2C控制器通信。

19.根据权利要求18所述的控制方法，其特征在于，所述第一接口和所述第二接口均为GPIO接口。

20.一种电子设备，其特征在于，所述电子设备包括主板、小板以及如权利要求1至10任一项所述的I2C接口电路，所述主板和小板之间通过柔性印刷电路板FPC耦合连接。

21.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有指令，当所述指令在电子设备上运行时，使得所述电子设备的处理器执行如权利要求11至19任一项所述的方法。

Images