CN117215990A - 多核芯片的核间通信方法、设备及多核芯片 - Google Patents

Abstract

本申请公开了多核芯片的核间通信方法、设备及多核芯片，属于通信技术领域。所述方法包括：第一处理器核心将通信数据存放到共享内存中，将通信数据在共享内存中的第一共享内存地址写入公用内存；第一处理器核心通过第二处理器核心的共享外部中断源向第二处理器核心发送第一外部中断信号，第一外部中断信号用于第二处理器核心从公用内存获取第一共享内存地址；根据第一共享内存地址从共享内存中获取通信数据。该申请通过软件方式即可完成核间通信，而无需使用硬件实现，减少了硬件需求。

Description

多核芯片的核间通信方法、设备及多核芯片

技术领域

本发明实施例涉及通信技术领域，特别涉及多核芯片的核间通信方法、设备及多核芯片。

背景技术

随着芯片功能要求的不断提高，片上***芯片(System on Chip，SoC)内部包含了多个处理器，处理器包含了多个处理器核心，且多个处理器核心都是异构的，片上***芯片的多个处理器核心间的通信机制能够让各个核心发挥各自的计算优势。

相关技术中，多核芯片的核间通信方法需要在每组核之间建立硬件Mailbox(邮箱)通道，基于该硬件Mailbox通道实现核间通信。然而，当处理器核心数量增加时，由于该通信方法需要依靠硬件资源的支持，从而导致硬件资源的利用率较低，同时增加了SoC的设计成本。

发明内容

本申请实施例提供了一种多核芯片的核间通信方法、设备及多核芯片，可用于解决相关技术中存在的问题。所述技术方案如下：

一方面，本申请实施例提供了一种多核芯片的核间通信方法，所述方法包括：

第一处理器核心将通信数据存放到共享内存中，将所述通信数据在所述共享内存中的第一共享内存地址按预设通信协议写入预设的公用内存；

所述第一处理器核心通过第二处理器核心的共享外部中断源向所述第二处理器核心发送第一外部中断信号；

所述第二处理器核心接收所述第一外部中断信号，所述第二处理器核心根据所述第一外部中断信号从所述公用内存中获取所述第一共享内存地址；根据所述第一共享内存地址从所述共享内存中获取所述通信数据。

另一方面，提供了一种多核芯片，所述芯片包括第一处理器核心和第二处理器核心，所述第一处理器核心用于执行上述中的第一处理器核心的功能，所述第二处理器核心用于执行上述方法中的第二处理器核心的功能。

另一方面，提供了一种计算机设备，所述计算机设备包括处理器和存储器，所述存储器中存储有至少一条计算机程序，所述至少一条计算机程序由所述处理器加载并执行，以使所述计算机设备实现上述任一所述的多核芯片的核间通信方法。

另一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有至少一条计算机程序，所述至少一条计算机程序由处理器加载并执行，以使计算机实现上述任一所述的多核芯片的核间通信方法。

另一方面，还提供了一种计算机程序产品或计算机程序，所述计算机程序产品或计算机程序包括计算机指令，所述计算机指令存储在计算机可读存储介质中。计算机设备的处理器从所述计算机可读存储介质读取所述计算机指令，处理器执行所述计算机指令，使得所述计算机设备执行上述任一所述的多核芯片的核间通信方法。

本申请实施例提供的技术方案至少带来如下有益效果：

本申请实施例提供的多核芯片的核间通信方法，通过第一处理器核心将通信数据存放到共享内存中，并将通信数据在共享内存中的第一共享内存地址放到公用内存中，通过触发对方复用的外部中断源的方式传递中断触发信号，使得第二处理器核心能够获取通信数据，从而通过软件方式即可完成核间通信，而无需使用硬件实现，减少了硬件需求。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种实施环境的示意图；

图2是本申请实施例提供的一种多核芯片的核间通信方法的方法流程图；

图3是本申请实施例提供的一种核间通信场景的示意图；

图4是本申请实施例提供的一种多核芯片的结构示意图；

图5是本申请实施例提供的一种服务器的结构示意图；

图6是本申请实施例提供的一种终端的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

需要说明的是，本申请的说明书中的术语“第一”、“第二”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与本申请的一些方面相一致的***和方法的例子。

本申请实施例提供了一种多核芯片的核间通信方法，请参考图1，其示出了本申请实施例提供的方法实施环境的示意图。该实施环境可以包括：计算机设备11。

其中，本申请实施例不对计算机设备11的产品形态进行限定。无论是哪种产品形态，该计算机设备11上安装有多核芯片，该多核芯片包括处理器，该处理器包括第一处理器核心和第二处理器核心，第一处理器核心和第二处理器核心可以采用本申请实施例提供的多核芯片的核间通信方法进行通信。

例如，计算机设备11可以为终端，也可以为服务器。可选地，终端可以是诸如手机、平板电脑、个人计算机等的智能设备。服务器可以是一台服务器，也可以是由多台服务器组成的服务器集群，或者是一个云计算服务中心。终端与服务器通过有线或无线网络建立通信连接。

可选地，终端可以是任何一种可与用户通过键盘、触摸板、触摸屏、遥控器、语音交互或手写设备等一种或多种方式进行人机交互的电子产品，例如PC(Personal Computer，个人计算机)、手机、智能手机、PDA(Personal Digital Assistant，个人数字助手)、可穿戴设备、PPC(Pocket PC，掌上电脑)、平板电脑、智能车机、智能电视、智能音箱等。服务器可以是一台服务器，也可以是由多台服务器组成的服务器集群，或者是一个云计算服务中心。终端与服务器通过有线或无线网络建立通信连接。

本领域技术人员应能理解上述计算机设备11以及终端和服务器仅为举例，其他现有的或今后可能出现的计算机设备11以及终端或服务器如可适用于本申请，也应包含在本申请保护范围以内，并在此以引用方式包含于此。

基于上述图1所示的实施环境，本申请实施例提供一种多核芯片的核间通信的方法如图2所示，以该方法应用于计算机设备为例，该方法包括步骤201-步骤204。

步骤201，第一处理器核心将通信数据存放到共享内存中，将通信数据在共享内存中的第一共享内存地址按预设通信协议写入预设的公用内存。

其中，通信数据可以是两核间所能传输的任何数据。该通信数据可以由第一处理器核心生成，也可以是由其他核心传输给第一处理器核心，本申请实施例不对第一处理器核心获取通信数据的方式进行限定。无论第一处理器核心通过哪种方式获取到通信数据，针对第一处理器核心基于该通信数据与第二处理器核心进行通信的过程，第一处理器核心均可以将通信数据存放到共享内存中，由于该共享内存为两核能够共同访问的内存，因而两个核心能够基于共享内存实现核间通信。

基于共享内存实现核间通信的过程中，为了使得第二处理器核心能够从共享内存中获取通信数据，第一处理器核心在将通信数据存放到共享内存中之后，第一处理器核心还可以确定通信数据在共享内存的地址，该地址可称为第一共享内存地址。在一种可能的实现方式中，第一处理器核心可以将该第一共享内存地址存储在与共享内存不同的位置，例如，确定一个第一处理器核心和第二处理器核心均能够访问的公用内存，将第一共享内存地址写入到公用内存中。例如，将第一共享内存地址按照第一交互数据的通信协议写入第一交互数据中，第一处理器核心将第一交互数据写入到公用内存中。

在一种可能的实现方式中，公用内存中还存储了与通信数据对应的第一处理器核心的标识、通信数据的大小中的至少一个，或者，公用内存中还存储了与通信数据对应的第一处理器核心的标识、通信数据的大小中的至少一个以及第一校验码；其中，第一校验码为公用内存中第一参考数据的校验码，且第一校验码用于校验第一参考数据的正确性，第一参考数据为与通信数据对应的除第一校验码之外的至少一个数据。

示例性的，如果公用内存中存储的数据不包含第一校验码则不需要校验；如果公用内存中存储的数据包含第一校验码则需要校验。即第二处理器核心根据第一外部中断信号从公用内存中，获取第一参考数据和第一校验码；第二处理器核心通过对第一参考数据中的字节进行校验计算，得到校验结果；在校验结果符合第一校验码的情况下，校验成功。

示例性的，公用内存中存储了与通信数据对应的第一处理器核心的标识、第一共享内存地址以及第一校验码，则对与通信数据对应的第一处理器核心的标识、第一共享内存地址进行校验；如果公用内存中存储了与通信数据对应的第一处理器核心的标识、第一共享内存地址、第一指示信息以及第一校验码，则对与通信数据对应的第一处理器核心的标识、第一共享内存地址、第一指示信息进行校验。

示例性的，以第一校验码的校验方式为异或校验为例进行说明，第一校验码为第一异或值，公用内存中除第一共享内存地址外还存储了与通信数据对应的第一处理器核心标识、通信数据的大小中的至少一个以及第一异或值；其中，第一异或值为公用内存中第一参考数据的异或值，且第一异或值用于校验第一参考数据的正确性，第一参考数据为与通信数据对应的除第一异或值之外的至少两个数据。

在获取到公用内存中除第一共享内存地址外还存储了与通信数据对应的第一处理器核心标识、通信数据的大小中的至少一个以及第一异或值的情况下，进行异或校验。将第一交互数据中第一个字节与第二个字节进行异或运算得到一个结果，再将该结果与下一个字节进行异或运算，直到除第一异或值之外的所有字节都被异或，最后得到的结果与第一异或值相同则异或校验成功。

本申请实施例不对第一共享内存地址、第一指示信息、与通信数据对应的第一处理器核心的标识、通信数据的大小以及第一异或值的长度以及各个内容在公用内存中的存储顺序进行限定，可基于场景灵活设置。以公用内存中存储了第一共享内存地址、第一指示信息、与通信数据对应的第一处理器核心的标识、通信数据的大小以及第一异或值，且第一共享内存地址的长度为4，第一指示信息的长度为2，第一处理器核心的标识的长度为2，通信数据的大小的长度为4，第一异或值的大小为1为例，第一共享内存地址、第一指示信息、与通信数据对应的第一处理器核心的标识、通信数据的大小以及第一异或值可以第一交互数据的格式进行存储。例如，第一交互数据的结构可如下面的表1所示。

表1

步骤202，第一处理器核心通过第二处理器核心的共享外部中断源向第二处理器核心发送第一外部中断信号。

在一种可能的实现方式中，第二处理器核心的共享外部中断源可以是第二处理器核心已有的外部中断源。例如，第一处理器核心通过第二处理器核心的共享外部中断源向第二处理器核心发送第一外部中断信号，包括：从第二处理器核心的外部中断源中确定一个外部中断源作为第二处理器核心的共享外部中断源；触发第二处理器核心的共享外部中断源向第二处理器核心发送第一外部中断信号。其中，本申请实施例不对第二处理器核心的外部中断源进行限定，可以是第二处理器核心已有的任意一个外部中断源。示例性的，第二处理器核心的外部中断源包括GPIO(General Purpose Input Output，通用输入/输出)、UART(Universal Asynchronous Receiver Transmitter，通用异步收发器)、SPI(SerialPeripheral Interface，串行外设接口)、PWM(Pulse Width Modulation，脉冲宽度调制)等。例如，可以将GPIO确定第二处理器核心的共享外部中断源。

在已有的外部中断源中确定共享外部中断源，实现了对外部中断源的复用。也即是在外部中断源能够继续触发原有的中断信号的情况下，也可以在核间通信的过程中来实现发送第一外部中断信号。

其中，本申请不对第一处理器核心通过第二处理器核心的共享外部中断源向第二处理器核心发送第一外部中断信号的方式进行限定，可以是任何能够传递第一外部中断信号的方式。示例性的，第二处理器核心通过增加软件代码的方式复用外部中断源。第一处理器核心将通信数据在共享内存中的第一共享内存地址写入公用内存后，调用底层驱动代码向第二处理器核心的中断寄存器发送第一外部中断信号。其中，第二处理器核心的中断寄存器是存储和管理第一外部中断信号的寄存器。第二处理器核心收到第一外部中断信号后，调用中断处理函数进行处理。复用中断源是指在这个中断处理函数中额外加一部分代码，增加了一步判断步骤，第二处理器核心复用的外部中断源被触发时，第二处理器核心去共享内存中取出第一指示信息判断是否为核间通信请求，如果是则进行核间通信，否则继续作为原中断信号处理。

步骤203，第二处理器核心接收第一外部中断信号，根据第一外部中断信号从公用内存获取第一共享内存地址。

在一种可能的实现方式中，针对步骤201中描述的公用内存中还存储第一指示信息的情况，第二处理器核心接收第一外部中断信号之后，还包括：从公用内存中获取第一指示信息；在根据第一指示信息确定通信数据为核间通信的数据的情况下，执行根据第一外部中断信号从公用内存获取第一共享内存地址的操作。

例如，基于步骤201中的表1所示，第二处理器核心可以从第一交互数据中读取第一指示信息。以通过第一指示信息的不同值来指示通信数据是否为核间通信的数据。例如，如果第一指示信息的值为00，则第二处理器核心确定通信数据是核间通信的数据，如果第一指示信息的值为11，则第二处理器核心确定通信数据不是核间通信的数据。可选地，以通过第一指示信息所在的字段是否为空来指示通信数据是否为核间通信的数据为例，如果第一指示信息所在的字段为空，则第二处理器核心确定通信数据是核间通信的数据，如果第一指示信息所在的字段为非空，则第二处理器核心确定通信数据不是核间通信的数据。

在另一种可能的实现方式中，针对步骤201中描述的公用内存中还存储了与通信数据对应的第一处理器核心的标识、通信数据的大小中的至少一个以及第一异或值的情况，由于第一异或值为公用内存中第一参考数据的异或值，且第一异或值用于校验第一参考数据的正确性，第一参考数据为与通信数据对应的除第一异或值之外的至少两个数据。因此，第二处理器核心可根据异或值对与通信数据对应的除第一异或值之外的至少两个数据进行校验，在校验通过后，再来从公用内存获取第一共享内存地址。

步骤204，第二处理器核心根据第一共享内存地址从共享内存中获取通信数据。

在第二处理器核心得到第一共享内存地址，根据第一共享内存地址从第一共享内存地址所指示的共享内存中获取通信数据，由此实现了第一处理器核心与第二处理器核心的通信过程。本申请实施例提供的方法在第二处理器核心获取到通信数据之后，可以认为核间通信过程结束，不对第二处理器核心对通信数据的处理方式进行限定。

在一种可能的实现方式中，第二处理器核心获取到通信数据之后，如图2所示，本申请实施例提供的方法还可以包括如下步骤205-209。

步骤205，第二处理器核心对获取的通信数据进行数据处理，得到处理后的数据。

本申请实施例不对第二处理器核心对获取到的通信数据的处理方式进行限定，可以基于通信需求确定处理方式，也可以提前设置处理方式，第二处理器核心基于提前设置的处理方式来处理通信数据。示例性的，第二处理器核心根据事先约定好的业务类型来选择不同的处理方式，处理方式包括数据摘要值计算、数字签名校验、功能设置(on/off)、服务注册、密钥生成、数据加密、解密等。例如，可以将数字签名校验作为提前设置好的处理方式来处理通信数据。

步骤206，第二处理器核心将处理后的数据写入共享内存中，将处理后的数据在共享内存中的第二共享内存地址按预设通信协议写入预设的公用内存。

其中，处理后的数据可以是两核间所能传输的任何数据。该处理后的数据可以由第二处理器核心生成，也可以是由其他核心传输给第二处理器核心，本申请实施例不对第二处理器核心获取处理后的数据的方式进行限定。无论第二处理器核心通过哪种方式获取到处理后的数据，针对第二处理器核心基于该处理后的数据与第一处理器核心进行通信的过程，第二处理器核心均可以将处理后的数据存放到共享内存中，由于该共享内存为两核能够共同访问的内存，因而两个核心能够基于共享内存实现核间通信。

基于共享内存实现核间通信的过程中，为了使得第一处理器核心能够从共享内存中获取处理后的数据，第二处理器核心在将处理后的数据存放到共享内存中之后，第二处理器核心还可以确定处理后的数据在共享内存的地址，该地址可称为第二共享内存地址。在一种可能的实现方式中，第二处理器核心可以将该第二共享内存地址存储在与共享内存不同的位置，例如，确定一个第二处理器核心和第一处理器核心均能够访问的公用内存，将第二共享内存地址写入到公用内存中。例如，将第二共享内存地址按照第二交互数据的通信协议写入第二交互数据中，第二处理器核心将第二交互数据写入到公用内存中。

在一种可能的实现方式中，公用内存中还存储了与处理后的数据对应的第二指示信息，第二指示信息用于指示处理后的数据是否为核间通信的数据。本申请实施例不对第二指示信息指示处理后的数据是否为核间通信的数据的方式进行限定，示例性的，可以通过第二指示信息的不同值来指示处理后的数据是否为核间通信的数据。例如，如果第二指示信息的值为00，则用来指示处理后的数据是核间通信的数据，如果第二指示信息的值为11，则用来指示处理后的数据不是核间通信的数据。可选地，还可以通过第二指示信息所在的字段是否为空来指示处理后的数据是否为核间通信的数据。例如，如果第二指示信息所在的字段为空，则用来指示处理后的数据是核间通信的数据，如果第二指示信息所在的字段为非空，则用来指示处理后的数据不是核间通信的数据。

在一种可能的实现方式中，公用内存中还存储了与处理后的数据对应的第二处理器核心的标识、处理后的数据的大小中的至少一个，或者，公用内存中还存储了与处理后的数据对应的第二处理器核心的标识、处理后的数据的大小中的至少一个以及第二校验码；其中，第二校验码为公用内存中第二参考数据的校验码，且第二校验码用于校验第二参考数据的正确性，第二参考数据为与处理后的数据对应的除第二校验码之外的至少一个数据。

示例性的，如果公用内存中存储的数据不包含第二校验码则不需要校验；如果公用内存中存储的数据包括第二校验码则需要校验。即第一处理器核心根据第二外部中断信号从公用内存中，获取第二参考数据和第二校验码；第一处理器核心通过对第二参考数据中的字节进行校验计算，得到校验结果；在校验结果符合第二校验码的情况下，校验成功。

示例性的，公用内存中存储了与处理后的数据对应的第二处理器核心的标识、第二共享内存地址以及第二校验码，则对与处理后的数据对应的第二处理器核心的标识、第二共享内存地址进行校验；如果公用内存中存储了与处理后的数据对应的第二处理器核心的标识、第二共享内存地址、第二指示信息以及第二校验码，则对与处理后的数据对应的第二处理器核心的标识、第二共享内存地址、第二指示信息进行校验。

示例性的，以第二校验的校验方式为异或校验为例进行说明，第二校验码为第二异或值，公用内存中除第二共享内存地址外还存储了与处理后的数据对应的第二处理器核心的标识、处理后的数据的大小中的至少一个以及第二异或值；其中，第二异或值为公用内存中第二参考数据的异或值，且第二异或值用于校验第二参考数据的正确性，第二参考数据为与处理后的数据对应的除第二异或值之外的至少两个数据。

在获取到公用内存中除第二共享内存地址外还存储了与处理后的数据对应的第二处理器核心的标识、处理后的数据的大小中的至少一个以及第二异或值之后，进行异或校验。将第二交互数据中第一个字节与第二个字节进行异或运算得到一个结果，再将该结果与下一个字节进行异或运算，直到除第二异或值之外的所有字节都被异或，最后得到的结果与第二异或值相同则异或校验成功。

本申请实施例不对第二共享内存地址、第二指示信息、与处理后的数据对应的第二处理器核心的标识、处理后的数据的大小以及第二异或值的长度以及各个内容在公用内存中的存储顺序进行限定，可基于场景灵活设置。以公用内存中存储了第二共享内存地址、第二指示信息、与处理后的数据对应的第二处理器核心的标识、处理后的数据的大小以及第二异或值，且第二共享内存地址的长度为4，第二指示信息的长度为2，第二处理器核心的标识的长度为2，处理后的数据的大小的长度为4，第二异或值的大小为1为例，第二共享内存地址、第二指示信息、与处理后的数据对应的第二处理器核心的标识、处理后的数据的大小以及第二异或值可以第二交互数据的格式进行存储。例如，第二交互数据的结构可如下面的表2所示。

表2

步骤207，第二处理器核心通过第一处理器核心的共享外部中断源向第一处理器核心发送第二外部中断信号。

在一种可能的实现方式中，第一处理器核心的共享外部中断源可以是第一处理器核心已有的外部中断源。例如，第二处理器核心通过第一处理器核心的共享外部中断源向第一处理器核心发送第二外部中断信号，包括：从第一处理器核心的外部中断源中确定一个外部中断源作为第一处理器核心的共享外部中断源；触发第一处理器核心的共享外部中断源向第一处理器核心发送第二外部中断信号。

其中，本申请实施例不对第一处理器核心的外部中断源进行限定，可以是第一处理器核心已有的任意一个外部中断源。示例性的，第一处理器核心的外部中断源包括GPIO、UART、SPI、PWM等。例如，可以将GPIO确定第一处理器核心的共享外部中断源。

在已有的外部中断源中确定共享外部中断源，实现了对外部中断源的复用。也即是在外部中断源能够继续触发原有的中断信号的情况下，也可以在核间通信的过程中来实现发送第二外部中断信号。

其中，本申请不对第二处理器核心通过第一处理器核心的共享外部中断源向第一处理器核心发送第二外部中断信号的方式进行限定，可以是任何能够传递第二外部中断信号的方式。示例性的，第一处理器核心通过增加软件代码的方式复用外部中断源。第二处理器核心将处理后的数据在共享内存中的第二共享内存地址写入公用内存后调用底层驱动代码向第一处理器核心的中断寄存器发送第二外部中断信号。其中，第一处理器核心的中断寄存器是存储和管理第二外部中断信号的寄存器。第一处理器核心收到第二外部中断信号后，调用中断处理函数进行处理。复用中断源是指在这个中断处理函数中额外加一部分代码，增加了一步判断步骤，第一处理器核心复用的外部中断源被触发时，第一处理器核心去共享内存中取出第二指示信息并判断是否为核间通信请求，如果是则进行核间通信，否则继续作为原中断信号处理。

步骤208，第一处理器核心接收第二外部中断信号，根据第二外部中断信号从公用内存获取第二共享内存地址。

在一种可能的实现方式中，针对步骤206中描述的公用内存中还存储第二指示信息的情况，第一处理器核心接收第二外部中断信号之后，还包括：从公用内存中获取第二指示信息；在根据第二指示信息确定处理后的数据为核间通信的数据的情况下，执行根据第二外部中断信号从公用内存获取第二共享内存地址的操作。

例如，基于步骤206中的表2所示，第一处理器核心可以从第二交互数据中读取第二指示信息。以通过第二指示信息的不同值来指示处理后的数据是否为核间通信的数据。例如，如果第二指示信息的值为00，则第一处理器核心确定处理后的数据是核间通信的数据，如果第二指示信息的值为11，则第一处理器核心确定处理后的数据不是核间通信的数据。可选地，以通过第二指示信息所在的字段是否为空来指示处理后的数据是否为核间通信的数据为例，如果第二指示信息所在的字段为空，则第一处理器核心确定处理后的数据是核间通信的数据，如果第二指示信息所在的字段为非空，则第一处理器核心确定处理后的数据不是核间通信的数据。

在另一种可能的实现方式中，针对步骤206中描述的公用内存中还存储了与处理后的数据对应的第二处理器核心的标识、处理后的数据的大小中的至少一个以及第二异或值的情况，由于第二异或值为公用内存中第二参考数据的异或值，且第二异或值用于校验第二参考数据的正确性，第二参考数据为与处理后的数据对应的除第二异或值之外的至少两个数据。因此，第一处理器核心可根据异或值对与处理后的数据对应的除第二异或值之外的至少两个数据进行校验，在校验通过后，再来从公用内存获取第二共享内存地址。

步骤209，第一处理器核心根据第二共享内存地址从共享内存中获取处理后的数据。

在第一处理器核心得到第二共享内存地址，根据第二共享内存地址从第二共享内存地址所指示的共享内存中获取处理后的数据，由此实现了第二处理器核心与第一处理器核心的通信过程。本申请实施例提供的方法在第一处理器核心获取到处理后的数据之后，可以认为核间通信过程结束。

综上所述，本申请实施例提供的多核芯片的核间通信方法，通过第一处理器核心将通信数据存放到共享内存中，并将通信数据在共享内存中的第一共享内存地址放到公用内存中，通过触发对方复用的外部中断源的方式传递中断触发信号，使得第二处理器核心能够获取通信数据，从而通过软件方式即可完成核间通信，而无需使用硬件实现，减少了硬件需求。

由于共享中断源为复用的已有的外部中断源，已有的外部中断源使得复用操作易于实现，提高了核间通信的效率。

另外，本申请实施例提供的方法中的核心所在的处理器可以应用于芯片中，由于在芯片验证工作中需要运行整个架构下芯片所有能够运行的程序，硬件中的程序也包括在其中，由于硬件的需求减小了，这就使得整个架构下芯片需要运行的程序减少了，加快了芯片的验证工作，加速了芯片的开发周期。

为了便于理解，以图3所示的场景为例，对本申请实施例提供的方法进行举例说明。如图3所示，第一处理器核心为64位riscv core(第五代精简指令集核心)，第二处理器核心为32位riscv core(第五代精简指令集核心)为例，第一处理器核心和第二处理器核心的核间通信过程包括如下步骤1-步骤8。其中，步骤1的实现方式可参考上述步骤201的相关说明，步骤2的实现方式可参考上述步骤202的相关说明，步骤3的实现方式可参考上述步骤203的相关说明，步骤4的实现方式可参考上述步骤204的相关说明，步骤5的实现方式可参考上述步骤205和206的相关说明，步骤6的实现方式可参考上述步骤207的相关说明，步骤7的实现方式可参考上述步骤208的相关说明，步骤8的实现方式可参考上述步骤209的相关说明，此处不再赘述。

参见图4，本申请实施例提供了一种多核芯片，该芯片包括：多核芯片401、处理器402、第一处理器核心403和第二处理器核心404。

第一处理器核心403，用于将通信数据存放到共享内存中，将通信数据在共享内存中的第一共享内存地址按预设通信协议写入预设的公用内存；

第一处理器核心403，用于通过第二处理器核心404的共享外部中断源向第二处理器核心404发送第一外部中断信号；

第二处理器核心404，用于接收第一外部中断信号，第二处理器核心404根据第一外部中断信号从公用内存中获取第一共享内存地址；根据第一共享内存地址从共享内存中获取通信数据。

在一种可能的实施方式中，公用内存中还存储了与通信数据对应的第一指示信息，第一指示信息用于指示通信数据是否为核间通信的数据；第二处理器核心404接收第一外部中断信号之后，第二处理器核心404，还用于从公用内存中获取第一指示信息。

在第二处理器核心404根据第一指示信息确定通信数据为核间通信的数据的情况下，第二处理器核心404执行根据第一外部中断信号从公用内存获取第一共享内存地址的操作。

在一种可能的实施方式中，公用内存中还存储了与通信数据对应的第一指示信息，第一指示信息用于指示通信数据是否为核间通信的数据；第二处理器核心404接收第一外部中断信号之后，第二处理器核心404，还用于从公用内存中获取第一指示信息。

在第二处理器核心404根据第一指示信息确定通信数据不是核间通信的数据的情况下，第二处理器核心404执行第一外部中断信号对应的中断处理操作。

在一种可能的实施方式中，公用内存中还存储了与通信数据对应的第一处理器核心403的标识、通信数据的大小中的至少一个，或者，公用内存中还存储了与通信数据对应的第一处理器核心403的标识、通信数据的大小中的至少一个以及第一校验码；其中，第一校验码为公用内存中第一参考数据的校验码，且第一校验码用于校验第一参考数据的正确性，第一参考数据为与通信数据对应的除第一校验码之外的至少一个数据。

在公用内存中还存储了第一校验码的情况下，第二处理器核心404根据第一外部中断信号从公用内存中获取第一共享内存地址之前，第二处理器核心404用于根据第一外部中断信号从公用内存中，获取第一参考数据和第一校验码；第二处理器核心404，用于通过对第一参考数据中的字节进行校验计算，得到校验结果；在校验结果符合第一校验码的情况下，校验成功。

在一种可能的实施方式中，从第二处理器核心404的外部中断源中确定一个外部中断源作为第二处理器核心404的共享外部中断源；第一处理器核心403，用于触发第二处理器核心404的共享外部中断源向第二处理器核心404发送第一外部中断信号。

在一种可能的实施方式中，第一处理器核心403，用于调用多核芯片的底层驱动代码，向第二处理器核心404的中断寄存器发送第一外部中断信号。

在一种可能的实施方式中，第二处理器核心的外部中断源包括：通用输入/输出GPIO、通用异步收发器UART、串行外设接口SPI或脉冲宽度调制PWM。

需要说明的是，上述实施例提供的芯片在实现其功能时，可以根据需要而将上述功能分配由不同的主体完成，即将芯片的由不同的主体组成，以完成以上描述的全部或者部分功能。另外，上述实施例提供的芯片与方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

图5是本申请实施例提供的一种服务器的结构示意图，该服务器可因配置或性能不同而产生比较大的差异，可以包括一个或多个处理器1101和一个或多个存储器1102，其中，该一个或多个存储器1102中存储有至少一条计算机程序，该至少一条计算机程序由该一个或多个处理器1101加载并执行，以使该服务器实现上述各个方法实施例提供的多核芯片的核间通信方法。当然，该服务器还可以具有有线或无线网络接口、键盘以及输入输出接口等部件，以便进行输入输出，该服务器还可以包括其他用于实现设备功能的部件，在此不做赘述。

图6是本申请实施例提供的一种终端的结构示意图。该终端例如可以是：智能手机、平板电脑、播放器、笔记本电脑或台式电脑。终端还可能被称为用户设备、便携式终端、膝上型终端、台式终端等其他名称。

通常，终端包括有：处理器1501和存储器1502。

处理器1501可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器1501可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field-Programmable Gate Array，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器1501也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central ProcessingUnit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器1501可以集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器1501还可以包括AI(Artificial Intelligence，人工智能)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器1502可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器1502还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。在一些实施例中，存储器1502中的非暂态的计算机可读存储介质用于存储至少一个指令，该至少一个指令用于被处理器1501所执行，以使该终端实现本申请中方法实施例提供的多核芯片的核间通信方法。

在一些实施例中，终端还可选包括有：***设备接口1503和至少一个***设备。处理器1501、存储器1502和***设备接口1503之间可以通过总线或信号线相连。各个***设备可以通过总线、信号线或电路板与***设备接口1503相连。具体地，***设备包括：射频电路1504、显示屏1505、摄像头组件1506、音频电路1507和电源1509中的至少一种。

***设备接口1503可被用于将I/O(Input/Output，输入/输出)相关的至少一个***设备连接到处理器1501和存储器1502。在一些实施例中，处理器1501、存储器1502和***设备接口1503被集成在同一芯片或电路板上；在一些其他实施例中，处理器1501、存储器1502和***设备接口1503中的任意一个或两个可以在单独的芯片或电路板上实现，本实施例对此不加以限定。

射频电路1504用于接收和发射RF(Radio Frequency，射频)信号，也称电磁信号。射频电路1504通过电磁信号与通信网络以及其他通信设备进行通信。射频电路1504将电信号转换为电磁信号进行发送，或者，将接收到的电磁信号转换为电信号。可选地，射频电路1504包括：天线***、RF收发器、一个或多个放大器、调谐器、振荡器、数字信号处理器、编解码芯片组、用户身份模块卡等等。射频电路1504可以通过至少一种无线通信协议来与其它终端进行通信。该无线通信协议包括但不限于：城域网、各代移动通信网络(2G、3G、4G及5G)、无线局域网和/或WiFi(Wireless Fidelity，无线保真)网络。在一些实施例中，射频电路1504还可以包括NFC(Near Field Communication，近距离无线通信)有关的电路，本申请对此不加以限定。

显示屏1505用于显示UI(User Interface，用户界面)。该UI可以包括图形、文本、图标、视频及其它们的任意组合。当显示屏1505是触摸显示屏时，显示屏1505还具有采集在显示屏1505的表面或表面上方的触摸信号的能力。该触摸信号可以作为控制信号输入至处理器1501进行处理。此时，显示屏1505还可以用于提供虚拟按钮和/或虚拟键盘，也称软按钮和/或软键盘。在一些实施例中，显示屏1505可以为一个，设置在终端的前面板；在另一些实施例中，显示屏1505可以为至少两个，分别设置在终端的不同表面或呈折叠设计；在另一些实施例中，显示屏1505可以是柔性显示屏，设置在终端的弯曲表面上或折叠面上。甚至，显示屏1505还可以设置成非矩形的不规则图形，也即异形屏。显示屏1505可以采用LCD(Liquid Crystal Display，液晶显示屏)、OLED(Organic Light-Emitting Diode，有机发光二极管)等材质制备。

摄像头组件1506用于采集图像或视频。可选地，摄像头组件1506包括前置摄像头和后置摄像头。通常，前置摄像头设置在终端的前面板，后置摄像头设置在终端的背面。在一些实施例中，后置摄像头为至少两个，分别为主摄像头、景深摄像头、广角摄像头、长焦摄像头中的任意一种，以实现主摄像头和景深摄像头融合实现背景虚化功能、主摄像头和广角摄像头融合实现全景拍摄以及VR(Virtual Reality，虚拟现实)拍摄功能或者其它融合拍摄功能。在一些实施例中，摄像头组件1506还可以包括闪光灯。闪光灯可以是单色温闪光灯，也可以是双色温闪光灯。双色温闪光灯是指暖光闪光灯和冷光闪光灯的组合，可以用于不同色温下的光线补偿。

音频电路1507可以包括麦克风和扬声器。麦克风用于采集用户及环境的声波，并将声波转换为电信号输入至处理器1501进行处理，或者输入至射频电路1504以实现语音通信。出于立体声采集或降噪的目的，麦克风可以为多个，分别设置在终端的不同部位。麦克风还可以是阵列麦克风或全向采集型麦克风。扬声器则用于将来自处理器1501或射频电路1504的电信号转换为声波。扬声器可以是传统的薄膜扬声器，也可以是压电陶瓷扬声器。当扬声器是压电陶瓷扬声器时，不仅可以将电信号转换为人类可听见的声波，也可以将电信号转换为人类听不见的声波以进行测距等用途。在一些实施例中，音频电路1507还可以包括耳机插孔。

电源1508用于为终端中的各个组件进行供电。电源1508可以是交流电、直流电、一次性电池或可充电电池。当电源1508包括可充电电池时，该可充电电池可以支持有线充电或无线充电。该可充电电池还可以用于支持快充技术。

在一些实施例中，终端还包括有一个或多个传感器1509。该一个或多个传感器1509包括但不限于：加速度传感器1510、陀螺仪传感器1511、压力传感器1512、、光学传感器1513以及接近传感器1514。

加速度传感器1510可以检测以终端建立的坐标系的三个坐标轴上的加速度大小。比如，加速度传感器1510可以用于检测重力加速度在三个坐标轴上的分量。处理器1501可以根据加速度传感器1510采集的重力加速度信号，控制显示屏1505以横向视图或纵向视图进行用户界面的显示。加速度传感器1510还可以用于游戏或者用户的运动数据的采集。

陀螺仪传感器1511可以检测终端的机体方向及转动角度，陀螺仪传感器1511可以与加速度传感器1510协同采集用户对终端的3D动作。处理器1501根据陀螺仪传感器1511采集的数据，可以实现如下功能：动作感应(比如根据用户的倾斜操作来改变UI)、拍摄时的图像稳定、游戏控制以及惯性导航。

压力传感器1512可以设置在终端的侧边框和/或显示屏1505的下层。当压力传感器1512设置在终端的侧边框时，可以检测用户对终端的握持信号，由处理器1501根据压力传感器1513采集的握持信号进行左右手识别或快捷操作。当压力传感器1513设置在显示屏1505的下层时，由处理器1501根据用户对显示屏1505的压力操作，实现对UI界面上的可操作性控件进行控制。可操作性控件包括按钮控件、滚动条控件、图标控件、菜单控件中的至少一种。

光学传感器1513用于采集环境光强度。在一个实施例中，处理器1501可以根据光学传感器1513采集的环境光强度，控制显示屏1505的显示亮度。具体地，当环境光强度较高时，调高显示屏1505的显示亮度；当环境光强度较低时，调低显示屏1505的显示亮度。在另一个实施例中，处理器1501还可以根据光学传感器1513采集的环境光强度，动态调整摄像头组件1506的拍摄参数。

接近传感器1514，也称距离传感器，通常设置在终端的前面板。接近传感器1514用于采集用户与终端的正面之间的距离。在一个实施例中，当接近传感器1514检测到用户与终端的正面之间的距离逐渐变小时，由处理器1501控制显示屏1505从亮屏状态切换为息屏状态；当接近传感器1514检测到用户与终端的正面之间的距离逐渐变大时，由处理器1501控制显示屏1505从息屏状态切换为亮屏状态。

本领域技术人员可以理解，图6中示出的结构并不构成对终端的限定，可以包括比图示更多或更少的组件，或者组合某些组件，或者采用不同的组件布置。

在示例性实施例中，还提供了一种计算机设备，该计算机设备包括处理器和存储器，该存储器中存储有至少一条计算机程序。该至少一条计算机程序由一个或者一个以上处理器加载并执行，以使该计算机设备实现上述任一种多核芯片的核间通信方法。

在示例性实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有至少一条计算机程序，该至少一条计算机程序由计算机设备的处理器加载并执行，以使计算机实现上述任一种多核芯片的核间通信方法。

在一种可能实现方式中，上述计算机可读存储介质可以是只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、只读光盘(Compact DiscRead-Only Memory，CD-ROM)、磁带、软盘和光数据存储设备等。

在示例性实施例中，还提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行上述任一种多核芯片的核间通信方法。

需要说明的是，本申请所涉及的信息(包括但不限于用户设备信息、用户个人信息等)、数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)以及信号，均为经用户授权或者经过各方充分授权的，且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准。例如，本申请中涉及到的多核芯片的核间通信信息都是在充分授权的情况下获取的。

应当理解的是，在本文中提及的“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

以上所述仅为本申请的示例性实施例，并不用以限制本申请，凡在本申请的原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种多核芯片的核间通信方法，其特征在于，所述方法包括：

第一处理器核心将通信数据存放到共享内存中，将所述通信数据在所述共享内存中的第一共享内存地址按预设通信协议写入预设的公用内存；

所述第一处理器核心通过第二处理器核心的共享外部中断源向所述第二处理器核心发送第一外部中断信号；

所述第二处理器核心接收所述第一外部中断信号，所述第二处理器核心根据所述第一外部中断信号从所述公用内存中获取所述第一共享内存地址；根据所述第一共享内存地址从所述共享内存中获取所述通信数据。

2.根据权利要求1所述的方法，其特征在于，所述公用内存中还存储了与所述通信数据对应的第一指示信息，所述第一指示信息用于指示所述通信数据是否为核间通信的数据；所述第二处理器核心接收所述第一外部中断信号之后，还包括：

所述第二处理器核心从所述公用内存中获取所述第一指示信息；

在所述第二处理器核心根据所述第一指示信息确定所述通信数据为核间通信的数据的情况下，所述第二处理器核心执行所述根据所述第一外部中断信号从所述公用内存获取所述第一共享内存地址的操作。

3.根据权利要求1所述的方法，其特征在于，所述公用内存中还存储了与所述通信数据对应的第一指示信息，所述第一指示信息用于指示所述通信数据是否为核间通信的数据；所述第二处理器核心接收所述第一外部中断信号之后，还包括：

所述第二处理器核心从所述公用内存中获取所述第一指示信息；

在所述第二处理器核心根据所述第一指示信息确定所述通信数据不是核间通信的数据的情况下，所述第二处理器核心执行所述第一外部中断信号对应的中断处理操作。

4.根据权利要求1所述的方法，其特征在于，所述公用内存中还存储了与所述通信数据对应的所述第一处理器核心的标识、所述通信数据的大小中的至少一个，或者，所述公用内存中还存储了与所述通信数据对应的所述第一处理器核心的标识、所述通信数据的大小中的至少一个以及第一校验码；

其中，所述第一校验码为所述公用内存中第一参考数据的校验码，且所述第一校验码用于校验所述第一参考数据的正确性，所述第一参考数据为与所述通信数据对应的除所述第一校验码之外的至少一个数据；

在所述公用内存中还存储了所述第一校验码的情况下，所述第二处理器核心根据所述第一外部中断信号从所述公用内存中获取所述第一共享内存地址之前，还包括：

所述第二处理器核心根据所述第一外部中断信号从所述公用内存中，获取所述第一参考数据和所述第一校验码；

所述第二处理器核心通过对所述第一参考数据中的字节进行校验计算，得到所述校验结果；

在所述校验结果符合所述第一校验码的情况下，校验成功。

5.根据权利要求1-4任一所述的方法，其特征在于，所述第一处理器核心通过第二处理器核心的共享外部中断源向所述第二处理器核心发送第一外部中断信号，包括：

从所述第二处理器核心的外部中断源中确定一个外部中断源作为所述第二处理器核心的共享外部中断源；

所述第一处理器核心触发所述第二处理器核心的共享外部中断源向所述第二处理器核心发送所述第一外部中断信号。

6.根据权利要求5所述的方法，其特征在于，所述第一处理器核心触发所述第二处理器核心的共享外部中断源向所述第二处理器核心发送所述第一外部中断信号，包括：

所述第一处理器核心调用所述多核芯片的底层驱动代码，向所述第二处理器核心的中断寄存器发送所述第一外部中断信号。

7.根据权利要求1-6任一所述的方法，其特征在于，所述第二处理器核心的外部中断源包括：通用输入/输出GPIO、通用异步收发器UART、串行外设接口SPI或脉冲宽度调制PWM。

8.一种多核芯片，其特征在于，所述芯片包括第一处理器核心和第二处理器核心，所述第一处理器核心执行权利要求1-7任一所述方法中的第一处理器核心的功能，所述第二处理器核心用于执行权利要求1-7任一所述方法中的第二处理器核心的功能。

9.一种计算机设备，其特征在于，所述计算机设备包括处理器和存储器，所述存储器中存储有至少一条计算机程序，所述至少一条计算机程序由所述处理器加载并执行，以使所述计算机设备实现如权利要求1至7任一所述的多核芯片的核间通信方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有至少一条计算机程序，所述至少一条计算机程序由处理器加载并执行，以使计算机实现如权利要求1至7任一所述的多核芯片的核间通信方法。