CN113641208A - 带隙基准电路 - Google Patents

Abstract

公开了一种带隙基准电路，包括启动电路和基准电压生成电路，基准电压生成电路包括提供同步抬升的基准电压、第一偏置信号的基准电流路径，启动电路根据该第一偏置信号提供第二启动信号，第二启动信号用于控制基准电压生成电路脱离简并点，控制基准电压生成电路的启动，且在基准电压达到稳定的预设值的情况下关断启动电路。本发明的带隙基准电路的启动电路根据与基准电压同步抬升的第一偏置信号的控制提供第二启动信号，在基准电压生生成电路完成启动后，可控制启动电路关断，降低启动电路的静态功耗，降低***静态功耗。

Description

带隙基准电路

技术领域

本发明涉及电子电路技术领域，具体地，涉及带隙基准电路。

背景技术

带隙基准电路用于为电路提供零温度系数的基准电压，对应电路的工作依赖于该基准电压。在芯片等电子电路中，其上电工作时，带隙基准电路电压稳定速度慢，而芯片中的其他模块要等待生成一个稳定的带隙基准电压后才能正常工作，大大增加了芯片的启动速度。

在现有技术的快速启动的带隙基准电路中，其组成都是由启动电路和基准电压生成电路构成，但结构复杂，启动时间也相对较慢。通过启动电路向基准电压生成电路提供启动电压使带隙基准电路摆脱简并点进行工作。在现有的带隙基准电路中，一般采用运放banba结构和cascode结构(共源共栅结构)，虽然可以产生稳定的带隙基准电压，但是速度太慢。

发明内容

鉴于上述问题，本发明的目的在于提供一种带隙基准电路，从而提高带隙基准电路的启动效率。

根据本发明的一方面，提供一种带隙基准电路，包括：

设置在电源与地之间的启动电路和基准电压生成电路，其中，

所述基准电压生成电路包括基准电流路径，所述基准电流路径上提供基准电压、第一偏置信号，所述第一偏置信号的电压与所述基准电压同步抬升和降低，

所述启动电路用于根据所述第一偏置信号提供第二启动信号，所述第二启动信号用于控制所述基准电压生成电路脱离简并，以控制所述基准电压生成电路的启动，

且在所述基准电压达到稳定的预定值的情况下，所述启动电路的输出节点断开与电源的连接。

可选地，所述启动电路包括第一启动路径和第二启动路径，所述第一启动路径用于根据所述第一偏置信号提供第一启动信号，所述第二启动路径用于根据所述第一启动信号提供所述第二启动信号，

所述第一启动路径包括依次串联在电源与地之间第一电流路径和第二电流路径，所述第一电流路径和所述第二电流路径的中间节点对应第一节点，

所述第一电流路径和所述第二电流路径根据所述第一偏置信号的控制分时导通，以在所述第一节点提供第一启动信号。

可选地，所述启动电路包括第一启动路径和第二启动路径，所述第一启动路径用于根据所述第一偏置信号提供第一启动信号，所述第二启动路径用于根据所述第一启动信号提供所述第二启动信号，

所述第二启动路径包括依次串联在电源与地之间的第三电流路径和电容器，所述第三电流路径和所述电容器的中间节点对应第二节点，所述第二启动路径在所述第二节点上提供所述第二启动信号，

所述第三电流路径根据所述第一启动信号、所述第一启动信号的反相信号的控制分时导通。

可选地，所述电容器包括第六晶体管，所述第六晶体管的栅极连接所述第二节点，衬底、源极和漏极均接地。

可选地，所述基准电压生成电路包括：

电流镜电路，包括互为镜像的第五电流路径和第六电流路径，所述第六电流路径包括电流路径依次串联在电源与地之间的第八晶体管、第二三极管和第一电阻器，所述第二三极管的基极与集电极连接，发射极与所述第一电阻器连接；

第七电流路径，所述第七电流路径连接电源，并通过所述第一电阻器接地，用于根据所述第二启动信号提供第三偏置信号，其中，

所述基准电流路径包括依次串联在电源与地之间的第十二晶体管、第二电阻器、第三电阻器和第三三极管，所述第三三极管的基极与集电极连接，发射极基地，集电极连接所述第三电阻器的低电势端，所述第八晶体管和所述第十二晶体管的栅极接收所述第三偏置信号，

所述基准电流路径在所述第三电阻器的高电势端提供所述基准电压，所述第二电阻器的高电势端提供所述第一偏置信号。

可选地，所述基准电压生成电路还包括：

第十一晶体管，所述第十一晶体管的栅极连接至所述第八晶体管的栅极，源极、漏极和衬底均接电源。

可选地，所述第七电流路径包括依次串联在电源至所述第一电阻器之间的第九晶体管和第十晶体管，所述第十晶体管为工作在饱和区的NMOS管，以在所述第九晶体管与所述第十晶体管的中间的第三节点提供所述第三偏置信号，所述第十晶体管的栅极接收所述第二启动信号，

所述第十晶体管的栅极还连接至所述第五电流路径，以在所述启动电路关断后根据所述第五电流路径上的电压偏置维持导通。

可选地，所述基准电压生成电路还包括：

第四电阻器，连接在所述第三电阻器的高电势端与地之间，所述第四电阻器为可变电阻器。

可选地，所述第二电阻器为可变电阻器。

本发明提供的带隙基准电路包括启动电路和基准电压生成电路，基准电压生成电路包括基准电流路径，并在该基准电流路径上提供同步抬升的基准电压、第一偏置信号，启动电路根据该第一偏置信号提供第二启动信号，第二启动信号用于控制基准电压生成电路脱离简并点，控制基准电压生成电路的启动，且在基准电压达到稳定的预设值的情况下关断启动电路，在基准电压生生成电路完成启动后，可控制启动电路关断，降低启动电路的静态功耗，降低***静态功耗。且根据与基准电压同步抬升的第一偏置信号对启动电路的自反馈控制，可在工作中的启动异常时再启动，提高***的可靠性。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据本发明实施例的带隙基准电路的结构示意图；

图2示出了根据本发明实施例的带隙基准电路的部分信号的模拟测试时序图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

图1示出了根据本发明实施例的带隙基准电路的结构示意图。

参照图1，本发明实施例的带隙基准电路100包括启动电路110和基准电压生成电路120，启动电路110在Q1点提供启动电压至基准电压生成电路120，基准电压生成电路120在其基准电流路径21上提供同步抬升的第一偏置信号SENSE、基准电压VBG。

其中，本实施例的带隙基准电路100主要包括第一晶体管至第十二晶体管(M1至M12)、第一电阻器R1、第二电阻器R2、第三电阻器R3、第四电阻器R4、反相器A1、第一三极管T1、第二三极管T2、第三三极管T3。在本实施例中，晶体管M1、M2、M4、M7、M8、M11、M12为PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)管，其衬底可接电源电压VCC，晶体管M3、M5、M6、M10为NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)管，其衬底可接地电势GND。

启动电路110包括第一启动路径111和第二启动路径112，以及反相器A1。

第一启动路径111包括依次串联在电源与地之间的晶体管M1至M3，在本实施例中，晶体管M1、M2、M3的栅极均接收第一偏置信号SENSE，在晶体管M2与晶体管M3的中间节点(第一节点Q1)提供第一启动信号。

其中，第一节点Q1的上游电流路径对应第一电流路径，下游电流路径对应第二电流路径，在本实施例中，第一电流路径包括晶体管M1、M2，第二电流路径包括晶体管M3，但本发明对具体的晶体管的数量不作特别限定。第一电流路径和第二电流路径分时导通，控制第一节点Q1接电源电压VCC或接地，在***启动完成后(基准电压VBG达到稳定状态)，断开与电源的连接，降低静态功耗。

在带隙基准电路100未正常启动时，第一偏置信号SENSE对应地电势，为0V，对应开启晶体管M1、M2，关断晶体管M3，对应晶体管M2与晶体管M3的中间节点仅连通电源电压VCC，第一启动信号为电源电压VCC。

第二启动路径112包括依次连接在电源与地之间的晶体管M4、M5、M6，在本实施例中，晶体管M5为PMOS管，晶体管M5、M6为NMOS管，晶体管M4和晶体管M5的电流路径串联，晶体管M6的栅极与晶体管M5的输出端(在本实施例中为源极)连接，衬底、源极和漏极均接地，以将晶体管M6用作电容器，在晶体管M5和晶体管M6的中间节点Q2提供电压稳定的启动电压，晶体管M4的栅极通过反相器A1接收第一启动信号的反相信号，晶体管M5的栅极直接接收第一启动信号。

在带隙基准电路100未正常启动时，第一启动信号为电源电压VCC的高电势，对应晶体管M4、M5开启，使第二节点Q2点仅接通电源电压VCC，提供高电势的第二启动信号。

其中，第二节点Q2的上游电流路径对应第三电流路径，下游电流路径对应由晶体管M6构成的电容器，在本实施例中，第三电流路径包括晶体管M4、M5，但本发明对各电流路径上的具体的晶体管数量不作特变限定。第三电流路径根据第一启动信号控制导通和关断，控制第二节点Q2对电源电压VCC的接收，并在***完全启动后，断开第二节点Q2与电源的连接(在本实施例中，指启动电路110内与电源的连接，Q2通过基准电压生成电路120与电源的连接不计入此处所指的连接)，降低***静态功耗。

在带隙基准电路100启动完成后，第一偏置信号SENSE、基准电压VBG均抬升至高电势，对应第一偏置信号SENSE为高电势。对应第一启动路径111，晶体管M3导通，晶体管M1、M2关断，晶体管M2和晶体管M3的中间节点仅连通地电势GND，第一启动信号为地电势。对应第二启动路径112，晶体管M4、M5关断，Q2点通过晶体管M6的电容器效应保持第二启动信号为有效(维持基准电压生成电路120的启动完成状态，维持正常工作)。

即在带隙基准电路100启动完成，随着第一偏置信号SENSE抬升至高电势，第一启动路径111和第二启动路径112依次迅速关断，启动电路110关闭，基本不消耗静态功耗，整体结构简单有效。

在本实施例中，基准电压生成电路120包括电流镜电路121、第七电流路径24和基准电流路径21。

电流镜电路121包括提供第五电流的第五电流路径22和提供第六电流的第六电流路径23，第六电流路径23通过第一电阻器R1接地，第五电流和第六电流互为镜像。

其中，第五电流路径22包括晶体管M7和第一三极管T1，晶体管M7的源极接电源电压VCC，漏极连接至第一三极管T1的集电极，第一三极管T1的发射极接地。

第六电流路径23包括晶体管M8和第二三极管T2，晶体管M8的源极接电源电压VCC，漏极连接至第二三极管T2的集电极，第二三极管T2的发射极通过第一电阻器R1接地，第二三极管T2的基极与集电极连接，第二三极管T2和第一三极管T1的基极互连。

第七电流路径24连接电源至第一电阻器R1的高电势端，包括依次串联的晶体管M9和晶体管M10，其中，晶体管M10为工作在饱和区的NMOS管，晶体管M10的栅极连接至第五电流路径22，以及接收第二节点Q2提供的第二启动信号，以根据第二启动信号开启第七电流路径，在晶体管M9和晶体管M10中间的第三节点提供第三偏置信号，第三偏置信号作为基准电压生成电路120中的共源共栅结构的PMOS管的栅极偏置信号，在第七电流路径24开启后，使基准电压生成电路120脱离简并，开始工作，实现启动，并在电路启动后，根据第五电流路径22上的电压提供晶体管M10的栅极偏置驱动，维持工作状态。

其中，第七电流路径24共用第六电流路径23上的第一电阻器R1，可较少电阻器需求，降低电路的尺寸。

第七电流路径24上串联的晶体管M15工作在饱和区，可提供稳定的第三偏置信号作为晶体管M7、M8、M9、M11、M12的栅极偏置信号，可提高电路的电源抑制比，提高***稳定性。

基准电流路径21包括依次串联在电源与地之间的晶体管M12、第二电阻器R2、第三电阻器R3和第三三极管T3，第四电阻器R4连接在第二电阻器R2和第三电阻器R3的中间节点与地之间，第三三极管T3的基极与集电极连接，集电极连接第三电阻器R3的低电势端，发射极接地，基准电流路径21在第二电阻器R2和第三电阻器R3的中间节点提供基准电压VBG，在第二电阻器R2的高电势端提供第一偏置信号SENSE。

其中，通过调节第一电阻器R1和第三电阻器R3的阻值的比值即可获得零温度系数的基准电压VBG。

在一可选实施例中，第四电阻器R4为可变电阻器，通过调节第四电阻器R4的阻值可调节基准电压VBG的值，且第四电阻器R4连接在第二电阻器R2和第三电阻器R3的中间节点与地之间，在调节第四电阻器R4的阻值时，不会对基准电压VBG的零温度特性造成影响。

在一可选实施例中，第二电阻器R2为可变电阻器，通过调节第二电阻器R2的阻值，可调节第一偏置信号SENSE的规格。在一可选实施例中，第二电阻器R2和第三电阻器R3分别为滑动变阻器的滑动点两侧的两部分。

在***未正常启动时，基准电压VBG、第一偏置信号SENSE为低电平，对应控制启动电路110的第一电流路径和第三电流路径导通，第二电流路径关断，提供高电平的第二启动信号，以启动基准电压生成电路120。

在***启动后，基准电压VBG和第一偏置信号SENSE高电平，对用控制启动电路110的第一电流路径和第三电流路径关断，第二电流路径导通，启动电路110与电源之间的直接连接断开，启动电路110几乎无功耗，仅第二节点Q2使晶体管M9通过第五电流路径22接收电流，即***正常启动时，输出稳定的基准电压VBG，启动电路110功耗低。

晶体管M6的栅极与第二节点Q2连接，源极、漏极和衬底均接地，形成电容器结构，可进一步稳定第二节点Q2的电压，在***正常启动后，还可稳定晶体管M10的栅极电压，保证晶体管M10工作在饱和区。

晶体管M11的栅极连接至第三节点Q3，源极、漏极和衬底均接电源，可提高第三节点Q3提供的第三偏置信号的稳定性，提高电路稳定性。

图2示出了根据本发明实施例的带隙基准电路的部分信号的模拟测试时序图。

如图2所示，随电源电压VCC的逐步提升，基准电压VBG在B1点开始启动，至B2点，基准电压VBG稳定，B1至B2的时间135.7ns，启动至稳定的速度快，可快速提供稳定的基准电压输出。其中，从电源电压VCC开始抬升至基准电压VBG稳定的时间为416.87ns，即本实施例的带隙基准电路100从零开始的启动时间为416.87ns，中断(启动异常时)后再启动时间可小于135.7ns。

本发明的带隙基准电路包括启动电路和基准电压生成电路，基准电压生成电路包括基准电流路径，并在该基准电流路径上提供同步抬升的基准电压、第一偏置信号，启动电路根据该第一偏置信号的提供第二启动信号，第二启动信号用于控制基准电压生成电路脱离简并点，控制基准电压生成电路的启动，且在基准电压达到稳定的预设值的情况下关断启动电路，在基准电压生生成电路完成启动后，可控制启动电路关断，降低启动电路的静态功耗，降低***静态功耗。且根据与基准电压同步抬升的第一偏置信号对启动电路的自反馈控制，可在工作中的启动异常时再启动，提高***的可靠性。

进一步地，启动电路设置第一启动路径和第二启动路径，第一启动路径根据第一偏置信号提供第一启动信号，第二启动路径根据第一启动信号提供第二启动信号，启动电路双路径，电支路少，启动速度快。

进一步地，第七电流路径提供第三偏置信号，第三偏置信号作为基准电压生成电路的共源共栅结构的栅极偏置，其中，第七电流路径共用电流镜电路的中的第一电阻器，可减少***的电阻器需求，降低对电路版图面积的占用。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种带隙基准电路，其特征在于，包括：

设置在电源与地之间的启动电路和基准电压生成电路，其中，

所述基准电压生成电路包括基准电流路径，所述基准电流路径上提供基准电压、第一偏置信号，所述第一偏置信号的电压与所述基准电压同步抬升和降低，

所述启动电路用于根据所述第一偏置信号提供第二启动信号，所述第二启动信号用于控制所述基准电压生成电路脱离简并，以控制所述基准电压生成电路的启动，

且在所述基准电压达到稳定的预定值的情况下，所述启动电路的输出节点断开与电源的连接。

2.根据权利要求1所述的带隙基准电路，其特征在于，

所述启动电路包括第一启动路径和第二启动路径，所述第一启动路径用于根据所述第一偏置信号提供第一启动信号，所述第二启动路径用于根据所述第一启动信号提供所述第二启动信号，

所述第一启动路径包括依次串联在电源与地之间第一电流路径和第二电流路径，所述第一电流路径和所述第二电流路径的中间节点对应第一节点，

所述第一电流路径和所述第二电流路径根据所述第一偏置信号的控制分时导通，以在所述第一节点提供第一启动信号。

3.根据权利要求1所述的带隙基准电路，其特征在于，

所述启动电路包括第一启动路径和第二启动路径，所述第一启动路径用于根据所述第一偏置信号提供第一启动信号，所述第二启动路径用于根据所述第一启动信号提供所述第二启动信号，

所述第二启动路径包括依次串联在电源与地之间的第三电流路径和电容器，所述第三电流路径和所述电容器的中间节点对应第二节点，所述第二启动路径在所述第二节点上提供所述第二启动信号，

所述第三电流路径根据所述第一启动信号、所述第一启动信号的反相信号的控制分时导通。

4.根据权利要求3所述的带隙基准电路，其特征在于，

所述电容器包括第六晶体管，所述第六晶体管的栅极连接所述第二节点，衬底、源极和漏极均接地。

5.根据权利要求1或4所述的带隙基准电路，其特征在于，所述基准电压生成电路包括：

电流镜电路，包括互为镜像的第五电流路径和第六电流路径，所述第六电流路径包括电流路径依次串联在电源与地之间的第八晶体管、第二三极管和第一电阻器，所述第二三极管的基极与集电极连接，发射极与所述第一电阻器连接；

第七电流路径，所述第七电流路径连接电源，并通过所述第一电阻器接地，用于根据所述第二启动信号提供第三偏置信号，其中，

所述基准电流路径包括依次串联在电源与地之间的第十二晶体管、第二电阻器、第三电阻器和第三三极管，所述第三三极管的基极与集电极连接，发射极基地，集电极连接所述第三电阻器的低电势端，所述第八晶体管和所述第十二晶体管的栅极接收所述第三偏置信号，

所述基准电流路径在所述第三电阻器的高电势端提供所述基准电压，所述第二电阻器的高电势端提供所述第一偏置信号。

6.根据权利要求5所述的带隙基准电路，其特征在于，所述基准电压生成电路还包括：

第十一晶体管，所述第十一晶体管的栅极连接至所述第八晶体管的栅极，源极、漏极和衬底均接电源。

7.根据权利要求5所述的带隙基准电路，其特征在于，

所述第七电流路径包括依次串联在电源至所述第一电阻器之间的第九晶体管和第十晶体管，所述第十晶体管为工作在饱和区的NMOS管，以在所述第九晶体管与所述第十晶体管的中间的第三节点提供所述第三偏置信号，所述第十晶体管的栅极接收所述第二启动信号，

所述第十晶体管的栅极还连接至所述第五电流路径，以在所述启动电路关断后根据所述第五电流路径上的电压偏置维持导通。

8.根据权利要求5所述的带隙基准电路，其特征在于，所述基准电压生成电路还包括：

第四电阻器，连接在所述第三电阻器的高电势端与地之间，所述第四电阻器为可变电阻器。

9.根据权利要求5所述的带隙基准电路，其特征在于，

所述第二电阻器为可变电阻器。

Images