CN1901344A - 脉宽调制器的电压基准电路 - Google Patents

Abstract

本发明公开了一种脉宽调制器的电压基准电路，包括软启动电路、带隙基准电路和小电流充电电路，软启动电路给带隙基准电路提供合适的偏置，并使其顺利启动；带隙基准电路的基准信号VREF0输出端与小电流充电电路连接；小电流充电电路用得到的小电流对较大电容充电，使整个基准电路的输出信号VREF缓慢上升。本发明可以在很大程度上减小甚至完全消除DC/DC脉宽调制器***上电时输出电压的超调量，并且可以使基准电压的电源抑制比(PSRR)性能大大提高。

Description

脉宽调制器的电压基准电路

一、技术领域

DC/DC脉宽调制器属于电源管理芯片中的一类，本发明涉及一种适用于此脉宽调制器的电压基准电路。

二、背景技术

DC/DC脉宽调制器在电源管理芯片中占有很大的比重，并且在便携式产品特别是消费电子领域得到了广泛的应用。

图1给出了一种常用的脉宽调制器(PWM)的基本电路结构，由误差放大器，启动电路和基准电路，相位补偿，脉宽调制控制器，比较器，斜坡产生器和振荡器，缓冲驱动这几个模块构成，其中的基准电压模块是普通的带隙基准电路。

图2是基于脉宽调制原理的升压型DC/DC转换器的架构图，其中的芯片部分就是图1所示内容。

下面我们以升压型DC/DC脉宽调制器为例介绍一下***输出电压产生过冲的原因。

当***开始工作时，基准电压瞬间启动或者延迟一段时间启动，即在很短的时间内，基准电压就达到1.2V左右。由于此时电路刚开始工作，VOUT电压还远未达到正常电压值Vo，误差放大器的输入电压V+、V-分别为

V₊＝β*(V_IN-V_L-V_D)

V-＝VREF＝β*V_O＝β*V_IN/1-D

$\mathrm{\&beta;}=\frac{\mathrm{Rb}}{\mathrm{Ra}+\mathrm{Rb}}<1,$ V_IN是输入电压，V_L和V_D分别是电感和二极管的压降，D＜1，是脉宽调制器输出方波信号EXT的占空比。

由上面的式子可以看出，当***刚开始工作时，输入到误差放大器的电压差很大，使误差放大器输出为最低值，这样比较器的输出为高，经过缓冲驱动后输出端(EXT)输出高电平。

在V+、V-相差较大的一段时间内，EXT输出是高电平，控制图2中的功率管保持开启状态，这样电源V_IN向电感充电，使VOUT电压迅速上升，并且由于电感储存的能量未及时放出，使VOUT超过正常输出电压V₀，由此产生了过冲现象。

以上是现有脉宽调制器***刚刚启动时产生过冲现象的原因，最根本的是带隙电压的启动和输出电压Vo的建立存在着一个时间差。

三、发明内容

为解决上述的技术问题，本发明提供了一种面向DC/DC脉宽调制器的电压基准电路，该电压基准电路通过使带隙基准的输出电压缓慢上升来消除或减小DC/DC脉宽调制器启动时的超调量，并且带隙基准电路的电源抑制比(PSRR)性能大幅度提高。

首先要有一个普通的带隙基准电路(2)和软启动电路(1)，如图3所示。此带隙基准输出1.2V左右的基准电压VREF0。

图4是我们初步设想的一种通过大电阻限制电流向大电容充电的模式，VREF0是基准电路输出的带隙基准，VREF是最终输出到误差放大器的V-信号，这两个信号之差与电阻的比值决定了电容的充电电流的大小。

但是若要得到合适的充电时间(如1ms)，我们需要一个几兆的电阻和上百pF的电容，巨大的电阻和电容(特别是电容)会浪费芯片很大的面积，不利于片上集成。

图5是本发明采用的电路解决方案。PMOS管栅极接地，源端和衬底端连接由带隙基准电路产生的基准信号VREF0，漏端连接一个电容C，电容的另一端接地。整个电路的输出信号VREF由PMOS的漏端引出。基准电压VREF0在1.2V左右，恰好大于但又比较接近普通工艺下PMOS管的阈值电压，并且令此PMOS管的宽长比远小于1，这样可以将其看成一个大电阻，其集成面积会远远小于相同阻值的电阻。即使在电容不是很大的情况下，也可以调节PMOS管的宽长比，使充电电流减小，延长VREF的上升时间到毫秒量级。

本发明使用一个可以缓慢启动的带隙电压模块，输出的带隙基准缓慢上升，并且可与VOUT电压同步上升，这样就不会存在V+、V-相差较大的现象，这样图1中误差放大器和比较器工作在非极端状态，缓冲驱动输出方波信号，从而控制功率管的开关使电路的输出电压缓慢上升，直到到达正常输出电压Vo，在启动时不会产生或者仅有非常小的过冲现象。

此外，以图5所示的电路结构输出，相当于在电源电压VDD和输出带隙电压VREF之间又多加了一个极点，这样可以在很大程度上提高基准电路的电源抑制比(PSRR)。

四、附图说明

图1是一种常用的脉宽调制器(PWM)的基本电路结构。

图2是基于脉宽调制器的升压型DC/DC转换器的架构图。

图3是本发明的结构示意图。

图4是一种通过大电阻限流向大电容充电电路。

图5是本发明中通过PMOS管限流向电容充电使VREF缓慢上升到VREF0的电路。

图6是采用小电流充电电路和未采用此电路得到的基准电压瞬态启动图。

图7是采用小电流充电电路和未采用此电路得到的***启动瞬态仿真图。

图8是采用小电流充电电路和未采用此电路得到的基准电压的电源抑制比仿真图。

五、具体实施方式

为了对本发明电路的结构和原理有更进一步的了解，下面结合附图进行详细介绍。

图3是本发明的带隙基准电路的一个实例。它包括软启动电路1、带隙基准电路2和小电流充电电路3，

带隙基准电路2是通过温度补偿原理得到的普通带隙，采用共源共栅电流镜结构可以提高电源抑制比(PSRR)。

软启动电路1是简单的常用的启动电路，由一个反相器和一个NMOS管构成。

小电流充电电路3是得到缓慢启动基准电压的核心电路。PMOS管P13的宽长比很小，电容C2较大，充电时间相对较长，其过程如下：

a：当VREF0刚刚建立起来时，VREF电压较小，当VREF≤V_THP时，PMOS管处于饱和区，此时充电电流为

$I=\frac{1}{2}{\mathrm{\&mu;}}_P{C}_{\mathrm{OX}}\frac{W}{L}{(\mathrm{VREF}0-V_{\mathrm{THP}})}^2$

由上式可见，电流基本保持不变，VREF线性上升。

b：当VREF≥V_THP时，PMOS管P13处于线性区，此时充电电流开始减小，VREF电压上升速度降低。

c：当VREF≥2V_THP-VREF0时，PMOS管处于深线性区，充电电流为

$I={\mathrm{\&mu;}}_P{C}_{\mathrm{OX}}\frac{W}{L}(\mathrm{VREF}0-V_{\mathrm{THP}})(\mathrm{VREF}0-\mathrm{VREF})$

电流随着VREF的升高迅速减小，VREF缓慢上升直到VREF＝VREF0。

对于普通工艺，PMOS的阈值电压大都在0.8——1.0V之间，所以充电时间也就会因为工艺不同而有较大差异，一般在几百微秒到几毫秒之间。适当调节PMOS管的宽长比 和电容的大小，会得到恰当的充电时间。

图6是采用小电流充电电路电压基准的VREF和未采用小电流充电电路的VREF0的启动图，可见，VREF的启动有很明显的约1ms的斜坡延迟。

此电路应用到DC/DC脉宽调制器可以在很大程度上减小甚至完全消除***上电时输出电压的超调量，并且可以使基准电压的电源抑制比(PSRR)在中、高频段大大提高。

图7、图8分别是采用小电流充电电路3和未采用此电路得到的***启动瞬态仿真图和基准电压的电源抑制比。图7中VOUT1是未使用本发明电路的***输出波形，VOUT2是采用本发明电路的***输出波形，由图可见基准延迟启动约1ms，VOUT2信号就完全没有过冲现象。从图8可以看出VRFE信号得到的电源抑制性能在中、高频段要远远高出VREF0信号。

Claims (3)

1、一种脉宽调制器的电压基准电路，其特征在于：它包括软启动电路(1)、带隙基准电路(2)和小电流充电电路(3)，所述软启动电路(1)给带隙基准电路(2)提供合适的偏置，并使其顺利启动；带隙基准电路(2)的基准信号VREF0输出端与小电流充电电路(3)连接；小电流充电电路(3)用得到的小电流对较大电容充电，使整个基准电路的输出信号VREF缓慢上升。此电路能在很大程度上减小甚至完全消除DC/DC脉宽调制器上电时输出电压的超调量，并且可以使基准电压的PSRR在中、高频段大大提高。

2、根据权利要求1所述的脉宽调制器的电压基准电路，其特征在于：所述小电流充电电路(3)包括一个PMOS管和一个电容；所述PMOS管P13栅极接地，源端和衬底端与带隙基准电路(2)的基准信号VREF0输出端连接，漏端连接一个电容C2，电容C2的另一端接地，整个基准电路的输出信号VREF由P13的漏端引出。

3、根据权利要求2所述的脉宽调制器的电压基准电路，其特征在于：所述PMOS管P13的宽长比很小，电容C2较大，充电时间较长，其过程如下：

a：当VREF0刚刚建立起来时，VREF电压较小，当VREF≤V_THP时，PMOS管处于饱和区，此时充电电流为

$I=\frac{1}{2}{\mathrm{\&mu;}}_P{C}_{\mathrm{OX}}\frac{W}{L}{(\mathrm{VREF}0-V_{\mathrm{THP}})}^2$

式中，V_THP是PMOS管的阈值电压，μ_P是空穴的迁移率，C_OX是单位面积的栅氧化层电容， 是PMOS管的宽长比。此阶段电流基本保持不变，VREF线性上升；

b：当VREF≥V_THP时，PMOS管P13处于线性区，此时充电电流开始减小，VREF电压上升速度降低；

c：当VREF＜＜2V_THP-VREF0时，PMOS管处于深线性区，充电电流为

$I={\mathrm{\&mu;}}_P{C}_{\mathrm{OX}}\frac{W}{L}(\mathrm{VREF}0-V_{\mathrm{THP}})(\mathrm{VREF}0-\mathrm{VREF})$

电流随着VREF的升高迅速减小，VREF缓慢上升直到VREF＝VREF0。

Images