JP2001077354A - 縦型絶縁ゲート半導体装置 - Google Patents
縦型絶縁ゲート半導体装置Info
- Publication number
- JP2001077354A JP2001077354A JP24561799A JP24561799A JP2001077354A JP 2001077354 A JP2001077354 A JP 2001077354A JP 24561799 A JP24561799 A JP 24561799A JP 24561799 A JP24561799 A JP 24561799A JP 2001077354 A JP2001077354 A JP 2001077354A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- semiconductor substrate
- well diffusion
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000009792 diffusion process Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 230000005684 electric field Effects 0.000 claims abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 縦型MOSトランジスタにおいて、オン抵抗を
増大させることなく高耐圧特性を向上させることを目的
とする。 【構成】 半導体基板の表面にソース電極、裏面にドレ
イン電極を有する縦型MOSトランジスタのゲート電極下
部において、ドレイン領域となる半導体基板に、Pウエ
ル拡散層と離間する、電界を緩和させるためのP型不純
物層を形成する。
増大させることなく高耐圧特性を向上させることを目的
とする。 【構成】 半導体基板の表面にソース電極、裏面にドレ
イン電極を有する縦型MOSトランジスタのゲート電極下
部において、ドレイン領域となる半導体基板に、Pウエ
ル拡散層と離間する、電界を緩和させるためのP型不純
物層を形成する。
Description
【0001】
【産業上の利用分野】本発明はモーター制御回路、あるい
は電源回路などに使用されるパワー MOSトランジスタの
構造とその製造方法に関するものである。
は電源回路などに使用されるパワー MOSトランジスタの
構造とその製造方法に関するものである。
【0002】
【従来の技術】従来、パワー MOSトランジスタにおいて
種々の構造が提案されているが、概ね電流を半導体基板
の縦方向に流すことを特徴とする縦型MOSトランジスタ
であるVDMOS (Vertical Diffusion MOS)トランジ
スタ構造が基本となっている。それは、基板全体をドレ
イン構造としているため低抵抗となり、大電流を流せる
ことと、更に、高耐圧化、低熱抵抗化し易いということ
によるためである。
種々の構造が提案されているが、概ね電流を半導体基板
の縦方向に流すことを特徴とする縦型MOSトランジスタ
であるVDMOS (Vertical Diffusion MOS)トランジ
スタ構造が基本となっている。それは、基板全体をドレ
イン構造としているため低抵抗となり、大電流を流せる
ことと、更に、高耐圧化、低熱抵抗化し易いということ
によるためである。
【0003】図1は従来におけるVDMOSトランジス
タの断面図であり、Nチャンネル型を示す。VDMOS
トランジスタのドレイン領域はN型半導体基板1により
構成され、ソース領域はN+拡散層6と、そしてPウエル
層2及び電圧を印加するためのP+拡散層7で構成され
る。動作は、ゲート電極5に所望の電圧を印加すると、
ドレインとなるN型半導体基板1よりソースであるN+拡
散層6にゲート電極5下部の半導体表面を電流が流れ
る。この時の電流量は通常のMOSトランジスタと同様、
ゲート電圧、ドレイン電圧により制御される。
タの断面図であり、Nチャンネル型を示す。VDMOS
トランジスタのドレイン領域はN型半導体基板1により
構成され、ソース領域はN+拡散層6と、そしてPウエル
層2及び電圧を印加するためのP+拡散層7で構成され
る。動作は、ゲート電極5に所望の電圧を印加すると、
ドレインとなるN型半導体基板1よりソースであるN+拡
散層6にゲート電極5下部の半導体表面を電流が流れ
る。この時の電流量は通常のMOSトランジスタと同様、
ゲート電圧、ドレイン電圧により制御される。
【0004】
【発明が解決しようとする課題】近年VDMOSトラン
ジスタの応用分野が拡がり、より高性能化したものが望
まれている。そのためには、パワー MOSトランジスタの
最重要特性であるオン抵抗の低減化が必要である。VD
MOSトランジスタのオン抵抗は、MOSトランジスタのチ
ャンネル抵抗とN型半導体基板の抵抗(縦方向)のシリー
ズから成るが、チャンネル抵抗はゲート長を短くするほ
ど小さくすることが可能である。よって、オン抵抗の低
減化にはゲート長を短く、そして基板抵抗を下げること
で達成されるはずである。
ジスタの応用分野が拡がり、より高性能化したものが望
まれている。そのためには、パワー MOSトランジスタの
最重要特性であるオン抵抗の低減化が必要である。VD
MOSトランジスタのオン抵抗は、MOSトランジスタのチ
ャンネル抵抗とN型半導体基板の抵抗(縦方向)のシリー
ズから成るが、チャンネル抵抗はゲート長を短くするほ
ど小さくすることが可能である。よって、オン抵抗の低
減化にはゲート長を短く、そして基板抵抗を下げること
で達成されるはずである。
【0005】しかし、図1から明らかなように、VDM
OSトランジスタのゲート長はN型半導体基板1上に形成
したPウエル拡散層2の接合深さにより決定されている。
そして、VDMOSトランジスタのソース側のゲート端
よりPウエル拡散層2を形成するため、チャンネル領域
はPウエル拡散層2の横方向拡がり長により決定され
る。従って、ゲート長を短くするためにはPウエル拡散
層2を浅く形成することが必要となる。
OSトランジスタのゲート長はN型半導体基板1上に形成
したPウエル拡散層2の接合深さにより決定されている。
そして、VDMOSトランジスタのソース側のゲート端
よりPウエル拡散層2を形成するため、チャンネル領域
はPウエル拡散層2の横方向拡がり長により決定され
る。従って、ゲート長を短くするためにはPウエル拡散
層2を浅く形成することが必要となる。
【0006】一方、VDMOSトランジスタの特性の1
つとして、高耐圧性がある。用途によっては1000V程度
の耐圧が要求されるが、通常でも数100V程度の高耐圧性
が必要である。高耐圧化のためPウエル拡散層2を深く
形成し、耐圧が決定されるPウエル拡散層2の形状を極
力滑らかにすることで曲率を小さくし、Pウエル拡散層
2での電界集中を回避している。また、基板抵抗も空乏
層の見地からすると高耐圧化のためには100Ω.cm程度の
高抵抗基板を選定する必要がある。以上より、高耐圧特
性を保持するには、Pウエル拡散層2は深くかつ、N型半
導体基板の抵抗は高くする必要があるが、これはオン抵
抗の減少とは相反してしまうといった問題があった。
つとして、高耐圧性がある。用途によっては1000V程度
の耐圧が要求されるが、通常でも数100V程度の高耐圧性
が必要である。高耐圧化のためPウエル拡散層2を深く
形成し、耐圧が決定されるPウエル拡散層2の形状を極
力滑らかにすることで曲率を小さくし、Pウエル拡散層
2での電界集中を回避している。また、基板抵抗も空乏
層の見地からすると高耐圧化のためには100Ω.cm程度の
高抵抗基板を選定する必要がある。以上より、高耐圧特
性を保持するには、Pウエル拡散層2は深くかつ、N型半
導体基板の抵抗は高くする必要があるが、これはオン抵
抗の減少とは相反してしまうといった問題があった。
【0007】
【課題を解決するための手段】以上のオン抵抗の低減化
の困難さの問題を解決するために、本発明においては、
従来のVDMOSトランジスタにおけるN型半導体基板
とPウエル拡散層の角部の間に電界を緩和させるためのP
型不純物領域を形成したものである。
の困難さの問題を解決するために、本発明においては、
従来のVDMOSトランジスタにおけるN型半導体基板
とPウエル拡散層の角部の間に電界を緩和させるためのP
型不純物領域を形成したものである。
【0008】
【作用】本発明においては、Pウエル拡散層の角部近傍
に設けたP型不純物拡散層(電界緩和層)によりドレイン
とPウエル拡散層間の電界が弱まるため、トランジスタ
の高耐圧化が可能となる。よって、Pウエル拡散層の深
さを浅くすることができるためVDMOSトランジスタ
のゲート長を短くできる。また、Pウエル拡散層の浅接
合化により、 半導体基板の厚さを決めるパラメータで
あるPウエル拡散層深さ、及びPウエル層からの空乏層拡
がりも小さくなるため、基板の厚さもより薄くすること
ができる。従って、高耐圧特性を維持したままオン抵抗
を減少させることができる。
に設けたP型不純物拡散層(電界緩和層)によりドレイン
とPウエル拡散層間の電界が弱まるため、トランジスタ
の高耐圧化が可能となる。よって、Pウエル拡散層の深
さを浅くすることができるためVDMOSトランジスタ
のゲート長を短くできる。また、Pウエル拡散層の浅接
合化により、 半導体基板の厚さを決めるパラメータで
あるPウエル拡散層深さ、及びPウエル層からの空乏層拡
がりも小さくなるため、基板の厚さもより薄くすること
ができる。従って、高耐圧特性を維持したままオン抵抗
を減少させることができる。
【0009】
【発明の実施の形態】図2は本発明におけるNチャンネ
ル型VDMOSトランジスタの構造(単位セル)を説明す
るための断面図である。10〜100Ω.cm程度のN型半導体
基板101上に1対のPウエル拡散層102を形成され
ている。濃度1E16cm-3,深さ2um程度である。この構
造がVDMOSトランジスタの単位セルとなる。N型半
導体基板101はドレイン領域となる。図2に示めされ
たようにPウエル拡散層の角部近傍、すなわち一対のPウ
エル拡散層102に挟まれたN型半導体基板101に電
界緩和層となるP型不純物層103を形成する。
ル型VDMOSトランジスタの構造(単位セル)を説明す
るための断面図である。10〜100Ω.cm程度のN型半導体
基板101上に1対のPウエル拡散層102を形成され
ている。濃度1E16cm-3,深さ2um程度である。この構
造がVDMOSトランジスタの単位セルとなる。N型半
導体基板101はドレイン領域となる。図2に示めされ
たようにPウエル拡散層の角部近傍、すなわち一対のPウ
エル拡散層102に挟まれたN型半導体基板101に電
界緩和層となるP型不純物層103を形成する。
【0010】P型不純物層103はPウエル拡散層102
には接触せず数umの離間して形成される。その濃度はP
ウエル拡散層102とN型半導体基板(ドレイン)101
間との電界を緩和するように、通常1E16〜18cm-3程度の
範囲で最適化される。さらにその深さはPウエル拡散層
102深さを考慮して最適に設定する。
には接触せず数umの離間して形成される。その濃度はP
ウエル拡散層102とN型半導体基板(ドレイン)101
間との電界を緩和するように、通常1E16〜18cm-3程度の
範囲で最適化される。さらにその深さはPウエル拡散層
102深さを考慮して最適に設定する。
【0011】103は素子間を分離するための1um程度
のフィールト゛酸化膜であり、膜厚は使用電圧に応じて設定
される。そして、Pウエル拡散層102の拡がり領域に
相当する部分で、かつ、半導体基板表面にゲート酸化膜
105およびゲート電極106が配置されている。さら
に、107はPウエル拡散層102表面に形成したソー
ス領域となるN+拡散層である。また108はPウエル拡
散層の電極をとるためのP+拡散層である。
のフィールト゛酸化膜であり、膜厚は使用電圧に応じて設定
される。そして、Pウエル拡散層102の拡がり領域に
相当する部分で、かつ、半導体基板表面にゲート酸化膜
105およびゲート電極106が配置されている。さら
に、107はPウエル拡散層102表面に形成したソー
ス領域となるN+拡散層である。また108はPウエル拡
散層の電極をとるためのP+拡散層である。
【0012】次に本発明におけるVDMOSトランジス
タの製造方法を図3乃至図5に基づいて説明する。 図
3において、先ずN型半導体基板101を用意する。あ
るいは高濃度不純物半導体上に低濃度不純物半導体が形
成されたN on N+型半導体基板でも可能であり、N層は
エピタキシャル法により形成してもよい。 N型半導体基
板101に電界緩和層となるP型不純物層103を形成
する。通常のホトリグラフィー、エッチング技術を用い
てパターニング゛した後、ボロンをイオン注入法で導入
して形成する。濃度は1E17cm-3、深さは約1um程度で
ある。その後、10〜100Ω.cmの抵抗で、厚さが10〜100u
m程度のエピタキシャル層をCVD法によりN型半導体基板
101上全面に形成する。抵抗、エピタキシャル膜厚等
は、Pウエル拡散層の深さと要求される耐圧値等により
最適化される。
タの製造方法を図3乃至図5に基づいて説明する。 図
3において、先ずN型半導体基板101を用意する。あ
るいは高濃度不純物半導体上に低濃度不純物半導体が形
成されたN on N+型半導体基板でも可能であり、N層は
エピタキシャル法により形成してもよい。 N型半導体基
板101に電界緩和層となるP型不純物層103を形成
する。通常のホトリグラフィー、エッチング技術を用い
てパターニング゛した後、ボロンをイオン注入法で導入
して形成する。濃度は1E17cm-3、深さは約1um程度で
ある。その後、10〜100Ω.cmの抵抗で、厚さが10〜100u
m程度のエピタキシャル層をCVD法によりN型半導体基板
101上全面に形成する。抵抗、エピタキシャル膜厚等
は、Pウエル拡散層の深さと要求される耐圧値等により
最適化される。
【0013】また、エピタキシャル層形成後高エネルギ
ーイオン注入法によりボロンを直接導入する方法もあ
る。この場合は拡散工程が無い分工程が簡素化できる。
そして、この方法を使用する場合は必ずしもエピタキシ
ャル層は必要なく、通常のN型シリコン基板のみでも本
構造を達成可能である。次に、図4に示すようにフィー
ルド゛領域に寄生チャンネル防止と低ゲート容量化のた
めの厚いシリコン酸化膜であるフィールド酸化膜104
を熱酸化法で形成し、そして、ゲート酸化膜105を10
0〜1000程度の厚さで形成し、さらにゲート電極106
となる低抵抗化したポリシリコン膜をCVD法で2000〜500
0程度の厚さで形成する。ゲート構造としてはポリシリ
コン膜と高融点金属膜(W,Ti等)を積層したポリサイド膜
でもよい。
ーイオン注入法によりボロンを直接導入する方法もあ
る。この場合は拡散工程が無い分工程が簡素化できる。
そして、この方法を使用する場合は必ずしもエピタキシ
ャル層は必要なく、通常のN型シリコン基板のみでも本
構造を達成可能である。次に、図4に示すようにフィー
ルド゛領域に寄生チャンネル防止と低ゲート容量化のた
めの厚いシリコン酸化膜であるフィールド酸化膜104
を熱酸化法で形成し、そして、ゲート酸化膜105を10
0〜1000程度の厚さで形成し、さらにゲート電極106
となる低抵抗化したポリシリコン膜をCVD法で2000〜500
0程度の厚さで形成する。ゲート構造としてはポリシリ
コン膜と高融点金属膜(W,Ti等)を積層したポリサイド膜
でもよい。
【0014】次に図5に示すようにゲートパターンをマ
スクにボロンをイオン注入法等により、Pウエル拡散層
102をN型半導体基板101に形成する。ドーズ量は1
E13cm-2程度で、さらに熱拡散で基板内に所望の深さ拡
散する。この時、Pウエル層102はゲート端を起点に
横方向にも拡がるが、この拡がり幅とゲート長がほぼ一
致するように拡散条件を設定することが好ましい。その
後、ソース領域106をリンまたは砒素をイオン注入法
を用いて、濃度1E20cm-3,深さ0.5um 程度に形成
する。さらに、Pウエル拡散層102内にその電極となるP
+拡散層108を濃度1E20cm-3,深さ0.5um 程度
に形成する。
スクにボロンをイオン注入法等により、Pウエル拡散層
102をN型半導体基板101に形成する。ドーズ量は1
E13cm-2程度で、さらに熱拡散で基板内に所望の深さ拡
散する。この時、Pウエル層102はゲート端を起点に
横方向にも拡がるが、この拡がり幅とゲート長がほぼ一
致するように拡散条件を設定することが好ましい。その
後、ソース領域106をリンまたは砒素をイオン注入法
を用いて、濃度1E20cm-3,深さ0.5um 程度に形成
する。さらに、Pウエル拡散層102内にその電極となるP
+拡散層108を濃度1E20cm-3,深さ0.5um 程度
に形成する。
【0015】
【発明の効果】以上、説明したように、本発明のVDM
OSトランジスタは以下の利点を有する。P型不純物拡
散層をPウエル拡散層とN型半導体基板間に設置し、電界
緩和構造として作用させているため、ドレインからの高
電界を緩和でき、使用可能な電圧制限を拡げられる。ま
た、この電界緩和効果によりPウエル拡散層深さを浅く
できるため、MOSのチャンネル層幅の短チャンネル化、
ならびに基板厚さの低減、を同時に図れる。よってVD
MOSトランジスタの重要特性であるオン抵抗を低減化
でき、素子の高性能化を達成できる。
OSトランジスタは以下の利点を有する。P型不純物拡
散層をPウエル拡散層とN型半導体基板間に設置し、電界
緩和構造として作用させているため、ドレインからの高
電界を緩和でき、使用可能な電圧制限を拡げられる。ま
た、この電界緩和効果によりPウエル拡散層深さを浅く
できるため、MOSのチャンネル層幅の短チャンネル化、
ならびに基板厚さの低減、を同時に図れる。よってVD
MOSトランジスタの重要特性であるオン抵抗を低減化
でき、素子の高性能化を達成できる。
【図1】従来技術におけるVDMOSトランジスタの断
面図である。
面図である。
【図2】本発明におけるVDMOSトランジスタの断面
図である。
図である。
【図3】本発明におけるVDMOSトランジスタの製造
方法を示す工程図である。
方法を示す工程図である。
【図4】本発明におけるVDMOSトランジスタの製造
方法を示す工程図である。
方法を示す工程図である。
【図5】本発明におけるVDMOSトランジスタの製造
方法を示す工程図である。
方法を示す工程図である。
1 101 N型半導体基板 2 103 Pウエル拡散層 3 104 フィールド酸化膜 4 105 ゲート酸化膜 5 106 ゲート電極 6 107 N+拡散層 7 108 P+拡散層 8 109 Pウエル拡散層周辺の空乏層 102 P型不純物層(電界緩和層)
Claims (2)
- 【請求項1】 裏面を第1導電型のドレイン領域を有す
る第1導電型の半導体基板と、該半導体基板の表面に形
成される第1導電型の一対のソース領域と、該ソース領
域を囲む第2導電型の第1の不純物拡散層領域と、該一
対のソース領域間の該半導体基板の表面に形成されるゲ
ート電極を有する縦型絶縁ゲート半導体装置において、 前記ゲート電極の下部にあって、前記第1の不純物拡散
層領域と離間する第2導電型の不純物拡散層領域が形成
されていることを特徴とする縦型絶縁ゲート半導体装
置。 - 【請求項2】 前記第2導電型の不純物拡散層領域は電
界緩和層であることを特徴とする請求項1記載の縦型絶
縁ゲート半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24561799A JP2001077354A (ja) | 1999-08-31 | 1999-08-31 | 縦型絶縁ゲート半導体装置 |
US09/433,869 US6198129B1 (en) | 1999-08-31 | 1999-11-04 | Vertical type insulated gate transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24561799A JP2001077354A (ja) | 1999-08-31 | 1999-08-31 | 縦型絶縁ゲート半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001077354A true JP2001077354A (ja) | 2001-03-23 |
Family
ID=17136369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24561799A Withdrawn JP2001077354A (ja) | 1999-08-31 | 1999-08-31 | 縦型絶縁ゲート半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6198129B1 (ja) |
JP (1) | JP2001077354A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100481850B1 (ko) * | 2002-05-22 | 2005-04-13 | 삼성전자주식회사 | 수직형 디모스 소자 및 그 제조방법 |
JP2006019553A (ja) * | 2004-07-02 | 2006-01-19 | Matsushita Electric Ind Co Ltd | 縦型半導体装置 |
JP2006062900A (ja) * | 2004-08-25 | 2006-03-09 | Matsushita Electric Works Ltd | カーボンナノチューブの製造方法 |
JP2011204711A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2011258635A (ja) * | 2010-06-07 | 2011-12-22 | Mitsubishi Electric Corp | 半導体装置 |
US8721933B2 (en) | 2007-03-16 | 2014-05-13 | Dexerials Corporation | Optical sheet manufacture method and optical sheet |
JP2016058530A (ja) * | 2014-09-09 | 2016-04-21 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100558041B1 (ko) * | 2003-08-19 | 2006-03-07 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
DE10351932A1 (de) * | 2003-11-07 | 2005-06-16 | Infineon Technologies Ag | MOS-Feldeffekttransistor mit kleiner Miller-Kapazität |
CN101807603B (zh) * | 2010-03-26 | 2012-02-08 | 上海宏力半导体制造有限公司 | Vdmos晶体管测试结构 |
CN102544104A (zh) * | 2012-01-12 | 2012-07-04 | 清华大学 | 一种耐高压的隧穿晶体管及其制备方法 |
US9530844B2 (en) * | 2012-12-28 | 2016-12-27 | Cree, Inc. | Transistor structures having reduced electrical field at the gate oxide and methods for making same |
US10115815B2 (en) | 2012-12-28 | 2018-10-30 | Cree, Inc. | Transistor structures having a deep recessed P+ junction and methods for making same |
US10062749B2 (en) * | 2013-06-18 | 2018-08-28 | Monolith Semiconductor Inc. | High voltage semiconductor devices and methods of making the devices |
GB2530284A (en) * | 2014-09-17 | 2016-03-23 | Anvil Semiconductors Ltd | High voltage semiconductor devices |
CN104600121A (zh) * | 2015-01-15 | 2015-05-06 | 东南大学 | 一种高可靠性p型碳化硅纵向金属氧化物半导体管 |
CN104600120B (zh) * | 2015-01-15 | 2017-11-14 | 东南大学 | 一种p型射频横向双扩散金属氧化物半导体器件 |
CN104617144A (zh) * | 2015-01-15 | 2015-05-13 | 东南大学 | 一种高可靠性n型碳化硅纵向金属氧化物半导体管 |
US10615274B2 (en) | 2017-12-21 | 2020-04-07 | Cree, Inc. | Vertical semiconductor device with improved ruggedness |
US11489069B2 (en) | 2017-12-21 | 2022-11-01 | Wolfspeed, Inc. | Vertical semiconductor device with improved ruggedness |
CN110299402A (zh) * | 2019-07-25 | 2019-10-01 | 无锡昌德微电子股份有限公司 | 一种vdmos及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS605568A (ja) | 1983-06-23 | 1985-01-12 | Sanken Electric Co Ltd | 縦型絶縁ゲ−ト電界効果トランジスタ |
JPS63150970A (ja) | 1986-12-15 | 1988-06-23 | Fuji Electric Co Ltd | 導電変調型絶縁ゲ−トトランジスタ |
US4794432A (en) * | 1987-01-27 | 1988-12-27 | General Electric Company | Mosfet structure with substrate coupled source |
DE4041050C2 (de) * | 1989-12-25 | 1999-01-14 | Fuji Electric Co Ltd | Integrierter Schaltkreis und Verfahren zur Bildung eines Halbleiterbauelements |
JP3156300B2 (ja) | 1991-10-07 | 2001-04-16 | 株式会社デンソー | 縦型半導体装置 |
JPH0778982A (ja) | 1993-09-07 | 1995-03-20 | Nec Corp | 縦型mosfetおよびその製造方法 |
US5712501A (en) * | 1995-10-10 | 1998-01-27 | Motorola, Inc. | Graded-channel semiconductor device |
US5939752A (en) * | 1995-12-12 | 1999-08-17 | Siliconix Incorporated | Low voltage MOSFET with low on-resistance and high breakdown voltage |
US6072216A (en) * | 1998-05-01 | 2000-06-06 | Siliconix Incorporated | Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance |
-
1999
- 1999-08-31 JP JP24561799A patent/JP2001077354A/ja not_active Withdrawn
- 1999-11-04 US US09/433,869 patent/US6198129B1/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100481850B1 (ko) * | 2002-05-22 | 2005-04-13 | 삼성전자주식회사 | 수직형 디모스 소자 및 그 제조방법 |
JP2006019553A (ja) * | 2004-07-02 | 2006-01-19 | Matsushita Electric Ind Co Ltd | 縦型半導体装置 |
JP2006062900A (ja) * | 2004-08-25 | 2006-03-09 | Matsushita Electric Works Ltd | カーボンナノチューブの製造方法 |
JP4556557B2 (ja) * | 2004-08-25 | 2010-10-06 | パナソニック電工株式会社 | カーボンナノチューブの製造方法 |
US8721933B2 (en) | 2007-03-16 | 2014-05-13 | Dexerials Corporation | Optical sheet manufacture method and optical sheet |
JP2011204711A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2011258635A (ja) * | 2010-06-07 | 2011-12-22 | Mitsubishi Electric Corp | 半導体装置 |
JP2016058530A (ja) * | 2014-09-09 | 2016-04-21 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6198129B1 (en) | 2001-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100867574B1 (ko) | 고전압 디바이스 및 그 제조방법 | |
JP4123636B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP4450241B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2001077354A (ja) | 縦型絶縁ゲート半導体装置 | |
JP3185656B2 (ja) | 横型電界効果トランジスタおよびその製造方法 | |
KR20010023861A (ko) | 반도체 전력 장치의 제조 방법 | |
JPH09219512A (ja) | Mos電界効果トランジスタ及びその製造方法 | |
KR20030070264A (ko) | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 | |
US7732862B2 (en) | Power semiconductor device having improved performance and method | |
US7986004B2 (en) | Semiconductor device and method of manufacture thereof | |
TWI229941B (en) | High voltage metal-oxide semiconductor device | |
JP4063353B2 (ja) | トレンチゲート型mos電界効果トランジスタの製造方法 | |
JP4488660B2 (ja) | Mos電界効果トランジスタ | |
JP2009059949A (ja) | 半導体装置、および、半導体装置の製造方法 | |
US7705399B2 (en) | Semiconductor device with field insulation film formed therein | |
JP2004039774A (ja) | 半導体装置及びその製造方法 | |
JP2000332247A (ja) | 半導体装置 | |
JP2001127285A (ja) | 縦型電界効果トランジスタ | |
JP3485491B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
JP2006295134A (ja) | 半導体装置およびその製造方法 | |
JP2001308321A (ja) | 半導体装置とその製造方法 | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2010118622A (ja) | 半導体装置及びその製造方法 | |
JP3436220B2 (ja) | 縦型半導体装置 | |
JP3400301B2 (ja) | 高耐圧半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |