JPH11340277A - 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法 - Google Patents
半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法Info
- Publication number
- JPH11340277A JPH11340277A JP10141489A JP14148998A JPH11340277A JP H11340277 A JPH11340277 A JP H11340277A JP 10141489 A JP10141489 A JP 10141489A JP 14148998 A JP14148998 A JP 14148998A JP H11340277 A JPH11340277 A JP H11340277A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- concave portion
- chip
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップ搭載基板への半導体チップの搭
載の際に生じる位置ずれを防止する。 【解決手段】 基材４ａの上に電極となるパッド１が積
層され、さらに、パッド１の表面が露出するように、ソ
ルダーレジスト３がコーティングされて基板４が構成さ
れている。パッド１には、側面がテーパ形状のテーパ面
８ｂと、底面が位置決め部８ａとで構成される凹部８が
形成されている。チップ６にはアルミパッド５を介して
チップ６の電極となるバンプ７が形成されている。チッ
プ６が加圧され、下方に押し下げられることでバンプ７
がテーパ面８ｂ上を滑り、位置決め部８ａに位置決めさ
れる。
載の際に生じる位置ずれを防止する。 【解決手段】 基材４ａの上に電極となるパッド１が積
層され、さらに、パッド１の表面が露出するように、ソ
ルダーレジスト３がコーティングされて基板４が構成さ
れている。パッド１には、側面がテーパ形状のテーパ面
８ｂと、底面が位置決め部８ａとで構成される凹部８が
形成されている。チップ６にはアルミパッド５を介して
チップ６の電極となるバンプ７が形成されている。チッ
プ６が加圧され、下方に押し下げられることでバンプ７
がテーパ面８ｂ上を滑り、位置決め部８ａに位置決めさ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップ搭載
基板、半導体装置及び前記半導体チップ搭載基板への半
導体チップ搭載方法に関する。
基板、半導体装置及び前記半導体チップ搭載基板への半
導体チップ搭載方法に関する。
【０００２】
【従来の技術】従来のフリップチップ搭載基板の基板７
４の構造を図７に示す。
４の構造を図７に示す。
【０００３】図７（ａ）は、回路パターン（不図示）の
形成された基板７４の平面図であり、図７（ｂ）は、図
７（ａ）のＡ−Ａ線での断面図である。
形成された基板７４の平面図であり、図７（ｂ）は、図
７（ａ）のＡ−Ａ線での断面図である。
【０００４】図７に示すように、基板７４は、基材７４
ａと基材７４ａ上に形成された電極である複数のパッド
７１とを有する。各パッド７１は図７（ａ）に示すよう
に並列に配列されている。基材７４ａ上には、さらに、
パッド７１の表面が露出するようにして、ソルダーレジ
スト７３がコーティングされている。
ａと基材７４ａ上に形成された電極である複数のパッド
７１とを有する。各パッド７１は図７（ａ）に示すよう
に並列に配列されている。基材７４ａ上には、さらに、
パッド７１の表面が露出するようにして、ソルダーレジ
スト７３がコーティングされている。
【０００５】図８は、圧接工法による基板７４へのチッ
プ７６の搭載状況を示す図である。チップ７６の実装面
にはアルミパッド７５を介して、Ａｕからなるバンプ７
７が形成されている。バンプ７７はパッド７１の露出面
に当接するように位置合わせされ、基板７４側の搭載部
に熱硬化性樹脂（不図示）を供給する。次に、チップ７
６を基板７４に、バンプ７７を押し潰しながら、圧接す
る。この際、チップ７６に加圧、加熱を行う。その後、
チップ７６と基板７４間に挟み込んだ熱硬化性樹脂を硬
化させることで、チップ７６を基板７４へ固定し、チッ
プ７６に形成したバンプ７７と基板７４との接続がなさ
れる。
プ７６の搭載状況を示す図である。チップ７６の実装面
にはアルミパッド７５を介して、Ａｕからなるバンプ７
７が形成されている。バンプ７７はパッド７１の露出面
に当接するように位置合わせされ、基板７４側の搭載部
に熱硬化性樹脂（不図示）を供給する。次に、チップ７
６を基板７４に、バンプ７７を押し潰しながら、圧接す
る。この際、チップ７６に加圧、加熱を行う。その後、
チップ７６と基板７４間に挟み込んだ熱硬化性樹脂を硬
化させることで、チップ７６を基板７４へ固定し、チッ
プ７６に形成したバンプ７７と基板７４との接続がなさ
れる。
【０００６】また別の方法として、チップ側の電極にＡ
ｕからなるバンプが形成されたチップを、基板側の電極
にＡｕメッキを施した基板と位置合わせ後、基板へ押し
つけ、加圧、加熱を行い、チップのＡｕバンプと基板の
Ａｕメッキを施した電極とを熱圧着により接続した後、
チップ周辺よりチップ−基板間に樹脂を流し込み、これ
を硬化させて実装する方法（金金圧着工法）がある。
ｕからなるバンプが形成されたチップを、基板側の電極
にＡｕメッキを施した基板と位置合わせ後、基板へ押し
つけ、加圧、加熱を行い、チップのＡｕバンプと基板の
Ａｕメッキを施した電極とを熱圧着により接続した後、
チップ周辺よりチップ−基板間に樹脂を流し込み、これ
を硬化させて実装する方法（金金圧着工法）がある。
【０００７】
【発明が解決しようとする課題】しかしながら、フリッ
プチップ搭載基板の基板の構造はパッド表面が平坦とな
っている。このため、上記方法により従来のパッド構造
の基板にチップを実装する場合は、搭載の際にチップと
基板の位置合わせを非常に高精度で行わなければならな
い。一般に、搭載装置の位置合わせ精度には限界がある
が、接続部の電極ピッチが小さいほど高精度な位置合わ
せが必要となる。搭載の際に、Ａｕバンプの中心と基板
中心がずれたまま加圧すると加圧によりチップが水平方
向に移動して位置ずれが生じ、電極ピッチが小さい場合
にはこの水平方向への移動により、Ａｕバンプが本来接
続したい基板の隣のパッドと接触してしまい、ショート
不良を起こす場合がある。また本来バンプの中心と基板
中心は一致することが望ましいが、一致しない場合、Ａ
ｕバンプと基板の接続強度の低下、接触面積の減少によ
り接続信頼性が低下するといった問題が生じる。そこで
本発明は、半導体チップの搭載位置のずれを防止できる
半導体チップ搭載基板、半導体装置及び前記半導体チッ
プ搭載基板への半導体チップ搭載方法を提供することを
目的とする。
プチップ搭載基板の基板の構造はパッド表面が平坦とな
っている。このため、上記方法により従来のパッド構造
の基板にチップを実装する場合は、搭載の際にチップと
基板の位置合わせを非常に高精度で行わなければならな
い。一般に、搭載装置の位置合わせ精度には限界がある
が、接続部の電極ピッチが小さいほど高精度な位置合わ
せが必要となる。搭載の際に、Ａｕバンプの中心と基板
中心がずれたまま加圧すると加圧によりチップが水平方
向に移動して位置ずれが生じ、電極ピッチが小さい場合
にはこの水平方向への移動により、Ａｕバンプが本来接
続したい基板の隣のパッドと接触してしまい、ショート
不良を起こす場合がある。また本来バンプの中心と基板
中心は一致することが望ましいが、一致しない場合、Ａ
ｕバンプと基板の接続強度の低下、接触面積の減少によ
り接続信頼性が低下するといった問題が生じる。そこで
本発明は、半導体チップの搭載位置のずれを防止できる
半導体チップ搭載基板、半導体装置及び前記半導体チッ
プ搭載基板への半導体チップ搭載方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体チップ搭載基板は、回路パターンが形成
された基材と、前記基材上に形成され、前記回路パター
ンと電気的に導通し、かつ、半導体チップの複数のバン
プに電気的に接続されるための複数の電極とを有する半
導体チップ搭載基板において、前記電極に前記バンプの
先端部が入る凹形状部が形成されていることを特徴とす
る。
本発明の半導体チップ搭載基板は、回路パターンが形成
された基材と、前記基材上に形成され、前記回路パター
ンと電気的に導通し、かつ、半導体チップの複数のバン
プに電気的に接続されるための複数の電極とを有する半
導体チップ搭載基板において、前記電極に前記バンプの
先端部が入る凹形状部が形成されていることを特徴とす
る。
【０００９】上記の通り構成された本発明の半導体チッ
プ搭載基板は、電極に凹形状部が形成されているので、
半導体チップを半導体チップ搭載基板に搭載する際、電
極と電気的に接続されるバンプの先端部が凹形状部に挿
入され、位置決めがなされることとなる。
プ搭載基板は、電極に凹形状部が形成されているので、
半導体チップを半導体チップ搭載基板に搭載する際、電
極と電気的に接続されるバンプの先端部が凹形状部に挿
入され、位置決めがなされることとなる。
【００１０】凹形状部の側壁はテーパ形状であってもよ
いし、凹形状部は円錐台形状であってもよく、凹形状部
の開口長は、１０μｍ以上が好ましい。また、凹形状部
のテーパ形状が対面する１対の側壁のみに形成されてい
る場合は、凹形状部のうち、少なくとも１つの凹形状部
は他の凹形状部に対して、基板面内で９０度回転させた
向きに形成されるものでもよい。
いし、凹形状部は円錐台形状であってもよく、凹形状部
の開口長は、１０μｍ以上が好ましい。また、凹形状部
のテーパ形状が対面する１対の側壁のみに形成されてい
る場合は、凹形状部のうち、少なくとも１つの凹形状部
は他の凹形状部に対して、基板面内で９０度回転させた
向きに形成されるものでもよい。
【００１１】また、本発明の半導体装置は、回路パター
ンが形成された基材上に、前記回路パターンと電気的に
導通する凹形状部が形成された複数の電極を有する半導
体チップ搭載基板と、前記凹形状部にそれぞれ挿入さ
れ、かつ、圧着されることで半導体チップ搭載基板に電
気的に接続される複数のバンプを有する半導体チップ
と、を有することを特徴とする。
ンが形成された基材上に、前記回路パターンと電気的に
導通する凹形状部が形成された複数の電極を有する半導
体チップ搭載基板と、前記凹形状部にそれぞれ挿入さ
れ、かつ、圧着されることで半導体チップ搭載基板に電
気的に接続される複数のバンプを有する半導体チップ
と、を有することを特徴とする。
【００１２】凹形状部の側壁はテーパ形状であってもよ
いし、凹形状部は円錐台形状であってもよく、凹形状部
の開口長は、１０μｍ以上が好ましい。また、凹形状部
のテーパ形状が対面する１対の側壁のみに形成されてい
る場合は、凹形状部のうち、少なくとも１つの凹形状部
は他の凹形状部に対して、基板面内で９０度回転させた
向きに形成されるものでもよい。
いし、凹形状部は円錐台形状であってもよく、凹形状部
の開口長は、１０μｍ以上が好ましい。また、凹形状部
のテーパ形状が対面する１対の側壁のみに形成されてい
る場合は、凹形状部のうち、少なくとも１つの凹形状部
は他の凹形状部に対して、基板面内で９０度回転させた
向きに形成されるものでもよい。
【００１３】さらに、本発明の半導体チップ搭載方法
は、回路パターンが形成された基材と、前記基材上に形
成され、前記回路パターンと電気的に導通し、かつ、半
導体チップの複数のバンプに電気的に接続されるための
複数の電極とを有する、前記電極に側壁がテーパ形状の
凹形状部が形成された半導体チップ搭載基板に、前記半
導体チップを搭載する半導体チップ搭載方法であって、
前記バンプが前記凹形状部に入るように前記半導体チッ
プ搭載基板と前記半導体チップとを位置決めする第１の
工程と、前記半導体チップを前記半導体チップ搭載基板
に圧着する第２の工程と、を含むことを特徴とする。
は、回路パターンが形成された基材と、前記基材上に形
成され、前記回路パターンと電気的に導通し、かつ、半
導体チップの複数のバンプに電気的に接続されるための
複数の電極とを有する、前記電極に側壁がテーパ形状の
凹形状部が形成された半導体チップ搭載基板に、前記半
導体チップを搭載する半導体チップ搭載方法であって、
前記バンプが前記凹形状部に入るように前記半導体チッ
プ搭載基板と前記半導体チップとを位置決めする第１の
工程と、前記半導体チップを前記半導体チップ搭載基板
に圧着する第２の工程と、を含むことを特徴とする。
【００１４】第１及び第２の工程は、コレットにより半
導体チップを真空吸着して行い、コレットの真空吸着す
る力は、圧着の際、バンプが凹形状部のテーパ面を滑動
することを阻害しないものでもよい。
導体チップを真空吸着して行い、コレットの真空吸着す
る力は、圧着の際、バンプが凹形状部のテーパ面を滑動
することを阻害しないものでもよい。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１６】（第１の実施形態）図１に本発明の第１の
実施形態の基板４の構造を示す。
実施形態の基板４の構造を示す。
【００１７】図１（ａ）は、基板４の平面図であり、図
１（ｂ）は、図１（ａ）のＢ−Ｂ線での断面図である。
１（ｂ）は、図１（ａ）のＢ−Ｂ線での断面図である。
【００１８】図１に示すように、基板４は、基材４ａと
基材４ａの上に形成された電極である複数のパッド１と
を有する。各パッド１は図１（ａ）に示すように並列に
配列されており、基材４ａ上は形成された回路パターン
（不図示）に接続されている。基材４ａ上には、さら
に、パッド１の表面が露出するようにして、ソルダーレ
ジスト３がコーティングされている。また、図１（ｂ）
で示すように、パッド１には、側面がテーパ形状のテー
パ面８ｂで、底面が基板４に対するチップ６の位置決め
がなされる位置決め部８ａで構成された凹部８が形成さ
れている。
基材４ａの上に形成された電極である複数のパッド１と
を有する。各パッド１は図１（ａ）に示すように並列に
配列されており、基材４ａ上は形成された回路パターン
（不図示）に接続されている。基材４ａ上には、さら
に、パッド１の表面が露出するようにして、ソルダーレ
ジスト３がコーティングされている。また、図１（ｂ）
で示すように、パッド１には、側面がテーパ形状のテー
パ面８ｂで、底面が基板４に対するチップ６の位置決め
がなされる位置決め部８ａで構成された凹部８が形成さ
れている。
【００１９】次に、チップ６と基板４の位置合わせに関
して、図２を参照して説明する。
して、図２を参照して説明する。
【００２０】パッド１には開口幅Ｌ2となるテーパ面８
ｂが形成されている。開口幅Ｌ2は、一般にチップ６の
取付精度±５〜１０μｍ以上、すなわち、１０〜２０μ
ｍ以上となる。チップ６にはアルミパッド５を介してチ
ップ６の電極となるバンプ７が形成されている。このパ
ッド１への凹部８の形成方法としては、プレス、エッチ
ング、レーザによる形成されるものでもよい。
ｂが形成されている。開口幅Ｌ2は、一般にチップ６の
取付精度±５〜１０μｍ以上、すなわち、１０〜２０μ
ｍ以上となる。チップ６にはアルミパッド５を介してチ
ップ６の電極となるバンプ７が形成されている。このパ
ッド１への凹部８の形成方法としては、プレス、エッチ
ング、レーザによる形成されるものでもよい。
【００２１】このチップ６が加圧されることにより図２
においてチップ６は下方に押し下げられる。しかし、所
望の搭載位置よりＬ1だけずれているため、バンプ７の
先端部はパッド１のテーパ面８ｂに押し付けられる。こ
の際、テーパ面８ｂに接するパッド１の先端部には矢印
Ｆで示す方向に補正力が生じる。この補正力によりチッ
プ６は、位置決め部８ａに滑り込む。これにより、Ｌ1
はゼロとなり、所望の搭載位置にチップ６が取り付けら
れることとなる。図３に所望の搭載位置に位置決めされ
たチップ６を示す。
においてチップ６は下方に押し下げられる。しかし、所
望の搭載位置よりＬ1だけずれているため、バンプ７の
先端部はパッド１のテーパ面８ｂに押し付けられる。こ
の際、テーパ面８ｂに接するパッド１の先端部には矢印
Ｆで示す方向に補正力が生じる。この補正力によりチッ
プ６は、位置決め部８ａに滑り込む。これにより、Ｌ1
はゼロとなり、所望の搭載位置にチップ６が取り付けら
れることとなる。図３に所望の搭載位置に位置決めされ
たチップ６を示す。
【００２２】また、本実施形態のように、パッド１のテ
ーパ面８ａが対面する１対の側壁のみに形成されている
場合、チップ搭載部９面内で９０度回転させた向きにパ
ッド１を配列させる、すなわち、図４に示すように、パ
ッド１がチップ搭載部９上に矩形状に配列されること
で、Ｘ，Ｙの両方向のずれを同時に補正できる。
ーパ面８ａが対面する１対の側壁のみに形成されている
場合、チップ搭載部９面内で９０度回転させた向きにパ
ッド１を配列させる、すなわち、図４に示すように、パ
ッド１がチップ搭載部９上に矩形状に配列されること
で、Ｘ，Ｙの両方向のずれを同時に補正できる。
【００２３】なお、基板４へのチップ６の搭載は、図５
に断面で示されたコレット１０によりなされる。コレッ
ト１０には吸引穴１１が形成されており、この吸引穴１
１により真空引きすることでチップ６をコレット１０に
吸着する。図２に示した補正力はテーパ面８ｂの傾斜角
度に依存しているため、吸着力は補正力よりも弱く設定
するが、チップ６を吸着保持できる程度の力が必要とな
る。よって、チップ６を吸着保持しつつ、図２に示した
補正力の働く方向Ｆにチップ６が移動可能な吸着力と補
正力とのバランスが取れるようにテーパ面８ｂの傾斜角
度及び吸引穴１１内の真空圧を設定する。これにより、
チップ６はコレット１０に吸着保持されつつ、補正力の
働く方向Ｆにチップ６が移動できることとなる。
に断面で示されたコレット１０によりなされる。コレッ
ト１０には吸引穴１１が形成されており、この吸引穴１
１により真空引きすることでチップ６をコレット１０に
吸着する。図２に示した補正力はテーパ面８ｂの傾斜角
度に依存しているため、吸着力は補正力よりも弱く設定
するが、チップ６を吸着保持できる程度の力が必要とな
る。よって、チップ６を吸着保持しつつ、図２に示した
補正力の働く方向Ｆにチップ６が移動可能な吸着力と補
正力とのバランスが取れるようにテーパ面８ｂの傾斜角
度及び吸引穴１１内の真空圧を設定する。これにより、
チップ６はコレット１０に吸着保持されつつ、補正力の
働く方向Ｆにチップ６が移動できることとなる。
【００２４】以上により、チップ６と基板４との高精度
な位置合わせを行わなくても、チップ６を基板４の所望
の搭載位置に、正確、かつ、容易に搭載できることとな
る。
な位置合わせを行わなくても、チップ６を基板４の所望
の搭載位置に、正確、かつ、容易に搭載できることとな
る。
【００２５】（第２の実施形態）図６に本発明の第２の
実施形態の基板６４の構造を示す。
実施形態の基板６４の構造を示す。
【００２６】図６（ａ）に示すように、テーパ面６８ｂ
の開口部は円形である。すなわち、テーパ面６８ｂ及び
位置決め部６８ａにより、円錐台形状の凹部６８が形成
されている。これにより、チップ６（図２参照）の搭載
位置の補正は、第１の実施形態よりも、さらに、容易に
なされることとなる。
の開口部は円形である。すなわち、テーパ面６８ｂ及び
位置決め部６８ａにより、円錐台形状の凹部６８が形成
されている。これにより、チップ６（図２参照）の搭載
位置の補正は、第１の実施形態よりも、さらに、容易に
なされることとなる。
【００２７】
【発明の効果】以上説明したように本発明によれば、半
導体チップ搭載基板の電極にバンプの先端部が入る凹形
状部が形成されているため、半導体チップを半導体チッ
プ搭載基板に搭載する際、バンプの先端部が凹形状部の
テーパ形状を滑動しながら凹形状部に入ることとなる。
これにより、半導体チップは、半導体チップ搭載基板へ
の搭載位置への位置決めが正確、かつ、容易になされ
る。
導体チップ搭載基板の電極にバンプの先端部が入る凹形
状部が形成されているため、半導体チップを半導体チッ
プ搭載基板に搭載する際、バンプの先端部が凹形状部の
テーパ形状を滑動しながら凹形状部に入ることとなる。
これにより、半導体チップは、半導体チップ搭載基板へ
の搭載位置への位置決めが正確、かつ、容易になされ
る。
【図１】本発明の第１の実施形態の基板構造を説明する
図である。
図である。
【図２】基板へのチップの搭載状況を説明する図であ
る。
る。
【図３】基板の、所望の搭載位置にチップが位置決めさ
れた状態を示す図である。
れた状態を示す図である。
【図４】パッドの配列を示す図である。
【図５】コレットの断面図である。
【図６】本発明の第２の実施形態の基板構造を説明する
図である。
図である。
【図７】従来のチップの搭載される基板構造を説明する
図である。
図である。
【図８】従来の基板へのチップの搭載状況を説明する図
である。
である。
１、６１，７１ パッド ３、６３，７３ ソルダーレジスト ４、６４、７４ 基板 ４ａ、６４ａ、７４ａ 基材 ５、７５ アルミパッド ６、７６ チップ ７、７７ バンプ ８、６８ 凹部 ８ａ、６８ａ 位置決め部 ８ｂ、６８ｂ テーパ面 ９ チップ搭載部 １０ コレット １１ 吸引穴
Claims (12)
- 【請求項１】 回路パターンが形成された基材と、前記
基材上に形成され、前記回路パターンと電気的に導通
し、かつ、半導体チップの複数のバンプに電気的に接続
されるための複数の電極とを有する半導体チップ搭載基
板において、 前記電極に前記バンプの先端部が入る凹形状部が形成さ
れていることを特徴とする半導体チップ搭載基板。 - 【請求項２】 前記凹形状部の側壁はテーパ形状である
請求項１に記載の半導体チップ搭載基板。 - 【請求項３】 前記凹形状部の前記テーパ形状は、対面
する１対の側壁のみに形成されており、かつ、前記凹形
状部のうち、少なくとも１つの前記凹形状部は他の前記
凹形状部に対して、前記基板面内で９０度回転させた向
きに形成される請求項１または２に記載の半導体チップ
搭載基板。 - 【請求項４】 前記凹形状部は円錐台形状である請求項
１または２に記載の半導体チップ搭載基板。 - 【請求項５】 前記凹形状部の開口長は、１０μｍ以上
である請求項１ないし４に記載の半導体チップ搭載基
板。 - 【請求項６】 回路パターンが形成された基材上に、前
記回路パターンと電気的に導通する凹形状部が形成され
た複数の電極を有する半導体チップ搭載基板と、 前記凹形状部にそれぞれ挿入され、かつ、圧着されるこ
とで半導体チップ搭載基板に電気的に接続される複数の
バンプを有する半導体チップと、を有することを特徴と
する半導体装置。 - 【請求項７】 前記凹形状部の側壁はテーパ形状である
請求項６に記載の半導体装置。 - 【請求項８】 前記凹形状部の前記テーパ形状は、対面
する１対の側壁のみに形成されており、かつ、前記凹形
状部のうち、少なくとも１つの前記凹形状部は他の前記
凹形状部に対して、前記基板面内で９０度回転させた向
きに形成される請求項６または７に記載の半導体装置。 - 【請求項９】 前記凹形状部は円錐台形状である請求項
６または７に記載の半導体装置。 - 【請求項１０】 前記凹形状部の開口長は、１０μｍ以
上である請求項６ないし９に記載の半導体装置。 - 【請求項１１】 回路パターンが形成された基材と、前
記基材上に形成され、前記回路パターンと電気的に導通
し、かつ、半導体チップの複数のバンプに電気的に接続
されるための複数の電極とを有する、前記電極に側壁が
テーパ形状の凹形状部が形成された半導体チップ搭載基
板に、前記半導体チップを搭載する半導体チップ搭載方
法であって、 前記バンプが前記凹形状部に入るように前記半導体チッ
プ搭載基板と前記半導体チップとを位置決めする第１の
工程と、 前記半導体チップを前記半導体チップ搭載基板に圧着す
る第２の工程と、を含むことを特徴とする半導体チップ
搭載方法。 - 【請求項１２】 前記第１及び第２の工程は、コレット
により前記半導体チップを真空吸着して行い、前記コレ
ットの真空吸着する力は、圧着の際、前記バンプが前記
凹形状部のテーパ面を滑動することを阻害しない請求項
１１に記載の半導体チップ搭載方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141489A JPH11340277A (ja) | 1998-05-22 | 1998-05-22 | 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141489A JPH11340277A (ja) | 1998-05-22 | 1998-05-22 | 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340277A true JPH11340277A (ja) | 1999-12-10 |
Family
ID=15293112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10141489A Pending JPH11340277A (ja) | 1998-05-22 | 1998-05-22 | 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340277A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1301542C (zh) * | 2003-03-20 | 2007-02-21 | 精工爱普生株式会社 | 半导体晶片、半导体装置及其制造方法、电路基板及电子机器 |
| CN1301540C (zh) * | 2003-05-22 | 2007-02-21 | 台湾积体电路制造股份有限公司 | 倒装芯片封装方法及其使用的衬底及不沾焊料的印刷网版 |
| CN1301543C (zh) * | 2003-03-20 | 2007-02-21 | 精工爱普生株式会社 | 半导体晶片、半导体装置及其制造方法、电路基板及电子机器 |
| CN1301541C (zh) * | 2003-03-20 | 2007-02-21 | 精工爱普生株式会社 | 半导体装置的制造方法 |
| JP2007123545A (ja) * | 2005-10-28 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008021751A (ja) * | 2006-07-11 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法 |
| WO2014045491A1 (ja) * | 2012-09-21 | 2014-03-27 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| EP2738796A3 (fr) * | 2012-11-29 | 2014-11-05 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Procédé de réalisation d'une structure pour l'assemblage de dispositifs microélectroniques en puce retournée comprenant un bloc isolant de guidage d'un élément de connexion et dispositif correspondant |
| EP1531492A3 (en) * | 2003-11-14 | 2018-07-11 | Stanley Electric Co., Ltd. | Semiconductor device and its manufacturing method capable of preventing short circuit of electrodes when semiconductor device is mounted on sub-mount substrate |
| CN113594119A (zh) * | 2021-06-25 | 2021-11-02 | 苏州汉天下电子有限公司 | 半导体封装及其制造方法 |
-
1998
- 1998-05-22 JP JP10141489A patent/JPH11340277A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1301543C (zh) * | 2003-03-20 | 2007-02-21 | 精工爱普生株式会社 | 半导体晶片、半导体装置及其制造方法、电路基板及电子机器 |
| CN1301541C (zh) * | 2003-03-20 | 2007-02-21 | 精工爱普生株式会社 | 半导体装置的制造方法 |
| CN1301542C (zh) * | 2003-03-20 | 2007-02-21 | 精工爱普生株式会社 | 半导体晶片、半导体装置及其制造方法、电路基板及电子机器 |
| CN1301540C (zh) * | 2003-05-22 | 2007-02-21 | 台湾积体电路制造股份有限公司 | 倒装芯片封装方法及其使用的衬底及不沾焊料的印刷网版 |
| EP1531492A3 (en) * | 2003-11-14 | 2018-07-11 | Stanley Electric Co., Ltd. | Semiconductor device and its manufacturing method capable of preventing short circuit of electrodes when semiconductor device is mounted on sub-mount substrate |
| JP2007123545A (ja) * | 2005-10-28 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008021751A (ja) * | 2006-07-11 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法 |
| WO2014045491A1 (ja) * | 2012-09-21 | 2014-03-27 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| US9516751B2 (en) | 2012-09-21 | 2016-12-06 | Ngk Spark Plug Co., Ltd. | Wiring board and method for manufacturing same |
| JP2014063932A (ja) * | 2012-09-21 | 2014-04-10 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
| EP2738796A3 (fr) * | 2012-11-29 | 2014-11-05 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Procédé de réalisation d'une structure pour l'assemblage de dispositifs microélectroniques en puce retournée comprenant un bloc isolant de guidage d'un élément de connexion et dispositif correspondant |
| US9241403B2 (en) | 2012-11-29 | 2016-01-19 | Commissariat à l'énergie atomique et aux énergies alternatives | Method for producing a structure for microelectronic device assembly |
| CN113594119A (zh) * | 2021-06-25 | 2021-11-02 | 苏州汉天下电子有限公司 | 半导体封装及其制造方法 |
| CN113594119B (zh) * | 2021-06-25 | 2024-05-14 | 苏州汉天下电子有限公司 | 半导体封装及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10297582B2 (en) | BVA interposer | |
| US7494845B2 (en) | Method of forming a thin wafer stack for a wafer level package | |
| US8318537B2 (en) | Flip chip interconnection having narrow interconnection sites on the substrate | |
| KR20040028627A (ko) | 반도체 장치 및 그 제조 방법 | |
| US8379402B2 (en) | Wiring board having lead pin, and lead pin | |
| US20100225001A1 (en) | Manufacturing method of semiconductor device, semiconductor device, and electronic device | |
| JP4889464B2 (ja) | 電子部品の実装方法 | |
| JPH11340277A (ja) | 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法 | |
| JP2850901B2 (ja) | ボール配列治具及びその製造方法 | |
| JP2000077477A (ja) | 半導体装置及びその製造方法並びにこれに用いる金属基板 | |
| US20080073782A1 (en) | Semiconductor package comprising alignment members | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| US6806562B2 (en) | Device with at least one semiconductor component and a printed circuit board and method of establishing an electromechanical connection between the two | |
| JPH11312759A (ja) | フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法 | |
| JP2005353854A (ja) | 配線基板およびそれを用いた半導体装置 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JPH0410635A (ja) | フリップチップ実装方法 | |
| JP2001015557A (ja) | 半導体装置およびその製造方法 | |
| JP2003243447A (ja) | 半導体素子の実装方法 | |
| JP2000022031A (ja) | 導電性ボールの実装方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH11135574A (ja) | 超音波ボンディング用コレットおよびボンディング方法 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JP4540216B2 (ja) | 半導体モジュールの製造方法 |