CN113571413A - 沟槽栅结构及形成方法 - Google Patents

沟槽栅结构及形成方法 Download PDF

Info

Publication number
CN113571413A
CN113571413A CN202010356464.1A CN202010356464A CN113571413A CN 113571413 A CN113571413 A CN 113571413A CN 202010356464 A CN202010356464 A CN 202010356464A CN 113571413 A CN113571413 A CN 113571413A
Authority
CN
China
Prior art keywords
groove
trench
family
crystal
crystal plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010356464.1A
Other languages
English (en)
Inventor
季明华
杨龙康
徐怀花
王欢
张汝京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN202010356464.1A priority Critical patent/CN113571413A/zh
Priority to US17/243,061 priority patent/US11456367B2/en
Publication of CN113571413A publication Critical patent/CN113571413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种沟槽栅结构及形成方法，方法包括如下步骤：提供第一晶面族晶面的衬底；形成第一沟槽，其底面包含第一晶面族的晶面，其侧壁包含第二晶面族的晶面；在第一沟槽侧壁形成隔离层；对第一沟槽底部进行具有晶面选择性的湿法刻蚀并形成第二沟槽，其表面包含第三晶面族晶面；第三晶面族晶面原子排列密度高于第一晶面族和第二晶面族；去除隔离层，在第一沟槽侧壁及第二沟槽表面形成热氧化层，第二沟槽表面热氧化层厚度大于第一沟槽侧壁。本发明采用晶面选择性湿法刻蚀使沟槽底部呈特定晶面，并在热氧化后在沟槽底部形成更厚的栅氧化层，从而避免了底部栅氧化层较薄引发的器件失效问题，提升了器件击穿电压，改善了器件的可靠性。

Description

沟槽栅结构及形成方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅结构及形成方法。
背景技术
在沟槽栅MOSFET和IGBT等功率器件中，形成于沟槽中的栅氧化层的质量对于器件的击穿电压等性能具有重要影响。栅氧化层一般通过对衬底的热氧化过程形成。然而，由于热氧化工艺机理以及沟槽侧壁和底部的晶面不同等因素的影响，相比沟槽栅侧壁，沟槽栅底部的栅氧化层往往较薄。这将会使器件在沟槽栅底部位置更容易发生击穿，而为了防止击穿而引入足够厚度的底部栅氧化层又会使侧壁的栅氧化层过厚，进而影响器件阈值电压等关键性能。
目前，针对沟槽栅底部栅氧化层较薄的问题，已有多种不同工艺手段试图增加底部栅氧化层的厚度。例如，在沟槽底部进行离子注入以增加其热氧生长速率，或者改善沟槽底部形貌以增加其热氧生长速率，或者在遮挡沟槽侧壁后在沟槽底部额外增加一层氧化层的生长步骤，或者在沟槽底部引入由厚氧包裹的分离栅结构。然而，上述改进工艺还存在底部栅氧化层厚度仍然无法满足器件规格要求，出现额外的结构缺陷，或者因额外工艺过程复杂而增加产品成本的问题。
因此，有必要提出一种新的沟槽栅结构及形成方法，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽栅结构及形成方法，用于解决现有技术中沟槽栅底部栅氧化层较薄的问题。
为实现上述目的及其它相关目的，本发明提供了一种沟槽栅结构及形成方法，其特征在于，包括如下步骤：
提供一衬底，所述衬底表面的晶面属于第一晶面族；
在所述衬底表面形成第一沟槽，所述第一沟槽的底部表面包含属于第一晶面族的晶面，所述第一沟槽的侧壁表面包含属于第二晶面族的晶面；
在所述第一沟槽的侧壁上形成隔离层；
对所述第一沟槽的底部进行具有晶面选择性的湿法刻蚀并形成第二沟槽，所述第二沟槽的表面包含属于第三晶面族的晶面；所述第三晶面族的晶面原子排列密度高于所述第一晶面族和所述第二晶面族的晶面原子排列密度；
去除所述隔离层，通过热氧化工艺在所述第一沟槽的侧壁及所述第二沟槽的表面形成热氧化层，所述第二沟槽表面的热氧化层的厚度大于所述第一沟槽侧壁的热氧化层的厚度。
作为本发明的一种可选方案，所述衬底包括硅衬底，所述第一晶面族包括{100}，所述第二晶面族包括{110}，所述第三晶面族包括{111}。
作为本发明的一种可选方案，所述湿法刻蚀采用四甲基氢氧化铵溶液或氢氧化钾溶液作为刻蚀药液。
作为本发明的一种可选方案，形成所述第一沟槽的方法包括干法刻蚀。
作为本发明的一种可选方案，所述第一沟槽的底部为凹面或平面。
作为本发明的一种可选方案，形成所述隔离层的方法包括如下步骤：
在所述第一沟槽及所述衬底的表面沉积隔离材料层；
对所述隔离材料层进行各向异性的干法刻蚀，去除所述第一沟槽的底部及所述衬底的表面的所述隔离材料层，并在所述第一沟槽的侧壁上形成所述隔离层。
作为本发明的一种可选方案，所述第二沟槽为V型槽。
作为本发明的一种可选方案，所述第二沟槽具有多个表面，在所述热氧化工艺后，多个所述表面之间具有圆角过渡区域。
本发明还提供了一种沟槽栅结构，其特征在于，包括：
形成于衬底上的第一沟槽和第二沟槽；
形成于所述第一沟槽和所述第二沟槽表面的热氧化层；
所述衬底表面的晶面属于第一晶面族，所述第一沟槽的侧壁表面包含属于第二晶面族的晶面，所述第二沟槽的表面包含属于第三晶面族的晶面，所述第三晶面族的晶面原子排列密度高于所述第一晶面族和所述第二晶面族的晶面原子排列密度，所述第二沟槽表面的热氧化层的厚度大于所述第一沟槽侧壁的热氧化层的厚度。
作为本发明的一种可选方案，所述衬底包括硅衬底，所述第一晶面族包括{100}，所述第二晶面族包括{110}，所述第三晶面族包括{111}。
作为本发明的一种可选方案，所述第二沟槽为V型槽。
作为本发明的一种可选方案，所述第二沟槽具有多个表面，多个所述表面之间以及所述表面与所述第一沟槽的侧壁之间具有圆角过渡区域。
本发明还提供了一种功率器件，其特征在于，包括如本发明所述的沟槽栅结构。
如上所述，本发明提供一种沟槽栅结构及形成方法，具有以下有益效果：
本发明通过引入一种新的沟槽栅结构及形成方法，采用具有晶面选择性的湿法刻蚀使沟槽底部呈特定晶面，并在热氧化后在沟槽底部形成相比侧壁更厚的栅氧化层，从而避免了因底部栅氧化层较薄而引发的器件失效问题，提升了功率器件的击穿电压，改善了阈值电压的均匀性及器件的可靠性。
附图说明
图1显示为现有技术中栅沟槽热氧化工艺后的截面示意图。
图2显示为本发明实施例一中提供的衬底的截面示意图。
图3显示为本发明实施例一中提供的形成第一沟槽后的截面示意图。
图4显示为本发明实施例一中提供的沉积隔离材料层后的截面示意图。
图5显示为本发明实施例一中提供的形成隔离层后的截面示意图。
图6显示为本发明实施例一中提供的形成第二沟槽后的截面示意图。
图7显示为本发明实施例一中提供的第一沟槽开口宽度与第二沟槽深度的关系示意图。
图8显示为本发明实施例一中提供的去除隔离层后的截面示意图。
图9显示为本发明实施例一中提供的热氧化工艺后的截面示意图。
元件标号说明
100 N+掺杂衬底
100a N-掺杂外延层
100b P-掺杂层
100c N+掺杂层
101 沟槽
102 热氧化层
200 N+掺杂衬底
200a N-掺杂外延层
200b P-掺杂层
200c N+掺杂层
201 第一沟槽
201a 硬掩膜层
202 隔离层
202a 隔离材料层
203 第二沟槽
204 热氧化层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
如图1所示，是现有技术中功率器件的沟槽栅结构在沟槽中生长热氧化层后的截面示意图。在图1中，在N+掺杂衬底100的上方还依次形成有N-掺杂外延层100a、离子注入或炉管扩散形成的P-掺杂层100b和N+掺杂层100c。可选地，上述各层都由不同掺杂的硅材料构成。通过干法刻蚀在上述硅衬底中形成沟槽101，并通过热氧化工艺在所述沟槽101的侧壁及底部形成热氧化层102作为栅氧化层。从图1可以看出，所述热氧化层102在所述沟槽101侧壁的厚度要大于其在所述沟槽101底部的厚度。造成上述现象的一个原因是，沟槽侧壁与底部的晶面不同。例如，沟槽底部为硅的(100)面，而沟槽侧壁为硅的(110)面，则硅的(110)面的热氧化生长速率要快于(100)面，从而导致沟槽底部形成的热氧化层较薄，上述原因一般在CD较大的沟槽中成为主导因素(此处CD(关键尺寸)为沟槽开口宽度)；造成上述现象的另一原因是，在热氧化生长过程中，沟槽底部的热氧生长因其位置受到了应力和氧原子扩散的限制，导致生长速率较慢，上述原因一般在CD较小的沟槽中成为主导因素。功率器件沟槽栅底部的栅氧化层较薄会使器件沟槽栅在其底部位置更容易发生击穿，进而影响器件性能。
还需要指出的是，图1中所示的沟槽101仅为简略示意的沟槽形貌。在实际干法刻蚀后得到的沟槽形貌一般呈U型，即沟槽的底部形貌呈现一定的凹状弧度，该弧度一般可以通过改变干法刻蚀工艺参数以及沟槽开口宽度进行调整，而沟槽侧壁也可能根据干法刻蚀工艺的调整与垂直方向呈现一定夹角。
请参阅图2至图9，本实施例提供了一种沟槽栅结构及形成方法，其特征在于，包括如下步骤：
1)提供一衬底，所述衬底表面的晶面属于第一晶面族；
2)在所述衬底表面形成第一沟槽，所述第一沟槽的底部表面包含属于第一晶面族的晶面，所述第一沟槽的侧壁表面包含属于第二晶面族的晶面；
3)在所述第一沟槽的侧壁上形成隔离层；
4)对所述第一沟槽的底部进行具有晶面选择性的湿法刻蚀并形成第二沟槽，所述第二沟槽的表面包含属于第三晶面族的晶面；所述第三晶面族的晶面原子排列密度高于所述第一晶面族和所述第二晶面族的晶面原子排列密度；
5)去除所述隔离层，通过热氧化工艺在所述第一沟槽的侧壁及所述第二沟槽的表面形成热氧化层，所述第二沟槽表面的热氧化层的厚度大于所述第一沟槽侧壁的热氧化层的厚度。
在步骤1)中，请参阅图2，提供一衬底，所述衬底表面的晶面属于第一晶面族。作为示例，如图2所示，本实施例中，在N+掺杂衬底200的上方还依次形成有N-掺杂外延层200a、离子注入或炉管扩散形成的P-掺杂层200b和N+掺杂层200c。上述各层是功率器件结构的必要组成部分，本实施例所指衬底即包括了上述各层结构，而在本发明的其他实施案例中，上述各层结构还可以根据不同器件结构进行相应调整。当所述N+掺杂衬底200为硅衬底，且其表面的晶面为(100)面时，在其表面外延生长(epi)的硅的N-掺杂外延层200a的表面也为(100)面，且通过离子注入先后形成所述P-掺杂层200b和所述N+掺杂层200c后，所述N+掺杂层200c的表面为(100)面。可选地，上述各层除了硅材料外，还可以采用锗、锗硅或碳化硅材料等其他半导体材料构成。
在步骤2)中，请参阅图2至图3，在所述衬底表面形成第一沟槽201，所述第一沟槽201的底部表面包含属于第一晶面族的晶面，所述第一沟槽201的侧壁表面包含属于第二晶面族的晶面。可选地，对于硅衬底而言，在其立方晶系中，所述第一晶面族包括{100}，所述第二晶面族包括{110}。所述第一晶面族{100}包括了(100)、(010)和(001)等一系列晶面，所述第二晶面族也类似地包括了晶面族{110}中的(110)、(011)和(101)等一系列晶面。所述第一沟槽201的底部表面和侧壁表面的晶面分别是上述两个晶面族中的晶面。
作为示例，如图3所示，通过干法刻蚀在所述衬底表面形成所述第一沟槽201，对于硅衬底，刻蚀工艺气体可以选择SF6或HBr。干法刻蚀形成的所述第一沟槽201的底部为凹面或平面。U型槽在沟槽底部的形貌一般呈现一定弧度，且该弧度可以通过改变干刻工艺参数以及沟槽开口宽度进行调整。可选地，所述第一沟槽201的干法刻蚀采用硬掩膜层201a作为刻蚀掩膜，所述硬掩膜层201a可以选用二氧化硅材料，并通过光刻刻蚀进行图形化。
在步骤3)中，请参阅图4至图5，在所述第一沟槽201的侧壁上形成隔离层202。
作为示例，如图4至图5所示，形成所述隔离层202的方法包括如下步骤：
在所述第一沟槽201及所述衬底的表面沉积隔离材料层202a；
对所述隔离材料层202a进行各向异性的干法刻蚀，去除所述第一沟槽201的底部及所述衬底的表面的所述隔离材料层202a，并在所述第一沟槽201的侧壁上形成所述隔离层202。
如图4所示，采用化学气相沉积(CVD)或者原子层沉积(ALD)等薄膜沉积工艺在所述第一沟槽201及所述衬底的表面沉积隔离材料层202a。所述隔离材料层202a可以由二氧化硅或者氮化硅等材料构成。
如图5所示，采用各向异性的干法刻蚀，去除所述第一沟槽201的底部及所述衬底的表面的所述隔离材料层202a，并在所述第一沟槽201的侧壁上形成所述隔离层202。可选地，对于二氧化硅或者氮化硅的干法刻蚀气体可以选择CF4/CHF3等CF系气体，需要确保各向异性刻蚀以保留所述第一沟槽201的侧壁上的二氧化硅或者氮化硅材料，并确保刻蚀对于硅衬底具有较高选择比。
在步骤4)中，请参阅图6至图7，对所述第一沟槽201的底部进行具有晶面选择性的湿法刻蚀并形成第二沟槽203，所述第二沟槽203的表面包含属于第三晶面族的晶面；所述第三晶面族的晶面原子排列密度高于所述第一晶面族和所述第二晶面族的晶面原子排列密度。
作为示例，对于本实施例的硅衬底，所述湿法刻蚀采用四甲基氢氧化铵(TMAH)溶液作为刻蚀药液。对于硅衬底的(100)面，TMAH湿法刻蚀具有晶面选择性，在湿法刻蚀后能自发停止于(111)面等第三晶面族{111}的晶面。而所述第一沟槽201侧壁覆盖的隔离层202则能保护侧壁不会被湿法刻蚀损伤。刻蚀药液除了选择TMAH溶液外，还可以采用氢氧化钾(KOH)溶液等其他具有晶面选择性的湿法刻蚀药液。此类具有晶面选择性的湿法刻蚀药液在刻蚀硅衬底的(100)面等第一晶面族晶面时，其刻蚀速率可以达到刻蚀(111)面等第三晶面族晶面时的10～100倍，对于不同晶面的刻蚀选择性较高，因而能够自发停止于硅的(111)面等第三晶面族晶面。
作为示例，如图6所示，所述第二沟槽203为V型槽，所述V型槽的顶部开口大小与所述第一沟槽201的底部宽度基本保持一致。本实施例中所述第一沟槽201的底部晶面属于{100}晶面族，例如(100)面。在湿法刻蚀后停止于第三晶面族{111}的晶面，则所述湿法刻蚀所形成的所述第二沟槽203将呈V形，且V型槽两侧侧壁的晶面均属于第三晶面族{111}。例如，当V型槽一侧侧壁的晶面是(111)面时，另一侧为(1-1-1)面，两个晶面的夹角约为70.5°，两者与(100)面的夹角约为54.7°。此时，所述第一沟槽201侧壁的晶面可以是第二晶面族{110}中的(011)面，其与(111)面、(1-1-1)面的夹角约为144.7°。
作为示例，如图7所示，是湿法刻蚀过程的示意图。图7中，底部的V型槽为湿法刻蚀所得，其深度d即所述第二沟槽203的深度。宽度a代表了所述第一沟槽201的开口宽度，宽度b为所述隔离层202的厚度。从图7中可以看出，由于TMAH/KOH湿法刻蚀的晶面选择性，当刻蚀停止于(111)面时，基于所述隔离层202的厚度，还会在V型槽两侧形成具有宽度b的台阶结构。由于V型槽侧壁与沟槽底面的夹角θ是确定的，即(100)面与(111)面的夹角θ约为54.7°，则深度d可以由d＝(a/2-b)·tanθ计算得到。
需要指出的是，二氧化硅等材料构成的隔离层202对于湿法刻蚀的选择比较高，因此其可以设置为较薄的厚度，例如对于宽度a为1um(即1000nm、
Figure BDA0002473647850000071
)左右的第一沟槽201，而隔离层202的厚度一般设置为小于10nm，在本实施例中设为5nm(即
Figure BDA0002473647850000072
)，即宽度b相比宽度a可以忽略不计。深度d进而可以近似表示为：d＝(a/2)·tanθ，当θ＝54.7°时，d约等于0.706a。因此，对于宽度a确定的所述第一沟槽201，经湿法刻蚀形成的所述第二沟槽203的深度d也将是确定的。
在步骤5)中，请参阅图8至图9，去除所述隔离层202，通过热氧化工艺在所述第一沟槽201的侧壁及所述第二沟槽203的表面形成热氧化层204，所述第二沟槽203表面的热氧化层204的厚度大于所述第一沟槽侧壁201的热氧化层204的厚度。
作为示例，本实施例中，由于所述第一沟槽201表面界面属于第二晶面族{110}，而所述第二沟槽203表面界面属于第三晶面族{111}，由于第三晶面族{111}的原子层内原子排布密度及相邻原子层间距更大，其在相同热氧化条件下所形成的二氧化硅层的厚度将比所述第二沟槽203表面的二氧化硅层的厚度更厚。例如，在本实施例的一种热氧工艺条件下，所述第二沟槽203表面形成的所述热氧化层204要比所述第一沟槽201侧壁形成的所述热氧化层204厚20％以上。
作为示例，去除所述隔离层202的方法包括湿法刻蚀，当所述隔离层202为氮化硅层时，可以采用磷酸(H3PO4)溶液去除；而当所述隔离层202为二氧化硅层时，可以采用氢氟酸(HF)溶液去除。需要指出的是，当硬掩膜层201a为二氧化硅层时，去除二氧化硅的所述隔离层202时，也可以同时去除所述硬掩膜层201a，这并不影响本实施例的后续制程。图8至图9所示的是所述硬掩膜层201a为二氧化硅层，且所述隔离层202为氮化硅层的情况。所述硬掩膜层201a在TMAH或KOH湿法刻蚀时也能够保护硅衬底表面不被刻蚀，其可以在TMAH或KOH湿法刻蚀后根据实际制程需要在任意可能的站点进行去除。
作为示例，如图9所示，所述第二沟槽203具有多个表面，在所述热氧化工艺后，多个所述表面之间以及所述表面与所述第一沟槽201的侧壁之间具有圆角过渡区域。在本实施例中，所述第二沟槽203为V型槽，其相对的两个侧壁的晶面同属于第三晶面族{111}，并在顶部形成夹角。此外，所述第二沟槽203的两个侧壁还与所述第一沟槽201的侧壁具有夹角。在MOSFET或IGBT等功率器件中，如在沟槽栅中形成具有尖锐夹角的结构，则有可能在该结构位置易于发生击穿，进而影响器件性能。对此，在本实施例中虽然沟槽在湿法刻蚀后形成了多个互有夹角的表面，然而，在热氧化工艺后，上述表面之间将形成具有圆角的过渡区域。这是由于热氧化工艺中，热氧化所形成的二氧化硅层将根据其不同位置及扩散条件具有不同的生长速率，最终在不同表面交界处形成具有圆角的过渡区域。如图9所示，虚线框所框示的位置即是具有圆角的过渡区域，这将有助于防止出现因尖锐夹角而发生击穿所导致的器件失效。
需要指出的是，本实施例中采用在硅衬底上形成沟槽栅结构，所述硅衬底为立方晶系的金刚石结构，因此其{111}晶面族相比{100}、{110}等晶面族具有更高的原子排布密度。而在本发明的其他实施案例中，采用具有其他晶体结构的衬底时，本发明所述的第一晶面族、第二晶面族和第三晶面族都可以进行对应调整，以使所述第三晶面族的晶面在热氧化过程后形成相比其他晶面更厚的热氧化层。根据不同晶体结构中晶面关系的变化，所述第二沟槽的形貌也可能区别本实施例中的V型槽，而以其他形貌暴露出所述第三晶面族的晶面。此外，本实施例图示为了清楚展示热氧化层在沟槽各位置的厚度变化以及过渡区域圆角形貌，其厚度相比实际情况进行了更为夸张的展示，热氧化层的实际厚度如前文所述，相比沟槽宽度，其尺寸较小。
作为示例，在热氧化工艺形成所述热氧化层204后，还包括在沟槽中继续填充多晶硅等栅极材料层的工艺步骤。可选地，所述沟槽栅结构还可以包括分离栅结构，即在沟槽中引入分隔介质层，使所述分隔介质层下方的栅极材料构成分离栅结构。
作为示例，在形成了所述沟槽栅结构后，对于MOSFET或IGBT等功率器件制程，后续还将继续执行形成源漏区、金属布线层及钝化层等结构的工艺步骤，以形成完整的功率器件结构。此外，对于IGBT器件还包括对晶圆的背面进行减薄、注入、激光退火和金属化等工艺。上述各工艺步骤可以采用常规技术手段，此处不再赘述。
本实施例在沟槽栅底部区域形成的厚氧层不但能大幅提升功率器件在该位置的击穿电压，还能减少栅极至集电极的密勒电容，而在沟槽栅侧壁区域使用较薄的栅氧化层也能改善器件阈值电压的均匀性，使器件获得更低的阈值电压和导通电阻。当然，侧壁采用较薄栅氧化层的前提是其厚度能够确保器件的击穿电压仍然符合规格。此外，相比现有技术中增加底部栅氧化层厚度的工艺，本实施的工艺实施方法有效易行，这也减少了生产成本，增加了产品竞争力。
实施例二
请参阅图9，本实施例提供了一种沟槽栅结构，其特征在于，包括：
形成于衬底上的第一沟槽201和第二沟槽203；
形成于所述第一沟槽201和所述第二沟槽203表面的热氧化层204；
所述衬底表面的晶面属于第一晶面族，所述第一沟槽201的侧壁表面包含属于第二晶面族的晶面，所述第二沟槽203的表面包含属于第三晶面族的晶面，所述第三晶面族的晶面原子排列密度高于所述第一晶面族和所述第二晶面族的晶面原子排列密度，所述第二沟槽203表面的热氧化层204的厚度大于所述第一沟槽201侧壁的热氧化层204的厚度。
作为示例，所述衬底包括硅衬底，所述第一晶面族包括{100}，所述第二晶面族包括{110}，所述第三晶面族包括{111}。所述第二沟槽为V型槽，所述第二沟槽具有多个表面，多个所述表面之间具有圆角过渡区域。
作为示例，本实施例所述的沟槽栅结构可以用于MOSFET或IGBT等功率器件中，采用本实施例提供的沟槽栅结构能够有效解决现有技术中功率器件的沟槽栅结构底部的热氧化层较薄的问题。
综上所述，本发明提供了一种沟槽栅结构及形成方法，所述沟槽栅结构的形成方法包括如下步骤：提供一衬底，所述衬底表面的晶面属于第一晶面族；在所述衬底表面形成第一沟槽，所述第一沟槽的底部表面包含属于第一晶面族的晶面，所述第一沟槽的侧壁表面包含属于第二晶面族的晶面；在所述第一沟槽的侧壁上形成隔离层；对所述第一沟槽的底部进行具有晶面选择性的湿法刻蚀并形成第二沟槽，所述第二沟槽的表面包含属于第三晶面族的晶面；所述第三晶面族的晶面原子排列密度高于所述第一晶面族和所述第二晶面族的晶面原子排列密度；去除所述隔离层，通过热氧化工艺在所述第一沟槽的侧壁及所述第二沟槽的表面形成热氧化层，所述第二沟槽表面的热氧化层的厚度大于所述第一沟槽侧壁的热氧化层的厚度。所述沟槽栅结构包括：形成于衬底上的第一沟槽和第二沟槽；形成于所述第一沟槽和所述第二沟槽表面的热氧化层；所述衬底表面的晶面属于第一晶面族，所述第一沟槽的侧壁表面包含属于第二晶面族的晶面，所述第二沟槽的表面包含属于第三晶面族的晶面，所述第三晶面族的晶面原子排列密度高于所述第一晶面族和所述第二晶面族的晶面原子排列密度，所述第二沟槽表面的热氧化层的厚度大于所述第一沟槽侧壁的热氧化层的厚度。本发明通过引入一种新的沟槽栅结构及形成方法，采用具有晶面选择性的湿法刻蚀使沟槽底部呈特定晶面，并在热氧化后在沟槽底部形成相比侧壁更厚的栅氧化层，从而避免了因底部栅氧化层较薄而引发的器件失效问题，提升了功率器件的击穿电压，改善了阈值电压的均匀性及器件的可靠性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种沟槽栅结构的形成方法，其特征在于，包括如下步骤：
提供一衬底，所述衬底表面的晶面属于第一晶面族；
在所述衬底表面形成第一沟槽，所述第一沟槽的底部表面包含属于第一晶面族的晶面，所述第一沟槽的侧壁表面包含属于第二晶面族的晶面；
在所述第一沟槽的侧壁上形成隔离层；
对所述第一沟槽的底部进行具有晶面选择性的湿法刻蚀并形成第二沟槽，所述第二沟槽的表面包含属于第三晶面族的晶面；所述第三晶面族的晶面原子排列密度高于所述第一晶面族和所述第二晶面族的晶面原子排列密度；
去除所述隔离层，通过热氧化工艺在所述第一沟槽的侧壁及所述第二沟槽的表面形成热氧化层，所述第二沟槽表面的热氧化层的厚度大于所述第一沟槽侧壁的热氧化层的厚度。
2.根据权利要求1所述的沟槽栅结构的形成方法，其特征在于，所述衬底包括硅衬底，所述第一晶面族包括{100}，所述第二晶面族包括{110}，所述第三晶面族包括{111}。
3.根据权利要求1所述的沟槽栅结构的形成方法，其特征在于，所述湿法刻蚀采用四甲基氢氧化铵溶液或氢氧化钾溶液作为刻蚀药液。
4.根据权利要求1所述的沟槽栅结构的形成方法，其特征在于，形成所述第一沟槽的方法包括干法刻蚀。
5.根据权利要求1所述的沟槽栅结构的形成方法，其特征在于，所述第一沟槽的底部为凹面或平面。
6.根据权利要求1所述的沟槽栅结构的形成方法，其特征在于，形成所述隔离层的方法包括如下步骤：
在所述第一沟槽及所述衬底的表面沉积隔离材料层；
对所述隔离材料层进行各向异性的干法刻蚀，去除所述第一沟槽的底部及所述衬底的表面的所述隔离材料层，并在所述第一沟槽的侧壁上形成所述隔离层。
7.根据权利要求1所述的沟槽栅结构的形成方法，其特征在于，所述第二沟槽为V型槽。
8.根据权利要求1所述的沟槽栅结构的形成方法，其特征在于，所述第二沟槽具有多个表面，在所述热氧化工艺后，多个所述表面之间以及所述表面与所述第一沟槽的侧壁之间具有圆角过渡区域。
9.一种沟槽栅结构，其特征在于，包括：
形成于衬底上的第一沟槽和第二沟槽，所述第二沟槽形成于所述第一沟槽的下方；
形成于所述第一沟槽和所述第二沟槽表面的热氧化层；
所述衬底表面的晶面属于第一晶面族，所述第一沟槽的侧壁表面包含属于第二晶面族的晶面，所述第二沟槽的表面包含属于第三晶面族的晶面，所述第三晶面族的晶面原子排列密度高于所述第一晶面族和所述第二晶面族的晶面原子排列密度，所述第二沟槽表面的热氧化层的厚度大于所述第一沟槽侧壁的热氧化层的厚度。
10.根据权利要求1所述的沟槽栅结构的形成方法，其特征在于，所述衬底包括硅衬底，所述第一晶面族包括{100}，所述第二晶面族包括{110}，所述第三晶面族包括{111}。
11.根据权利要求1所述的沟槽栅结构的形成方法，其特征在于，所述第二沟槽为V型槽。
12.根据权利要求1所述的沟槽栅结构的形成方法，其特征在于，所述第二沟槽具有多个表面，多个所述表面之间具有圆角过渡区域。
13.一种功率器件，其特征在于，包括如权利要求9至12中任一项所述的沟槽栅结构。
CN202010356464.1A 2020-04-29 2020-04-29 沟槽栅结构及形成方法 Pending CN113571413A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010356464.1A CN113571413A (zh) 2020-04-29 2020-04-29 沟槽栅结构及形成方法
US17/243,061 US11456367B2 (en) 2020-04-29 2021-04-28 Trench gate structure and method of forming a trench gate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010356464.1A CN113571413A (zh) 2020-04-29 2020-04-29 沟槽栅结构及形成方法

Publications (1)

Publication Number Publication Date
CN113571413A true CN113571413A (zh) 2021-10-29

Family

ID=78158584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010356464.1A Pending CN113571413A (zh) 2020-04-29 2020-04-29 沟槽栅结构及形成方法

Country Status (2)

Country Link
US (1) US11456367B2 (zh)
CN (1) CN113571413A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11810940B2 (en) * 2020-10-26 2023-11-07 Omnivision Technologies, Inc. Pointed-trench pixel-array substrate and associated fabrication method
CN114883185A (zh) * 2022-07-01 2022-08-09 深圳芯能半导体技术有限公司 一种高电流密度的igbt芯片制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200980A (ja) * 2006-01-24 2007-08-09 Fuji Electric Device Technology Co Ltd 半導体装置とその製造方法
CN102024848A (zh) * 2010-11-04 2011-04-20 天津环鑫科技发展有限公司 用于功率器件的沟槽结构及其制造方法
US20110115015A1 (en) * 2009-11-17 2011-05-19 Chiao-Shun Chuang Trench devices having improved breakdown voltages and method for manufacturing same
CN102280384A (zh) * 2011-07-05 2011-12-14 上海宏力半导体制造有限公司 功率沟槽式金属氧化物半导体场效应晶体管制作工艺
US20110318895A1 (en) * 2009-01-09 2011-12-29 Niko Semiconductor Co., Ltd. Fabrication method of trenched power mosfet
CN102646603A (zh) * 2012-04-24 2012-08-22 上海宏力半导体制造有限公司 沟槽型mos的形成方法
US20120319168A1 (en) * 2011-06-20 2012-12-20 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN109473474A (zh) * 2018-11-09 2019-03-15 上海擎茂微电子科技有限公司 沟槽绝缘栅双极型晶体管器件及其生成方法
CN111081778A (zh) * 2019-11-28 2020-04-28 深圳第三代半导体研究院 一种碳化硅沟槽型mosfet器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101852342B1 (ko) * 2011-03-23 2018-04-27 삼성전자주식회사 반도체 소자 및 그의 제조방법
CN102800700B (zh) * 2011-05-26 2015-04-29 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
JP2013069964A (ja) * 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200980A (ja) * 2006-01-24 2007-08-09 Fuji Electric Device Technology Co Ltd 半導体装置とその製造方法
US20110318895A1 (en) * 2009-01-09 2011-12-29 Niko Semiconductor Co., Ltd. Fabrication method of trenched power mosfet
US20110115015A1 (en) * 2009-11-17 2011-05-19 Chiao-Shun Chuang Trench devices having improved breakdown voltages and method for manufacturing same
CN102024848A (zh) * 2010-11-04 2011-04-20 天津环鑫科技发展有限公司 用于功率器件的沟槽结构及其制造方法
US20120319168A1 (en) * 2011-06-20 2012-12-20 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN102280384A (zh) * 2011-07-05 2011-12-14 上海宏力半导体制造有限公司 功率沟槽式金属氧化物半导体场效应晶体管制作工艺
CN102646603A (zh) * 2012-04-24 2012-08-22 上海宏力半导体制造有限公司 沟槽型mos的形成方法
CN109473474A (zh) * 2018-11-09 2019-03-15 上海擎茂微电子科技有限公司 沟槽绝缘栅双极型晶体管器件及其生成方法
CN111081778A (zh) * 2019-11-28 2020-04-28 深圳第三代半导体研究院 一种碳化硅沟槽型mosfet器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周永溶, 半导体材料, 31 December 1992 (1992-12-31), pages 4 *

Also Published As

Publication number Publication date
US20210343850A1 (en) 2021-11-04
US11456367B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
KR101802715B1 (ko) 반도체 디바이스의 제조 방법
US7476578B1 (en) Process for finFET spacer formation
JPS6340337A (ja) 集積回路分離法
US8114755B2 (en) Method of manufacturing semiconductor device
US20100193862A1 (en) Semiconductor device and method of manufacturing the same
KR20150097503A (ko) 결함 이동 및 격자 불일치된 에피택셜 막
US11127840B2 (en) Method for manufacturing isolation structure for LDMOS
CN113571413A (zh) 沟槽栅结构及形成方法
CN113013028A (zh) 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
CN110634951B (zh) 半导体器件及其形成方法
CN111986992A (zh) 沟槽刻蚀方法
US10522619B2 (en) Three-dimensional transistor
CN111613583A (zh) 半导体器件及其形成方法
CN112951765B (zh) 半导体结构及其形成方法
US11502194B2 (en) MOSFET manufacturing method
CN109148294B (zh) 半导体结构及其形成方法
US11769665B2 (en) Power device structures and methods of making
KR101051809B1 (ko) 고전압 소자 및 그의 제조방법
TWI746094B (zh) 半導體結構及其形成方法
KR100948307B1 (ko) 반도체 소자의 제조 방법
US20230369328A1 (en) Semiconductor structure and method for forming same
KR100905463B1 (ko) 반도체 장치 및 이의 제조방법
CN116779441A (zh) 半导体结构的形成方法
CN115881523A (zh) 沟槽式栅极及其制作方法
CN116403906A (zh) 屏蔽栅沟槽mosfet的制造方法及mosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination