CN115881523A - 沟槽式栅极及其制作方法 - Google Patents
沟槽式栅极及其制作方法 Download PDFInfo
- Publication number
- CN115881523A CN115881523A CN202310076932.3A CN202310076932A CN115881523A CN 115881523 A CN115881523 A CN 115881523A CN 202310076932 A CN202310076932 A CN 202310076932A CN 115881523 A CN115881523 A CN 115881523A
- Authority
- CN
- China
- Prior art keywords
- gate
- layer
- substrate
- forming
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种沟槽式栅极及其制作方法，所述方法包括：提供一衬底，在所述衬底上形成栅极；形成第一栅氧化层在所述栅极的顶部及侧壁；形成外延层，所述外延层位于所述栅极两侧的所述衬底上。本发明先形成栅极再形成外延层，使得栅极的侧壁及底部被所述外延层与所述衬底所包围，从而形成沟槽式栅极，与现有技术相比，无需形成沟槽，从而避免了在高深宽比的沟槽内填充多晶硅，降低了栅极制作的工艺难度，避免了栅极内孔隙的产生，从而提高了器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种沟槽式栅极及其制作方法。
背景技术
功率器件通常包括平面栅器件和沟槽栅器件。其中，沟槽栅器件的沟槽型栅极是在衬底或者外延层中刻蚀形成沟槽，在沟槽里填充多晶硅形成栅极，因此其栅极位于衬底的内部。沟槽栅器件由于其集中度较高，导通电阻较低，具有较低的栅-漏电荷密度、较大的电流容量，因而具备较低的开关损耗和较快的开关速度，被广泛地应用在低压功率领域。
然而，随着集成电路集成度的不断增加，沟槽的深宽比（Aspect ratio）也在不断增加，在利用多晶硅对沟槽进行填充时容易在沟槽内形成孔隙，从而影响器件的性能。
图1是现有技术中一沟槽式栅极的结构示意图，如图1所示，在衬底10内形成有沟槽11，在沟槽11的侧壁及底部形成有栅氧化层12，在沟槽11内填充有多晶硅形成栅极13。而由于沟槽11深宽比的增加，在填充多晶硅时容易产生孔隙，从而在栅极13内形成孔隙14，由此影响了器件的性能。
发明内容
本发明的目的在于提供一种沟槽式栅极及其制作方法，无需形成沟槽，从而避免了在沟槽内填充多晶硅，避免了沟槽式栅极内孔隙的产生，提高了器件的性能。
为解决上述技术问题，本发明提供一种沟槽式栅极的制作方法，包括以下步骤：提供一衬底，在所述衬底上形成栅极；
形成第一栅氧化层在所述栅极的顶部及侧壁；以及，
形成外延层，所述外延层位于所述栅极两侧的所述衬底上。
可选的，所述制作方法还包括：形成第二栅氧化层在所述衬底上，所述第二栅氧化层位于所述栅极与所述衬底之间。
可选的，形成所述第二栅氧化层与所述栅极的步骤包括：
依次形成栅氧化材料层与栅极材料层在所述衬底上；
形成图形化的掩膜层在所述栅极材料层上；
以所述图形化的掩膜层为掩膜依次对所述栅极材料层与所述栅氧化材料层进行刻蚀，至暴露出所述衬底，形成所述栅极与所述第二栅氧化层；以及，
去除所述图形化的掩膜层。
可选的，形成所述第一栅氧化层的方法包括：湿法氧化、干法氧化或化学气相沉积。
可选的，在形成所述第一栅氧化层之后，在形成所述外延层之前，所述制作方法还包括：利用RCA标准清洗法，对所述衬底表面进行预处理以及钝化。
可选的，形成外延层，所述外延层位于所述栅极两侧的所述衬底上的方法包括：
形成外延材料层，所述外延材料层覆盖所述衬底与所述栅极；以及，
去除部分所述外延材料层，至暴露出所述第一栅氧化层，剩余的所述外延材料层作为外延层包围所述栅极的侧壁。
可选的，通过外延生长法形成所述外延材料层；通过平坦化工艺或刻蚀工艺去除部分所述外延材料层。
可选的，形成所述栅极之前，所述制作方法还包括：对所述衬底进行离子注入，在所述衬底远离所述栅极的一面形成漏区。
可选的，形成所述外延层之后，所述制作方法还包括：对所述外延层进行离子注入，形成源区。
相应的，本发明还提供一种沟槽式栅极，采用如上所述的沟槽式栅极的制作方法制作而成。
本发明提供的沟槽式栅极及其制作方法中，首先在衬底上形成栅极，接着在栅极的顶部及侧壁形成第一栅氧化层，之后在栅极两侧的衬底上形成外延层，使得栅极的侧壁及底部被所述外延层与所述衬底所包围，从而形成沟槽式栅极，与现有技术相比，无需形成沟槽，从而避免了在高深宽比的沟槽内填充多晶硅，降低了栅极制作的工艺难度，避免了栅极内孔隙的产生，从而提高了器件的性能。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1是现有技术中一沟槽式栅极的结构示意图。
图2是本发明一实施例提供的沟槽式栅极的制作方法的流程图。
图3是本发明一实施例提供的形成栅极之后的结构示意图。
图4是本发明一实施例提供的形成第一栅氧化层之后的结构示意图。
图5是本发明一实施例提供的形成外延材料层之后的结构示意图。
图6是本发明一实施例提供的形成外延层之后的结构示意图。
附图标记：
图1中：10-衬底；11-沟槽；12-栅氧化层；13-栅极；14-孔隙。
图3至图6中，100-衬底；110-第二栅氧化层；120-栅极；130-第一栅氧化层；140-外延材料层；150-外延层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图2是本发明一实施例提供的沟槽式栅极的制作方法的流程图。
如图2所示，所述沟槽式栅极的制作方法包括以下步骤：
S1：提供一衬底，在所述衬底上形成栅极；
S2：形成第一栅氧化层在所述栅极的顶部及侧壁；
S3：形成外延层，所述外延层位于所述栅极两侧的所述衬底上。
本发明提供的沟槽式栅极的制作方法中，首先在衬底上形成栅极，接着在栅极的顶部及侧壁形成第一栅氧化层，之后在栅极两侧的衬底上形成外延层，使得栅极的侧壁及底部被所述外延层与所述衬底所包围，从而形成沟槽式栅极，与现有技术相比，无需形成沟槽，从而避免了在高深宽比的沟槽内填充多晶硅，降低了栅极制作的工艺难度，避免了栅极内孔隙的产生，从而提高了器件的性能。
图3是本发明一实施例提供的形成栅极之后的结构示意图，图4是本发明一实施例提供的形成第一栅氧化层之后的结构示意图，图5是本发明一实施例提供的形成外延材料层之后的结构示意图，图6是本发明一实施例提供的形成外延层之后的结构示意图。接下来，将结合图2与图3~图6对本发明一实施例所提供的沟槽式栅极的制作方法进行详细说明。
在步骤S1中，请参照图2所示，提供一衬底100，所述衬底100上形成栅极120。
其中，所述衬底100的材料可以为硅、锗、锗硅、碳化硅、砷化镓或镓化铟等，也可以是绝缘体上硅，绝缘体上锗；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底100的材料为硅，且优选为单晶硅。
在所述衬底100上还形成有第二栅氧化层110，所述第二栅氧化层110位于所述衬底100与所述栅极120之间，且所述第二栅氧化层110的尺寸与所述栅极120的尺寸保持一致。所述第二栅氧化层110的材质包含氧化硅，所述栅极120的材质包含多晶硅，但不限于此。
具体的，首先，在所述衬底100上依次形成栅氧化材料层（未图示）与栅极材料层（未图示）；接着，在所述栅极材料层上形成掩膜层（未图示），所述掩膜层的材料可以为氮化硅，例如，可以在所述掩膜层上形成光刻层，对所述光刻胶层进行曝光与显影形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜对所述掩膜层进行刻蚀，形成图形化的掩膜层；以所述图形化的掩膜层为掩膜依次对所述栅极材料层与所述栅氧化材料层进行刻蚀，至暴露出所述衬底100，形成第二栅氧化层110与栅极120；最后，去除所述图形化的光刻胶层与所述图形化的掩膜层，当然，所述图形化的光刻胶层也可以在形成所述图形化的掩膜层之后直接去除。
本实施例中，是依次形成所述栅氧化材料层与所述栅极材料层之后进行刻蚀，形成所述栅极120与所述第二栅氧化层110。在其他实施例中，也可以形成所述栅氧化材料层之后直接进行刻蚀形成所述第二栅氧化层110，之后形成栅极材料层，栅极材料层覆盖所述第二栅氧化层110与所述衬底100，再对所述栅极材料层进行刻蚀在所述第二栅氧化层110上形成所述栅极120，本发明对此不作限定。
本实施例中，可以采用热氧化法形成所述栅氧化材料层，可以采用化学气相沉积法形成所述栅极材料层，当然，也可以采用本领域技术人员已知的其他方法形成所述栅氧化材料层与所述栅极材料层。可以采用各向同性方法刻蚀所述栅极材料层与所述栅氧化材料层，例如等离子体化学刻蚀，也可以采用各向异性方法刻蚀所述栅极材料层与所述栅氧化材料层，例如等离子体物理刻蚀，本发明对此不作限定。
本实施例中，可以根据需要形成多个彼此间隔的所述栅极120，图3中以两个所述栅极120为例进行说明，在每个所述栅极120与所述衬底100之间均形成有第二栅氧化层110。
在步骤S2中，请参照图4所示，形成第一栅氧化层130在所述栅极120的顶部及侧壁。
具体的，首先，可以采用湿法氧化、干法氧化或化学气相沉积的方法形成所述第一栅氧化层130，所述第一栅氧化层130覆盖所述衬底100以及所述栅极120的顶部及侧壁，接着，去除所述衬底100上的所述第一栅氧化层130，保留所述栅极120顶部及侧壁的所述第一栅氧化层130，形成如图4所示的结构。
所述第一栅氧化层130的材质优选为氧化硅。所述第一栅氧化层130用于保护所述栅极120，并作为后续外延生长所述外延材料层140时所述衬底100与所述栅极120之间的隔离窗口，同时所述第一栅氧化层130与所述第二栅氧化层110作为后续沟槽式栅极的栅氧化层。
在步骤S3中，请参考图6所示，形成外延层150，所述外延层150位于所述栅极120两侧的所述衬底100上。
首先，利用RCA标准清洗法对所述衬底100表面进行预处理以及钝化。RCA是一种目前普遍使用的湿式化学清洗法，是1965年由美国新泽西州普林斯顿RCA实验室的Kern和Puotinen等人提出的。RCA标准清洗法一般首先去除衬底100表面的有机玷污，然后溶解氧化膜，最后再去除颗粒、金属等沾污，同时使所述衬底100表面钝化。
然后，请参考图5所示，形成外延材料层140，所述外延材料层140覆盖所述衬底100与所述栅极120。示例性的，可以采用外延生长法（Epitaxial Growth）形成所述外延材料层140，所述衬底100上的所述外延材料层140为单晶硅，所述栅极120顶部由于晶向不同形成的所述外延材料层140为多晶硅。接着，去除部分所述外延材料层140，至暴露出所述第一栅氧化层130，剩余的所述外延材料层140作为外延层150，形成如图6所示的结构。所述栅极120顶部的所述外延材料层140被去除，所述外延层150为采用外延生长法在所述衬底100上形成的，所述外延层150与所述衬底100的材质相同，均优选为单晶硅，所述栅极120的侧壁及底部被所述外延层150与所述衬底100所包围，从而形成沟槽式栅极。
可以采用平坦化工艺去除部分所述外延材料层140，例如对所述外延材料层140进行化学机械研磨，至暴露出所述第一栅氧化层130。或者，也可以采用刻蚀工艺去除部分所述外延材料层140，至暴露出所述第一栅氧化层130，本发明对此不作限定。
本发明提供的沟槽式栅极的制作方法中，首先在衬底100上形成栅极120，接着在栅极120的顶部及侧壁形成第一栅氧化层130，之后在栅极120两侧的衬底100上形成外延层150，使得栅极120的侧壁及底部被所述外延层150与所述衬底100所包围，从而形成沟槽式栅极，与现有技术相比，无需形成沟槽，也无需在沟槽内填充多晶硅，从而避免了在高深宽比的沟槽内填充多晶硅，降低了栅极制作的工艺难度，避免了栅极内孔隙的产生，提高了器件的性能。
本实施例中，在所述衬底100上形成所述栅极120之前，所述制作方法还包括：对所述衬底100进行离子注入，在所述衬底100远离所述栅极120的一侧形成漏区（未图示）。将所述衬底100上形成栅极120的一面作为正面，与之相反的一面作为背面，则首先在所述衬底100的背面进行离子注入形成漏区，之后在所述衬底100的正面形成第二栅氧化层110与所述栅极120，当然，在形成所述漏区之后，在形成所述第二栅氧化层110之前，或者在形成所述漏区之前，还可以对所述衬底100的正面或背面进行离子注入，使得所述衬底100为N型衬底，例如N+衬底。在形成所述外延层150之后，还可以对所述外延层150进行离子注入，在所述栅极120两侧形成源区。
在形成所述外延材料层140的过程中可以通入不同的反应气体使得所述外延材料层140本身带有特定的P或N类型的导体特性。或者，最终形成所述外延层150之后，对所述外延层150进行离子注入，使得所述外延层150为P型外延层或N型外延层。示例性的，本实施例中，所述外延层150的底部（即包围所述栅极120底部及侧壁底部的区域）为N型外延层，在所述外延层150的中部（包围所述栅极120的侧壁中部的区域）形成P阱区域，之后在P阱区域上形成源区（即包围所述栅极120的侧壁顶部的区域）。
相应的，本发明还提供一种沟槽式栅极，采用如上所述的沟槽式栅极的制作方法制作而成。请参考图6所示，所述沟槽式栅极包括：
衬底100；
位于衬底100上的外延层150；
位于所述外延层150内的沟槽，所述沟槽暴露出所述衬底100；
第二栅氧化层110，位于所述沟槽的底部；
第一栅氧化层130，位于所述沟槽的侧壁以及顶部；
栅极120，位于所述沟槽内，被所述第一栅氧化层130与第二栅氧化层110所包围。
从图6中可以看到，在所述外延层150内形成有沟槽，所述栅极120位于所述沟槽内构成沟槽式栅极，即采用本发明所提供的沟槽式栅极的制作方法制作而成的所述沟槽式栅极的结构，与采用现有技术中采用先刻蚀外延层形成沟槽，然后在所述沟槽内形成栅极的方法制作而成的沟槽式栅极的结构相同。然而，在本发明提供的沟槽式栅极的制作方法中，先形成所述栅极120，再形成包围所述栅极120的侧壁的所述外延层150，并无需制作沟槽再进行填充，与现有技术相比，降低了工艺难度，避免了孔隙的产生。
综上所述，本发明提供的沟槽式栅极及其制作方法中，首先在衬底上形成栅极，接着在栅极的顶部及侧壁形成第一栅氧化层，之后在栅极两侧的衬底上形成外延层，使得栅极的侧壁及底部被所述外延层与所述衬底所包围，从而形成沟槽式栅极，与现有技术相比，无需形成沟槽，从而避免了在高深宽比的沟槽内填充多晶硅，降低了栅极制作的工艺难度，避免了栅极内孔隙的产生，从而提高了器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种沟槽式栅极的制作方法，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上形成栅极；
形成第一栅氧化层在所述栅极的顶部及侧壁；以及，
形成外延层，所述外延层位于所述栅极两侧的所述衬底上。
2.如权利要求1所述的沟槽式栅极的制作方法，其特征在于，所述制作方法还包括：形成第二栅氧化层在所述衬底上，所述第二栅氧化层位于所述栅极与所述衬底之间。
3.如权利要求2所述的沟槽式栅极的制作方法，其特征在于，形成所述第二栅氧化层与所述栅极的步骤包括：
依次形成栅氧化材料层与栅极材料层在所述衬底上；
形成图形化的掩膜层在所述栅极材料层上；
以所述图形化的掩膜层为掩膜依次对所述栅极材料层与所述栅氧化材料层进行刻蚀，至暴露出所述衬底，形成所述栅极与所述第二栅氧化层；以及，
去除所述图形化的掩膜层。
4.如权利要求1所述的沟槽式栅极的制作方法，其特征在于，形成所述第一栅氧化层的方法包括：湿法氧化、干法氧化或化学气相沉积。
5.如权利要求1所述的沟槽式栅极的制作方法，其特征在于，在形成所述第一栅氧化层之后，在形成所述外延层之前，所述制作方法还包括：利用RCA标准清洗法，对所述衬底表面进行预处理以及钝化。
6.如权利要求1所述的沟槽式栅极的制作方法，其特征在于，形成外延层，所述外延层位于所述栅极两侧的所述衬底上的方法包括：
形成外延材料层，所述外延材料层覆盖所述衬底与所述栅极；以及，
去除部分所述外延材料层，至暴露出所述第一栅氧化层，剩余的所述外延材料层作为外延层包围所述栅极的侧壁。
7.如权利要求6所述的沟槽式栅极的制作方法，其特征在于，通过外延生长法形成所述外延材料层；通过平坦化工艺或刻蚀工艺去除部分所述外延材料层。
8.如权利要求1所述的沟槽式栅极的制作方法，其特征在于，形成所述栅极之前，所述制作方法还包括：对所述衬底进行离子注入，在所述衬底远离所述栅极的一面形成漏区。
9.如权利要求1所述的沟槽式栅极的制作方法，其特征在于，形成所述外延层之后，所述制作方法还包括：对所述外延层进行离子注入，形成源区。
10.一种沟槽式栅极，其特征在于，采用如权利要求1~9中任一项所述的沟槽式栅极的制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310076932.3A CN115881523A (zh) | 2023-02-08 | 2023-02-08 | 沟槽式栅极及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310076932.3A CN115881523A (zh) | 2023-02-08 | 2023-02-08 | 沟槽式栅极及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115881523A true CN115881523A (zh) | 2023-03-31 |
Family
ID=85760848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310076932.3A Pending CN115881523A (zh) | 2023-02-08 | 2023-02-08 | 沟槽式栅极及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115881523A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035500A (zh) * | 2012-06-04 | 2013-04-10 | 上海华虹Nec电子有限公司 | 沟槽栅的形成方法 |
| US20140335663A1 (en) * | 2013-02-11 | 2014-11-13 | Commissariat A L'energie Atomique Et Aux Ene Alt | Method of making a transitor |
| CN104253151A (zh) * | 2013-06-27 | 2014-12-31 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| CN112951715A (zh) * | 2019-12-10 | 2021-06-11 | 芯恩（青岛）集成电路有限公司 | 沟槽栅结构及沟槽型场效应晶体管结构的制备方法 |
-
2023
- 2023-02-08 CN CN202310076932.3A patent/CN115881523A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035500A (zh) * | 2012-06-04 | 2013-04-10 | 上海华虹Nec电子有限公司 | 沟槽栅的形成方法 |
| US20140335663A1 (en) * | 2013-02-11 | 2014-11-13 | Commissariat A L'energie Atomique Et Aux Ene Alt | Method of making a transitor |
| CN104253151A (zh) * | 2013-06-27 | 2014-12-31 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| CN112951715A (zh) * | 2019-12-10 | 2021-06-11 | 芯恩（青岛）集成电路有限公司 | 沟槽栅结构及沟槽型场效应晶体管结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10629736B2 (en) | Semiconductor structure and method for semiconductor device fabrication with improved source drain epitaxy | |
| US6991991B2 (en) | Method for preventing to form a spacer undercut in SEG pre-clean process | |
| US8822304B2 (en) | Isolation structure profile for gap filing | |
| US6852604B2 (en) | Manufacturing method of semiconductor substrate | |
| JP4750342B2 (ja) | Ｍｏｓ−ｆｅｔおよびその製造方法、並びに半導体装置 | |
| US10204985B2 (en) | Structure and formation method of semiconductor device structure | |
| CN113257921B (zh) | 半导体结构 | |
| CN107731918B (zh) | 半导体结构及其制造方法 | |
| KR101831037B1 (ko) | 반도체 디바이스 구조체를 형성하기 위한 방법 | |
| CN108878361A (zh) | 半导体器件及其制造方法 | |
| CN113053752A (zh) | 半导体器件及其制造方法 | |
| CN115799072B (zh) | 屏蔽栅沟槽功率器件及其制作方法 | |
| CN115881523A (zh) | 沟槽式栅极及其制作方法 | |
| KR930004125B1 (ko) | 반도체장치의 소자 분리방법 | |
| CN114823841A (zh) | 半导体结构及其形成方法 | |
| CN109786337B (zh) | 半导体结构及其形成方法 | |
| CN110571266A (zh) | Finfet器件及其制备方法 | |
| CN117153866B (zh) | 一种半导体器件及其制作方法 | |
| US20230282698A1 (en) | Semiconductor device and manufacturing methods thereof | |
| CN110571259B (zh) | Finfet器件及其制备方法 | |
| CN109841527B (zh) | 半导体结构及其形成方法 | |
| US6852634B2 (en) | Low cost method of providing a semiconductor device having a high channel density | |
| CN107731685B (zh) | 半导体结构的形成方法 | |
| CN114864479A (zh) | 半导体器件及其制作方法 | |
| JP2003031585A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230331 |