CN113544832A - 晶片评估方法 - Google Patents

晶片评估方法 Download PDF

Info

Publication number
CN113544832A
CN113544832A CN202080019134.1A CN202080019134A CN113544832A CN 113544832 A CN113544832 A CN 113544832A CN 202080019134 A CN202080019134 A CN 202080019134A CN 113544832 A CN113544832 A CN 113544832A
Authority
CN
China
Prior art keywords
sample
heat treatment
time
epitaxial layer
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080019134.1A
Other languages
English (en)
Inventor
朴正吉
金慈暎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Siltron Co Ltd
Original Assignee
SK Siltron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Siltron Co Ltd filed Critical SK Siltron Co Ltd
Publication of CN113544832A publication Critical patent/CN113544832A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

实施例提供了外延晶片评估方法，该方法包括以下步骤：将晶片切割成第一试样和第二试样；在不同条件下生长第一试样和第二试样的外延层，并对第一试样和第二试样的外延层进行热处理；以及测量第一试样和第二试样的外延层中的每个外延层中掺杂剂的扩散距离。

Description

晶片评估方法
技术领域
实施例涉及用于评估晶片的方法，并且更具体地涉及能够在制造诸如半导体之类的器件的过程中维持外延层的均匀厚度的用于评估晶片的方法。
背景技术
被用作用于制造电子组件(诸如半导体或太阳能电池)的材料的硅晶片在通过提拉(Czochralski(CZ))方法等生长出硅单晶锭之后，通过执行一系列的工艺而被制造。然后，半导体通过一系列的工艺(诸如将预定的离子植入晶片并形成电路图案)而被制造。
CMOS图像传感器(CIS)可被划分为正面照明图像传感器(FSI)和背面照明图像传感器(BSI)。在制造BSI的工艺中，载体晶片被附接到外延层上，体硅晶片的部分通过机械研磨来移除，并使用湿法蚀刻方法对其执行蚀刻，使得仅外延层的部分保留。
在该情况下，需要控制湿法蚀刻之后残余的外延层的厚度。另外，由于BSI工艺在不同温度下的热效应，硼可能会在湿法蚀刻之前从体硅晶片扩散到外延层中，并且硼浓度的差异可能会导致湿法蚀刻期间的蚀刻速率的差异，这可能导致残余外延层的膜厚度的不均匀性。
图1示出外延层的厚度与硼浓度之间的关系。
在图1中，纵轴表示硼(B)的浓度，横轴表示外延层的厚度等，并且红色(如EPI)表示外延层生长之后每个区域中的硼的浓度。硼的浓度从衬底通过外延层(EPI层)到载体(BSI载体)下降，因为存在于衬底中的硼到内部的扩散存在限制。
在图1中，黑色(在BSI中)表示热处理之后的硼的浓度，并且从中可以看出，热处理之后各层中硼的浓度高于热处理前，因为在热处理期间，硼扩散到内部，即在载体方向上扩散，并且其浓度增加。也就是说，当在高温下执行热处理时，氧沉淀物(SiO2)中的硅(Si)原子可能从晶格中逃逸，晶格之间的间隙中硅原子的浓度增加并且硼扩散，而晶格与硼原子之间增加的硅原子切换其位置。
因此，当硼的浓度增加时，湿法蚀刻工艺可能进行得更快，并且因此在热处理之后且随后进行研磨和湿法蚀刻，残余外延层的厚度可能会减小。
发明内容
技术问题
实施例提供了晶片评估方法，该方法能够在形成外延晶片的过程中维持外延层的均匀厚度。
技术方案
在实施例中，评估晶片的方法包括：将晶片切割成第一试样和第二试样，在不同条件下生长第一试样和第二试样的外延层，并对第一试样和第二试样的外延层进行热处理，以及测量第一试样和第二试样的外延层中的每个外延层中掺杂剂的扩散距离。
掺杂剂的扩散距离的测量可以使用二次离子质谱法(SIMS)和扩散电阻探测法(SRP)中的至少一种来执行。
第一试样的外延层的热处理时间、生长温度和生长时间以及晶片的蚀刻时间可以与第二试样的外延层的热处理时间、生长温度和生长时间以及晶片的蚀刻时间相同，而第一试样的热处理温度可以高于第二试样的热处理温度。
第一试样的热处理温度可以最多比第二试样的热处理温度高10℃。
第一试样的外延层的热处理温度、生长温度和生长时间以及晶片的蚀刻时间可以与第二试样的外延层的热处理温度、生长温度和生长时间以及晶片的蚀刻时间相同，而第一试样的热处理时间可以短于第二试样的热处理时间。
第一试样的热处理时间可以最多比第二试样的热处理时间短30秒。
第一试样的外延层的热处理温度、热处理时间、以及生长温度和生长时间可以与第二试样的外延层的热处理温度、热处理时间、以及生长温度和生长时间相同，而第一试样的蚀刻时间可以短于第二试样的蚀刻时间。
第一试样的蚀刻处理时间可以最多比第二试样的蚀刻时间短5秒。
有益效果
根据实施例的用于评估外延晶片的方法，在BSI热处理工艺中，影响外延层的剩余的膜厚度的因素是EPI工艺温度和时间，和蚀刻时间。具体地，随着EPI工艺温度增加，EPI工艺时间减少，并且蚀刻时间减少，促进了硼的扩散，并且外延层中的硼的密度增加。
附图说明
图1图示出外延层的厚度与硼浓度之间的关系。
图2是根据实施例的用于评估晶片的方法的示例的流程图。
图3图示出热处理之前和热处理之后硼的扩散距离。
图4a至图4c图示出硼的BMD数量和扩散距离的改变取决于热处理温度的改变。
图5图示出硼的扩散距离的改变取决于热处理温度的改变。
图6图示出硼的扩散距离的改变取决于蚀刻时间的改变。
图7a和图7b图示出外延层生长之后和外延层蚀刻之后的外延层曲线和硼扩散。
图8图示出BMD密度的改变取决于外延层的生长温度的改变。
图9a至图9c图示出硼的扩散距离取决于外延层的生长温度的改变。
最佳实施方式
下面，现在将详细参考本发明的优选实施例，其示例在各附图中示出。
然而，根据本发明的实施例可以以各种其他形式来实现，并且不应被解释为限制本发明的范围，并且这些实施例被提供以向本领域的普通技术人员更完整地解释本发明。
另外，诸如“第一”和“第二”、“上”和“下”等关系术语不一定要求或暗示此类实体或要素之间的任何物理或逻辑关系或顺序，并且可仅用于将一个实体或要素与另一个实体或要素进行区分。
图2是根据实施例的用于评估晶片的方法的示例的流程图。
在根据实施例的用于评估晶片的方法中，为了预测热处理和蚀刻之后残余外延层的厚度的不均匀性，晶片被切割成第一试样和第二试样(S110)，第一试样和第二试样的外延层在不同条件下被生长和热处理(S120)，并且第一试样和第二试样的外延层中的每个外延层中的掺杂剂(硼)的扩散距离被测量(S130)。
将对此进行详细描述。
在根据实施例的评估晶片的方法中使用的硅晶片通过以下步骤来制备：由CZ方法等等研磨所生长的硅单晶锭的外周表面，切割以便以晶片的形式薄切单晶硅锭，研磨以改善晶片的平整度同时将晶片抛光到所期望的厚度，蚀刻以从晶片移除受损层，抛光以改善表面镜面光洁度和平整度，清洗以从晶体表面移除污染物，形成氧化膜、快速热处理等。
首先，一个晶片可以被切割成第一试样和第二试样。在该情况下，外延层可以在不同的条件下在第一试样和第二试样上被生长和热处理，但一个试样可以被热处理，而另一个试样可以不被热处理。
另外，掺杂剂(例如硼(B))在第一试样和第二试样的外延层中的每个外延层中的扩散距离可以被测量。在该情况下，掺杂剂的扩散距离的测量可以使用二次离子质谱法(SIMS)、激光显微镜、原子力显微镜(AFM)、和扩散电阻探测法(SRP)中的至少一种来执行。
图3图示出热处理之前和热处理之后硼的扩散距离。在此，热处理是指包括向衬底供应氢气(H2)随后进行烘烤的工艺。实质上，可以执行使用盐酸(HCl)气体的干法蚀刻以及外延层的沉积。烘烤是移除衬底上的原生氧化物的工艺，而蚀刻是用于控制衬底的缺陷或激活其表面的工艺。
如从图3可以看出，在外延层的相同深度处，热处理之后(Af.H/T)的硼的浓度大于热处理之前(Be.H/T)的硼的浓度，并且其原因是如上所述的硼的扩散在高温下更加活跃。
另外，当外延层相对于第一试样和第二试样在不同条件下生长时，一个条件被改变而其他条件固定，使得该一个条件对硼的扩散的影响可以被确定。
首先，第一试样的外延层的热处理时间、生长温度和生长时间以及晶片的蚀刻时间可以与第二试样的外延层的热处理时间、生长温度和生长时间以及晶片的蚀刻时间相同，而第一试样的热处理温度可以与第二试样的热处理温度不同。具体地，第一试样的热处理温度可以设置为高于第二试样的热处理温度。
随着热处理温度增加，晶片中具有小尺寸的所有晶核都可以被移除，因此，对于稍后生长为BMD而言，晶核的临界尺寸可以增加。因此，随着热处理温度增加，热处理之后BMD的数量或密度可能减少，BMD的数量或密度可能减小，硼的扩散电势也可能降低，并且因此硼的密度可能降低。
图4a至图4c图示出硼的BMD数量和扩散距离的改变取决于热处理温度的改变。
每个图中的横轴表示热处理温度，图4a中的纵轴表示BMD的密度，图4b中的纵轴表示硼的扩散距离，并且图4c中的纵轴表示硼的标准化扩散距离。
从图4a到图4c可以看出，随着热处理温度增加，BMD的浓度降低，并且硼的扩散距离也减小。
另外，第一试样的热处理温度被设置为最多比第二试样的热处理温度高10℃，以便清楚地检测硼的扩散距离的差异，并且不改变第一试样和第二试样的外延层的其他特性。
在另一实施例中，第一试样的外延层的热处理温度、生长温度和生长时间、以及晶片的蚀刻时间可以与第二试样的外延层的晶片的热处理温度、外延层的生长温度、以及晶片的蚀刻时间相同，而第一试样的热处理时间可以与第二试样的热处理时间不同。更具体地，第一试样的热处理时间可以被设置为短于第二试样的热处理时间。
图5图示出硼的扩散距离的改变取决于热处理时间的改变。在图5中，横轴表示热处理时间，并且纵轴表示硼的标准化扩散距离。从图5可以看出，随着热处理时间增加，硼的扩散距离增加。从图4a到图4c可以看出，随着热处理温度增加，BMD的数量或密度减小，并且因此硼的扩散距离也减小。然而，从图5可以看出，随着热处理时间增加，硼的扩散距离减小。基于此，可以看出，即使热处理时间增加，BMD的数量或密度也不减小。
在这方面，从参考图6描述的示例可以看出，随着热处理时间减少，随后所生长的外延层的倾斜度变大，因此抑制了热处理期间的硼扩散。
另外，第一试样的热处理时间被设置为最多比第二试样的热处理时间长30秒，以便清楚地检测硼的扩散距离的差异，并且不改变第一试样和第二试样的外延层的其他特性。
在另一实施例中，第一试样的外延层的热处理温度和热处理时间、以及生长温度和生长时间可以与第二试样的外延层的热处理温度和热处理时间、以及生长温度和生长时间相同，而第一试样的蚀刻时间可以与第二试样的蚀刻时间不同。具体地，第一试样的蚀刻时间可以被设置为短于第二试样的蚀刻时间。
使用盐酸(HCl)将蚀刻执行到约为50纳米(nm)的厚度。图6图示出硼的扩散距离的改变取决于蚀刻时间的改变，横轴表示蚀刻时间，并且纵轴表示硼的标准化扩散距离。从图6可以看出，硼的扩散距离随着蚀刻时间增加而减少。
图7a和图7b图示出外延层的生长之后和对外延层进行蚀刻之后的外延层曲线和硼扩散。从图7a和图7b可以看出，蚀刻之后的残余外延层的曲线(残余曲线(res.曲线))与外延层生长之后的残余外延层曲线之间存在差异。因此，残余外延层曲线的差异指示硼在热处理期间的扩散距离。换句话说，随着蚀刻时间减少，随后所生长的外延层的倾斜度变大，因此抑制了热处理期间的硼扩散。
另外，第一试样的蚀刻时间被设置为最多比第二试样的蚀刻时间短5秒，以便清楚地检测硼的扩散距离的差异，并且不改变第一试样和第二试样的外延层的其他特性。
另外，确定了硼的扩散距离改变与否取决于外延层生长温度的改变。
图8图示出BMD密度的改变取决于外延层的生长温度的改变，并且图9a至图9c图示出硼的扩散距离取决于外延层的生长温度。
如图8所示，即使外延层的生长温度被改变，BMD的数量和密度也不存在差异。如图9a至图9c所示，即使外延层的生长温度被改变，硼的扩散距离的改变程度也是类似的。
从上述实施例可以看出，影响残余外延层在热处理期间的厚度的因素是热处理温度、热处理时间、和蚀刻时间，并且更具体地，随着热处理温度增加，热处理时间减少、蚀刻时间减少、硼的扩散增加，并且因此外延层中硼的密度增加。
对本领域技术人员显而易见的是可以对本发明作出各种修改和变化而不背离本发明的精神或范围。
因此，本发明旨在涵盖本发明的多种修改和变化，只要这些修改和变化在所附权利要求书及其等效方案的范围内。
工业实用性
根据实施例的用于评估外延晶片的方法可在制造诸如半导体之类的器件的工艺中使用，以维持外延层的均匀厚度。

Claims (7)

1.一种评估晶片的方法，所述方法包括：
将晶片切割成第一试样和第二试样；
在不同的条件下生长所述第一试样和所述第二试样的外延层，并对所述第一试样和所述第二试样的外延层进行热处理；以及
测量所述第一试样和所述第二试样中的外延层中的每个外延层中的掺杂剂的扩散距离。
2.根据权利要求1所述的方法，其特征在于，所述第一试样的外延层的热处理时间、生长温度和生长时间、以及晶片的蚀刻时间与所述第二试样的外延层的热处理时间、生长温度和生长时间、以及晶片的蚀刻时间相同，而所述第一试样的热处理温度高于所述第二试样的热处理温度。
3.根据权利要求1所述的方法，其特征在于，所述第一试样的热处理温度最多比所述第二试样的热处理温度高10℃。
4.根据权利要求1所述的方法，其特征在于，所述第一试样的外延层的热处理温度、生长温度和生长时间、以及晶片的蚀刻时间与所述第二试样的外延层的热处理温度、生长温度和生长时间、以及晶片的蚀刻时间相同，而所述第一试样的热处理时间短于所述第二试样的热处理时间。
5.根据权利要求4所述的方法，其特征在于，所述第一试样的热处理时间最多比所述第二试样的热处理时间短30秒。
6.根据权利要求1所述的方法，其特征在于，所述第一试样的外延层的热处理温度、热处理时间、以及生长温度和生长时间与所述第二试样的外延层的热处理温度、热处理时间、以及生长温度和生长时间相同，而所述第一试样的蚀刻时间短于所述第二试样的蚀刻时间。
7.根据权利要求6所述的方法，其特征在于，所述第一试样的蚀刻时间最多比所述第二试样的蚀刻时间短5秒。
CN202080019134.1A 2019-03-06 2020-01-23 晶片评估方法 Pending CN113544832A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190025722A KR102331799B1 (ko) 2019-03-06 2019-03-06 웨이퍼의 평가 방법
KR10-2019-0025722 2019-03-06
PCT/KR2020/001171 WO2020180010A1 (ko) 2019-03-06 2020-01-23 웨이퍼의 평가 방법

Publications (1)

Publication Number Publication Date
CN113544832A true CN113544832A (zh) 2021-10-22

Family

ID=72338716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080019134.1A Pending CN113544832A (zh) 2019-03-06 2020-01-23 晶片评估方法

Country Status (4)

Country Link
US (1) US11769697B2 (zh)
KR (1) KR102331799B1 (zh)
CN (1) CN113544832A (zh)
WO (1) WO2020180010A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056986A (ja) * 2003-08-01 2005-03-03 Komatsu Electronic Metals Co Ltd 熱処理炉内の半導体ウェーハの表面温度測定方法およびこの方法に用いられる温度モニタウェーハ
KR20060072694A (ko) * 2004-12-23 2006-06-28 주식회사 실트론 에피택셜 웨이퍼의 도펀트 분포 분석방법
JP2011155130A (ja) * 2010-01-27 2011-08-11 Covalent Materials Tokuyama Corp エピタキシャルウェーハ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260448A (ja) * 1996-03-27 1997-10-03 Ricoh Co Ltd Ｓｉｍｓによる分析方法
JP2001168038A (ja) * 1999-12-10 2001-06-22 Sony Corp 単結晶シリコン層およびそのエピタキシャル成長方法ならびに半導体装置
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7786025B1 (en) * 2009-03-17 2010-08-31 International Business Machines Corporation Activating dopants using multiple consecutive millisecond-range anneals
KR101644640B1 (ko) * 2010-07-22 2016-08-02 삼성전자주식회사 에피택셜 성장 공정 평가 방법 및 에피택셜막 형성 방법
KR101810643B1 (ko) * 2016-02-02 2017-12-19 에스케이실트론 주식회사 에피텍셜 웨이퍼의 평탄도 제어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056986A (ja) * 2003-08-01 2005-03-03 Komatsu Electronic Metals Co Ltd 熱処理炉内の半導体ウェーハの表面温度測定方法およびこの方法に用いられる温度モニタウェーハ
KR20060072694A (ko) * 2004-12-23 2006-06-28 주식회사 실트론 에피택셜 웨이퍼의 도펀트 분포 분석방법
JP2011155130A (ja) * 2010-01-27 2011-08-11 Covalent Materials Tokuyama Corp エピタキシャルウェーハ及びその製造方法

Also Published As

Publication number Publication date
KR102331799B1 (ko) 2021-11-29
WO2020180010A1 (ko) 2020-09-10
KR20200107119A (ko) 2020-09-16
US20220148925A1 (en) 2022-05-12
US11769697B2 (en) 2023-09-26

Similar Documents

Publication Publication Date Title
TWI395844B (zh) 矽晶圓及其製造方法
KR102384041B1 (ko) 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
US10615085B2 (en) Method for predicting thickness of oxide layer of silicon wafer
KR20010092733A (ko) 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법
US11047800B2 (en) Method of evaluating carbon concentration of silicon sample, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, method of manufacturing silicon single crystal ingot, silicon single crystal ingot and silicon wafer
US9240316B2 (en) Method for producing an epitaxially coated semiconductor wafer
US20220146444A1 (en) Method for measuring resistivity of silicon single crystal
KR100298529B1 (ko) 실리콘에서의오염물제거와소수캐리어수명개선을위한방법
JPH1050715A (ja) シリコンウェーハとその製造方法
US11769697B2 (en) Wafer evaluation method
KR101524913B1 (ko) 실리콘 웨이퍼
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
US20120299156A1 (en) Wafer processing method
CN111279461B (zh) 由单晶硅组成的半导体晶片
JP3896919B2 (ja) シリコンウエーハのＮｉ汚染の評価方法
JP6848900B2 (ja) 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法
JP2004214402A (ja) 半導体基板及びその製造方法
JP3874255B2 (ja) シリコンウェーハ中のｂｍｄサイズの評価方法
KR100712057B1 (ko) 실리콘 단결정층의 제조 방법 및 실리콘 단결정층
JP5742739B2 (ja) 金属汚染評価用シリコン基板の選別方法
US20170234960A1 (en) Surface photovoltage calibration standard
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR20090116646A (ko) 실리콘 웨이퍼 및 이의 제조방법
JP5565012B2 (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法
JP2022175082A (ja) 半導体単結晶基板の結晶欠陥評価方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination