KR20200107119A - 웨이퍼의 평가 방법 - Google Patents

웨이퍼의 평가 방법 Download PDF

Info

Publication number
KR20200107119A
KR20200107119A KR1020190025722A KR20190025722A KR20200107119A KR 20200107119 A KR20200107119 A KR 20200107119A KR 1020190025722 A KR1020190025722 A KR 1020190025722A KR 20190025722 A KR20190025722 A KR 20190025722A KR 20200107119 A KR20200107119 A KR 20200107119A
Authority
KR
South Korea
Prior art keywords
specimen
heat treatment
epitaxial layer
wafer
time
Prior art date
Application number
KR1020190025722A
Other languages
English (en)
Other versions
KR102331799B1 (ko
Inventor
박정길
김자영
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020190025722A priority Critical patent/KR102331799B1/ko
Priority to US17/436,683 priority patent/US11769697B2/en
Priority to PCT/KR2020/001171 priority patent/WO2020180010A1/ko
Priority to CN202080019134.1A priority patent/CN113544832A/zh
Publication of KR20200107119A publication Critical patent/KR20200107119A/ko
Application granted granted Critical
Publication of KR102331799B1 publication Critical patent/KR102331799B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

실시예는 웨이퍼를 제1 시편과 제2 시편으로 컷팅(cutting)하는 단계; 상기 제1 시편과 제2 시편을 조건을 달리하여 에피택셜층을 성장시키고 열처리하는 단계; 및 상기 제1 시편과 제2 시편의 에피택셜층 내에서 도펀트의 확산 거리를 각각 측정하는 단계를 포함하는 에피택셜 웨이퍼의 평가 방법을 제공한다.

Description

웨이퍼의 평가 방법{METHOD FOR EVALUATING WAFER}
실시예는 웨이퍼의 평가 방법에 관한 것으로, 보다 상세하게는 반도체 등의 소자 제조 공정에서 에피택셜층의 두께를 고르게 유지하려는 웨이퍼의 평가 방법에 관한 것이다.
반도체 등의 전자 부품이나 태양 전지를 생산하기 위한 소재로 사용되는 실리콘 웨이퍼(wafer)는, 쵸크랄스키(czochralski, CZ) 법 등으로 실리콘 단결정 잉곳을 성장시킨 후, 일련의 공정을 통하여 제조된다. 그리고, 웨이퍼에 소정의 이온을 주입하고 회로 패턴을 형성하는 등의 공정을 거쳐서 반도체가 제조된다.
CIS(CMOS Image Sensor)는 FSI(Front side illuminated image sensor)와 BSI (Back side illuminated image sensor)로 구분할 수 있는데, BSI를 제조하는 공정의 경우 에피택셜층(Epitaxial layer) 위에 캐리어 웨이퍼를 부착한 후 기계적 그라인딩(chanical grinding)을 통하여 벌크 실리콘 웨이퍼의 일부를 제거하고 습식 식각 방식으로 식각을 진행하여 에피택셜층의 일부만을 남긴다.
이때, 습식 식각 후에 잔존하는 에피택셜층의 두께를 관리할 필요가 있다. 그리고, BSI 공정의 다양한 온도에 열 효과로 인하여 습식 식각 전에 에피택셜층으로 벌크 실리콘 웨이퍼로부터의 보론(Boron) 확산이 발생할 수 있고, 보론 농도의 차이는 습식 식각 시에 식각 속도(etching rate)의 차이를 유발하여, 에피택셜층의 잔막 두께의 불균일을 초래할 수 있다.
도 1은 에피택셜층의 두께와 보론 농도의 관계를 나타낸다.
도 1에서 세로축은 보론(B)의 농도를 나타내고, 가로축은 에피택셜층 등의 두께를 나타내며, 적색(As EPI)은 에피택셜층의 성장 후에 각 영역에서의 보론의 농도를 나타낸다. 기판(Substrate)으로부터 에피틱셜층(EPI layer)을 거쳐서 캐리어(BSI carier) 방향으로 갈수록 보론의 농도가 낮아지는데, 기판에 존재하던 보론이 내부로 확산하는데는 한계가 있기 때문이다.
도 1에서 흑색(BSI 中)은 열처리 후의 보론의 농도를 나타내는데, 각 층에서의 보론의 농도가 열처리 이전보다 큰 것을 알 수 있으며, 이는 열처리 공정 중에 보론이 내부, 즉 캐리어 방향으로 확산되어 농도가 증가하기 때문이다. 즉, 고온에서 열처리가 진행되면 산소 석출물(SiO2) 내의 실리콘(Si) 원자가 격자 밖으로 빠져나올 수 있고, 격자 간의 실리콘 원자가 증가하며, 증가된 격자 간의 실리콘 원자와 보론 원자가 위치를 바꾸며 보론이 확산하게 된다.
따라서, 보론의 농도가 증가하면 습식 식각 공정이 더 빠르게 진행될 수 있고, 따라서 열처리 공정 이후에 그라인딩(Grinding) 및 습식 식각 공정을 진행하고 잔존하는 에피택셜층(Residual layer)의 두께가 작아질 수 있다.
실시예는 에피택셜 웨이퍼의 제조 공정에서 에피택셜층의 두께가 고르게 유지되는 웨이퍼의 평가 방법을 제공하고자 한다.
실시예는 웨이퍼를 제1 시편과 제2 시편으로 컷팅(cutting)하는 단계; 상기 제1 시편과 제2 시편을 조건을 달리하여 에피택셜층을 성장시키고 조건을 달리하여 열처리하는 단계; 및 상기 제1 시편과 제2 시편의 에피택셜층 내에서 도펀트의 확산 거리를 각각 측정하는 단계를 포함하는 에피택셜 웨이퍼의 평가 방법을 제공한다.
도펀트의 확산 거리 측정은, SIMS(secondary ion mass spectrometry), 레이저 마이크로스코프(Laser Microscope) 및 AFM(Atomic Force Microscope) 중 적어도 하나를 사용하여 이루어질 수 있다.
제1 시편과 제2 시편의 열처리 시간과 에피택셜층의 성장 온도와 성장 시간 및 웨이퍼의 식각 시간은 동일하되, 상기 제1 시편의 열처리 온도는 상기 제2 시편의 열처리 온도보다 높을 수 있다.
제1 시편의 열처리 온도는 상기 제2 시편의 열처리 온도보다 10℃ 이내의 범위에서 높을 수 있다.
제1 시편과 제2 시편의 열처리 온도와 에피택셜층의 성장 온도와 성장 시간 및 웨이퍼의 식각 시간은 동일하되, 상기 제1 시편의 열처리 시간은 상기 제2 시편의 열처리 온도보다 짧을 수 있다.
제1 시편의 열처리 시간은 상기 제2 시편의 열처리 시간보다 30초 이내의 범위에서 짧을 수 있다.
제1 시편과 제2 시편의 열처리 온도와 열처리 시간 및 에피택셜층의 성장 온도와 성장 시간은 동일하되, 상기 제1 시편의 식각 시간은 상기 제2 시편의 식각 시간보다 짧을 수 있다.
제1 시편의 식각 시간은 상기 제2 시편의 식각 시간보다 5초 이내의 범위에서 짧을 수 있다.
실시예에 따른 에피택셜 웨이퍼의 평가 방법에 따르면, 열처리 공정에서 에피택셜층의 잔막 두께에 영향을 미치는 요소는, 열처리 온도와 열처리 시간 및 식각 시간이고고, 상세하게는 열처리 온도를 증가시키고 열처리 시간을 짧게 하고 또한 식각 시간을 짧게 할수록 보론의 확산이 증가되어 에피택셜층의 내부에서 보론의 밀도가 증가한다.
도 1은 에피택셜층의 두께와 보론 농도의 관계를 나타낸 도면이고,
도 2는 실시예에 따른 웨이퍼의 평가 방법의 일실시예의 흐름도이고,
도 3은 열처리 전과 후의 보론의 확산 거리를 나타낸 도면이고,
도 4a 내지 도 4c는 열처리 온도의 변화에 따른 BMD 개수와 보론의 확산 거리 변화를 나타낸 도면이고,
도 5는 열처리 시간의 변화에 따른 보론의 확산 거리 변화를 나타낸 도면이고,
도 6은 식각 시간의 변화에 따른 보론의 확산 거리 변화를 나타낸 도면이고,
도 7a와 도 7b는 에피택셜층 성장 후와 식각 후의 에피층의 프로파일과 보론의 확산을 나타낸 도면이고,
도 8은 에피택셜층의 성장 온도 변화에 따른 BMD 밀도 변화를 나타낸 도면이고,
도 9a 내지 도 9c는 에피택셜층의 성장 온도 변화에 따른 보론의 확산 거리를 나타낸 도면이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.
그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도 2는 실시예에 따른 웨이퍼의 평가 방법의 일실시예의 흐름도이다.
실시예에 따른 웨이퍼의 평가 방법은, 에피택셜 웨이퍼에서 열처리와 식각 공정 등 후에 잔존하는 에피택셜층의 잔만 두께의 불균일 형산을 예측하기 위하여, 웨이퍼를 제1 시편과 제2 시편으로 컷팅하고(S11), 상기 제1 시편과 제2 시편을, 각각 조건을 달리하여 열처리하고 에피택셜층을 성장시키고(S120), 제1 시편과 제2 시편의 에피택셜층 내에서 도펀트(보론)의 확산 거리를 각각 측정(S130)할 수 있다.
상세히 설명하면 다음과 같다.
실시예에 따른 웨이퍼의 평가 방법에 사용되는 실리콘 웨이퍼는 CZ법 등으로 성장된 실리콘 단결정 잉곳의 외주면을 가공하는 연삭 공정, 단결정 실리콘 잉곳(ingot)을 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정, 원하는 웨이퍼의 두께로 연마하면서 평탄도를 개선하는 래핑 공정(lapping), 웨이퍼 내부의 손상(damage)층 제거를 위한 식각 공정(etching), 표면 경면화 및 평탄도를 향상시키기 위한 폴리싱 공정(polishing)을 진행한 후, 웨이퍼 표면의 오염물질을 제거하기 위하여 후술하는 세정 공정(cleaning)과 산화막 형성 공정 및 급속 열처리(Rapid thermal process) 공정 등을 통하여 제조될 수 있다.
먼저, 하나의 웨이퍼를 제1 시편과 제2 시편으로 컷팅(cutting)할 수 있다. 이때, 제1 시편과 제2 시편에 각각 조건을 달리하여 에피택셜층을 성장시키고 열처리할 수 있는데, 하나의 시편을 열처리하고 다른 하나의 시편은 열처리를 진행하지 않을 수도 있다.
그리고, 제1 시편과 제2 시편의 에피택셜층 내에서 도펀트, 예를 들면 보론(B)의 확산 거리를 각각 측정할 수 있다. 이때, 도펀트의 확산 거리 측정은, SIMS(secondary ion mass spectrometry), 레이저 마이크로스코프(Laser Microscope) 및 AFM(Atomic Force Microscope) 중 적어도 하나를 사용하여 진행될 수 있다.
도 3은 열처리 전과 후의 보론의 확산 거리를 나타낸 도면이다. 여기서의 열처리 공정은 기판에 수소(H2) 가스를 공급하여 베이킹(baking)하는 공정을 뜻하고, 이어서 염산(HCl) 가스를 이용한 건식 식각을 진행하고 에피택셜층의 증착을 진행할 수 있다. 베이킹 공정은 기판 상의 자연 산화물(native oxide)을 제거하는 공정이고, 식각 공정은 기판의 결함 제어 또는 표면 활성화를 위한 공정이다.
도 3에서, 에피택셜층 내의 동일한 깊이(Depth)에서 열처리 전의 보론(Be. H/T)보다 열처리 후의 보론(Af./ H/T)의 농도가 더 큰 것을 알 수 있으며, 전술한 바와 같이 고온에서 보론의 확산이 더 활발하기 때문이다.
그리고, 제1,2 시편에 대하여 조건을 달리하여 에피팩셜층을 성정시킬 때, 다른 조건들은 고정하되 하나의 조건을 달리하여 에피택셜층을 성장시켜서, 상기 하나의 조건이 보론의 확산에 미치는 영향을 파악할 수 있다.
먼저, 제1 시편과 제2 시편의 열처리 시간과 에피택셜층의 성장 온도와 성장 시간 및 웨이퍼의 식각 시간을 동일하게 하고, 열처리 온도를 달리할 수 있다. 구체적으로는, 제1 시편의 열처리 온도를 제2 시편의 열처리 온도보다 높게 설정할 수 있다.
열처리 온도가 높을수록 웨이퍼 내에서 크기(size)가 작은 핵은 모두 소멸될 수 있으므로, 후에 BMD로 성장하기 위한 핵의 임계 크기가 증가할 수 있다. 따라서, 열처리 온도가 증가함에 따라서 열처리 후의 BMD 개수 내지 밀도가 감소할 수 있고, 따라서 BMD 개수 내지 밀도가 감소함에 따라서 보론의 확산 경향 역시 감소하여, 보론의 밀도가 감소할 수 있다.
도 4a 내지 도 4c는 열처리 온도의 변화에 따른 BMD 개수와 보론의 확산 거리 변화를 나타낸 도면이다.
각 그래프에서 가로축은 열처리 온도이고, 도 4a에서 세로축은 BMD의 밀도를 나타내고, 도 4b에서 세로축은 보론의 확산 거리를 나타내고, 도 4c에서 세로축은 보론의 정규화된(Normalized) 확산 거리를 나타낸다.
도 4a 내지 도 4c로부터 열처리 온도가 증가함에 따라, BMD의 농도가 감소하고 또한 보론의 확산 거리도 감소함을 알 수 있었다.
그리고, 보론의 확산 거리의 차이점을 뚜렷하게 확인하되, 제1,2 시편의 에피택셜층의 다른 특성이 달라지지 않도록 제1 시편의 열처리 온도를 제2 시편의 열처리 온도보다 10℃ 이내의 범위에서 높게 설정할 수 있다.
다른 실시예에서, 제1 시편과 제2 시편의 열처리 온도와 에피택셜층의 성장 온도와 성장 시간 및 웨이퍼의 식각 시간을 동일하게 하고, 열처리 시간을 달리할 수 있다. 상세하게는, 제1 시편의 열처리 시간을 상기 제2 시편의 열처리 온도보다 짧게 설정할 수 있다.
도 5는 열처리 시간의 변화에 따른 보론의 확산 거리 변화를 나타낸 도면이다. 도 5에서 가로축은 열처리 시간을 나타내고, 세로축은 보론의 정규화된 확산거리를 나타낸다. 도 5에서 열처리 시간이 증가할수록 보론의 확산 거리도 증가함을 알 수 있었다. 상술한 도 4a 내지 도4c에서는 열처리 온도가 증가할수록 BMD개수 내지 밀도가 감소하여 보론의 확산 거리도 감소하였으나, 도 5로부터 열처리 시간이 증가할수록 보론의 확산 거리가 감소하는 것으로부터 열처리 시간이 증가하더라도 BMD 개수 내지 밀도가 감소하지는 않는다고 추정할 수 있었다.
이에 대하여 도 6에서 설명하는 실시예에서 추정된 바와 유사하게, 열처리 시간이 감소할수록 후에 성장되는 에피택셜층의 경사가 급해지고, 따라서 열처리 공정에서 보론의 확산을 억제하는 것으로 추정할 수 있다.
그리고, 보론의 확산 거리의 차이점을 뚜렷하게 확인하되, 제1,2 시편의 에피택셜층의 다른 특성이 달라지지 않도록 제1 시편의 열처리 시간을 제2 시편의 열처리 시간보다 30초 이내의 범위에서 높게 설정할 수 있다.
또 다른 실시예에서, 제1 시편과 제2 시편의 열처리 온도와 열처리 시간 및 에피택셜층의 성장 온도와 성장 시간은 동일하게 하고, 식각 시간을 달리 설정할 수 있다. 구체적으로, 제1 시편의 식각 시간을 제2 시편의 식각 시간보다 짧게 설정할 수 있다.
습식 식각은 염산(HCl)을 사용하여 진행하였고, 약 50 나노미터(nm) 내외의 두께로 식각을 진행하였다. 도 6은 식각 시간의 변화에 따른 보론의 확산 거리 변화를 나타낸 도면이고, 가로축은 식각 시간을 나타내고 세로축은 보론의 정규화된 확산 거리를 나타낸다. 도 6에서 식각 시간이 증가할수록 보론의 확산 거리가 감소함을 알 수 있었다.
도 7a와 도 7b는 에피택셜층 성장 후와 식각 후의 에피층의 프로파일과 보론의 확산을 나타낸 도면이다. 도 7a 및 도 7b에 도시된 바와같이, 식각 후 잔여 프로파일(res. profile)의 차이와 에피택셜층의 성장 후 잔여 프로파일의 차이가 나타나며, 따라서 이러한 잔여 프로파일의 차이가 열처리에서 보론이 확산되는 거리의 차이를 나타낸 것을 알 수 있다. 즉, 식각 시간이 증가할수록 후에 성장되는 에피택셜층의 경사가 급해지고, 따라서 열처리 공정에서 보론의 확산을 억제하는 것으로 추정할 수 있다.
그리고, 보론의 확산 거리의 차이점을 뚜렷하게 확인하되, 제1,2 시편의 에피택셜층의 다른 특성이 달라지지 않도록 제1 시편의 식각 시간을 제2 시편의 식각 시간보다 5초 이내의 범위에서 짧게 설정할 수 있다.
그리고, 에피택셜층의 성장 온도의 변화에 따라 보론의 확산 거리가 변화하는지 확인하였다.
도 8는 에피택셜층의 성장 온도 변화에 따른 BMD 밀도 변화를 나타낸 도면이고, 도 9a 내지 도 9c는 에피택셜층의 성장 온도 변화에 따른 보론의 확산 거리를 나타낸 도면이다.
도 8에 도시된 바와같이 에피택셜층의 성장 온도가 달라지더라도 BMD 개수 내지 밀도의 차이는 없으며, 또한 도 9a 내지 도 9c에 도시된 바와 같이 에피택셜층의 성장 온도가 달라지더라도 보론의 확산 거리의 변화도는 유사한 것을 알 수 있었다.
상술한 실시예들로부터 열처리 공정에서 에피택셜층의 잔막 두께에 영향을 미치는 요소는, 열처리 온도와 열처리 시간 및 식각 시간임을 알 수 있었고, 상세하게는 열처리 온도를 증가시키고 열처리 시간을 짧게 하고 또한 식각 시간을 짧게 할수록 보론의 확산이 증가되어 에피택셜층의 내부에서 보론의 밀도가 증가함을 알 수 있었다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (8)

  1. 웨이퍼를 제1 시편과 제2 시편으로 컷팅(cutting)하는 단계;
    상기 제1 시편과 제2 시편을 조건을 달리하여 에피택셜층을 성장시키고 열처리하는 단계; 및
    상기 제1 시편과 제2 시편의 에피택셜층 내에서 도펀트의 확산 거리를 각각 측정하는 단계를 포함하는 에피택셜 웨이퍼의 평가 방법.
  2. 제1 항에 있어서,
    상기 도펀트의 확산 거리 측정은, SIMS(secondary ion mass spectrometry), 레이저 마이크로스코프(Laser Microscope) 및 AFM(Atomic Force Microscope) 중 적어도 하나를 사용하여 이루어지는 에피택셜 웨이퍼의 평가 방법.
  3. 제1 항 또는 제2 항에 있어서,
    상기 제1 시편과 제2 시편의 열처리 시간과 에피택셜층의 성장 온도와 성장 시간 및 웨이퍼의 식각 시간은 동일하되, 상기 제1 시편의 열처리 온도는 상기 제2 시편의 열처리 온도보다 높은 에피택셜 웨이퍼의 평가 방법.
  4. 제1 항에 있어서,
    상기 제1 시편의 열처리 온도는 상기 제2 시편의 열처리 온도보다 10℃ 이내의 범위에서 높은 에피택셜 웨이퍼의 평가 방법.
  5. 제1 항 또는 제2 항에 있어서,
    상기 제1 시편과 제2 시편의 열처리 온도와 에피택셜층의 성장 온도와 성장 시간 및 웨이퍼의 식각 시간은 동일하되, 상기 제1 시편의 열처리 시간은 상기 제2 시편의 열처리 온도보다 짧은 에피택셜 웨이퍼의 평가 방법.
  6. 제5 항에 있어서,
    상기 제1 시편의 열처리 시간은 상기 제2 시편의 열처리 시간보다 30초 이내의 범위에서 짧은 에피택셜 웨이퍼의 평가 방법.
  7. 제1 항 또는 제2 항에 있어서,
    상기 제1 시편과 제2 시편의 열처리 온도와 열처리 시간 및 에피택셜층의 성장 온도와 성장 시간은 동일하되, 상기 제1 시편의 식각 시간은 상기 제2 시편의 식각 시간보다 짧은 에피택셜 웨이퍼의 평가 방법.
  8. 제7 항에 있어서,
    상기 제1 시편의 식각 시간은 상기 제2 시편의 식각 시간보다 5초 이내의 범위에서 짧은 에피택셜 웨이퍼의 평가 방법.
KR1020190025722A 2019-03-06 2019-03-06 웨이퍼의 평가 방법 KR102331799B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190025722A KR102331799B1 (ko) 2019-03-06 2019-03-06 웨이퍼의 평가 방법
US17/436,683 US11769697B2 (en) 2019-03-06 2020-01-23 Wafer evaluation method
PCT/KR2020/001171 WO2020180010A1 (ko) 2019-03-06 2020-01-23 웨이퍼의 평가 방법
CN202080019134.1A CN113544832A (zh) 2019-03-06 2020-01-23 晶片评估方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190025722A KR102331799B1 (ko) 2019-03-06 2019-03-06 웨이퍼의 평가 방법

Publications (2)

Publication Number Publication Date
KR20200107119A true KR20200107119A (ko) 2020-09-16
KR102331799B1 KR102331799B1 (ko) 2021-11-29

Family

ID=72338716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190025722A KR102331799B1 (ko) 2019-03-06 2019-03-06 웨이퍼의 평가 방법

Country Status (4)

Country Link
US (1) US11769697B2 (ko)
KR (1) KR102331799B1 (ko)
CN (1) CN113544832A (ko)
WO (1) WO2020180010A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260448A (ja) * 1996-03-27 1997-10-03 Ricoh Co Ltd Ｓｉｍｓによる分析方法
KR20060072694A (ko) * 2004-12-23 2006-06-28 주식회사 실트론 에피택셜 웨이퍼의 도펀트 분포 분석방법
JP2011155130A (ja) * 2010-01-27 2011-08-11 Covalent Materials Tokuyama Corp エピタキシャルウェーハ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168038A (ja) * 1999-12-10 2001-06-22 Sony Corp 単結晶シリコン層およびそのエピタキシャル成長方法ならびに半導体装置
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
JP4229273B2 (ja) * 2003-08-01 2009-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 熱処理炉内の半導体ウェーハの表面温度測定方法およびこの方法に用いられる温度モニタウェーハ
US7786025B1 (en) * 2009-03-17 2010-08-31 International Business Machines Corporation Activating dopants using multiple consecutive millisecond-range anneals
KR101644640B1 (ko) * 2010-07-22 2016-08-02 삼성전자주식회사 에피택셜 성장 공정 평가 방법 및 에피택셜막 형성 방법
KR101810643B1 (ko) * 2016-02-02 2017-12-19 에스케이실트론 주식회사 에피텍셜 웨이퍼의 평탄도 제어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260448A (ja) * 1996-03-27 1997-10-03 Ricoh Co Ltd Ｓｉｍｓによる分析方法
KR20060072694A (ko) * 2004-12-23 2006-06-28 주식회사 실트론 에피택셜 웨이퍼의 도펀트 분포 분석방법
JP2011155130A (ja) * 2010-01-27 2011-08-11 Covalent Materials Tokuyama Corp エピタキシャルウェーハ及びその製造方法

Also Published As

Publication number Publication date
KR102331799B1 (ko) 2021-11-29
WO2020180010A1 (ko) 2020-09-10
CN113544832A (zh) 2021-10-22
US20220148925A1 (en) 2022-05-12
US11769697B2 (en) 2023-09-26

Similar Documents

Publication Publication Date Title
TWI395844B (zh) 矽晶圓及其製造方法
KR100348682B1 (ko) 반도체기재의 제조방법
US20070066082A1 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
WO2005124843A1 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
US20220146444A1 (en) Method for measuring resistivity of silicon single crystal
KR20190048278A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
KR101230176B1 (ko) 실리콘으로 구성되고 에피텍셜 증착된 층을 갖는 반도체 웨이퍼의 제조 방법
JP5938969B2 (ja) エピタキシャルウエーハの製造方法および固体撮像素子の製造方法
JPH1050715A (ja) シリコンウェーハとその製造方法
KR102331799B1 (ko) 웨이퍼의 평가 방법
JP4344517B2 (ja) 半導体基板及びその製造方法
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
JP4092993B2 (ja) 単結晶育成方法
KR100969161B1 (ko) 에피텍셜 웨이퍼 비저항 표준 샘플 제조방법 및 이방법으로 제조된 비저항 표준 샘플을 이용한 비저항 측정장비 보정 방법
US20120299156A1 (en) Wafer processing method
CN111279461B (zh) 由单晶硅组成的半导体晶片
US9939511B2 (en) Surface photovoltage calibration standard
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
CN113544817B (zh) 硅外延晶片的制造方法和硅外延晶片
JP2019149471A (ja) 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
JP5565012B2 (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法
KR100635771B1 (ko) 반도체 소자의 실리콘 에피막 형성 방법
KR20190017147A (ko) 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant