CN113543493A - 一种z向互连印制电路板的制备方法 - Google Patents

一种z向互连印制电路板的制备方法 Download PDF

Info

Publication number
CN113543493A
CN113543493A CN202110783651.2A CN202110783651A CN113543493A CN 113543493 A CN113543493 A CN 113543493A CN 202110783651 A CN202110783651 A CN 202110783651A CN 113543493 A CN113543493 A CN 113543493A
Authority
CN
China
Prior art keywords
hole
copper
copper paste
board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110783651.2A
Other languages
English (en)
Other versions
CN113543493B (zh
Inventor
翟新龙
姚宇国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fast Pcb Circuit Technology Corp ltd
Original Assignee
Shanghai Fast Pcb Circuit Technology Corp ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fast Pcb Circuit Technology Corp ltd filed Critical Shanghai Fast Pcb Circuit Technology Corp ltd
Priority to CN202110783651.2A priority Critical patent/CN113543493B/zh
Publication of CN113543493A publication Critical patent/CN113543493A/zh
Application granted granted Critical
Publication of CN113543493B publication Critical patent/CN113543493B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及一种Z向互连印制电路板的制备方法，包括：在芯板或叠板上贴覆保护膜；在目标Z向导通的注浆位置开设通孔；将导电铜浆注入开设的通孔中，进行加热预固化，之后再整平通孔处的凸出铜浆；清洗，之后去除保护膜，在注浆后芯板或叠板的通孔处上下表面印制铜浆，之后进行真空压合，构成水平的铜导电层，使得铜导电层与Z向导电结构电连接；蚀刻得到层间的水平导电图层，实现多层印制电路板之间的Z向互连。与现有技术相比，本发明使其各层之间的连通不再依靠贯通孔，从而增加电路板设计的灵活度，将复杂结构的高层数板变成简单结构的低层数板，对于高多层板厚径比的限制也不复存在。

Description

一种Z向互连印制电路板的制备方法
技术领域
本发明涉及集成电路设计领域，尤其是涉及一种Z向互连印制电路板的制备方法。
背景技术
随着电子技术的飞速发展，电子产品越来越趋于多功能化，小型化。这促使作为电子元件安装基础的印制电路板向多层化、集成化、高密度化方向发展。
传统PCB多层板为了层间电连接，必须进行层间钻孔和电镀，通过电镀后的通孔或者盲孔连接实现电导通，这种导通孔势必会减少印制板的有效面积，且在逐层钻孔电镀的过程中对位精度难以控制，对于多阶交叉盲埋孔印制板的制作就更加复杂。
CN109661128A提供了一种多层PCB板制备方法及多层PCB板，制备方法包括开料、第一次钻孔、第一次沉铜与板电、树脂塞孔、内层线路涂布、内层图形、内层线检、第一次图形电镀、内层蚀刻、层压、第二次钻孔、第二次沉铜与板电、外层线路涂布、外层图形、线路对位、外层图形电镀、外层蚀刻、阻焊丝印；多层PCB板包括由至少两层芯板和半固化板间隔叠合而成的叠合板，每层芯板上下两面形成有内层线路图形；上下两外层芯板的导通孔中填充有树脂；叠合板上钻出的插件孔内沉积铜层；叠合板上下两面形成有外层线路图形。该技术方案中沉铜、电镀处理的通孔还需要进行树脂塞孔处理，这势必会减少印制板的有效面积。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种Z向互连印制电路板的制备方法，本技术方案的Z向连接技术是通过在绝缘层中局部地方加入导电材料来实现印制板的电性能，使其各层之间的连通不再依靠贯通孔，从而增加电路板设计的灵活度，将复杂结构的高层数板变成简单结构的低层数板，对于高多层板厚径比的限制也不复存在。
对于传统的PCB企业，该项技术的应用在实现印制板更高阶交叉互连的同时，又不需要增加更换太多设备，为企业降低制造成本。
本发明的目的可以通过以下技术方案来实现：
本技术方案的目的是保护一种Z向互连印制电路板的制备方法，包括以下步骤：
S1：在芯板或叠板上贴覆保护膜；
S2：在目标Z向导通的注浆位置开设通孔；
S3：将导电铜浆注入S2中开设的通孔中，进行加热预固化，之后再整平通孔处的凸出铜浆，构成Z向导电结构；
S4：对注浆后的通孔处进行清洗，之后去除保护膜，在注浆后芯板或叠板的通孔处上下表面印制铜浆，之后进行真空压合，构成水平的铜导电层，使得铜导电层与Z向导电结构电连接；
S5：根据预设的层间导电通路，对S4中制备的水平的铜导电层进行蚀刻，得到层间的水平导电图层，通过各层印制电路板之间上下表面的水平导电图层与特定层Z向的导电结构的配合，实现多层印制电路板之间的Z向互连。
进一步地，S2中采用机械钻孔的方式开设通孔。
进一步地，S3中使用真空塞孔机进行将导电铜浆注入S2中开设的通孔中。
进一步地，S3中加热预固化的条件为在50～70℃条件下，加热1～10min。
进一步地，S3中加热预固化的条件为在70℃条件下，加热10min。
进一步地，S3中在真空箱中采用刮刀刮除通孔处的凸出铜浆，实现整平过程。
进一步地，S4中采用3％-5％的稀硫酸与50-70g/L的过硫酸钠的混合液进行清洗。
进一步地，S4中的真空压合的温度为180℃。
进一步地，所述导电铜浆为铜、银、锡和环氧树脂构成的导电浆料。
进一步地，所述导电铜浆的粘度为1500(BH type/dpa.s)，密度为5.1±0.2(g/cm3)，摇变系数为4.0(2/20rpm)，热传导率为28(W/mk)，熔点为260℃，平均粒径为1到25μm。
与现有技术相比，本发明具有以下技术优势：
1)本技术方案中的Z向连接技术是通过在绝缘层中局部地方加入导电材料来实现印制板的电性能，使其各层之间的连通不再依靠贯通孔，从而增加电路板设计的灵活度，将复杂结构的高层数板变成简单结构的低层数板，对于高多层板厚径比的限制也不复存在。对于传统的PCB企业，该项技术的应用在实现印制板更高阶交叉互连的同时，又不需要增加更换太多设备，为企业降低制造成本。
2)本技术方案不受板厚孔径比限制，并且采用最普通的设备即可完成更高厚径比的印制板，节省设备成本。
3)该合金铜浆在低于160摄氏度的低温形成的合金具有稳定的导电性，同时合金层的熔点超过260摄氏度，具有良好的导热性，产品具有良好的电性能及散热性。
4)层间互连逐层对位，没有很严格的精度限制，一般的层间偏位不会导致电性能不通或者绝缘不良甚至短路，提高产品合格率。
附图说明
图1为本技术方案中铜浆塞孔的正面效果示意图；
图2为本技术方案中铜浆塞孔的立体效果示意图；
图3为激光钻孔的效果图；
图4为机械钻孔的效果图；
图5为在真空箱中采用刮刀刮除通孔处的凸出铜浆的过程示意图；
图6为塞孔良好的图片示意图；
图7为现有棕化处理铜面后印制铜浆压合后切片样品图；
图8为化学清洗后印制铜浆压合后切片样品图；
图9为真空压合使得铜浆固化条件的温度变化过程；
图10为本技术方案中整体流程示意图；
图11为最后得到压合后多层板的截面示意图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。
本技术方案制备的整体流程参见图10。
S1：在芯板或叠板上贴覆保护膜，即本技术方案可应用于芯板两侧的电路连接，也可实现多层叠板的之间的Z向连通。
保护膜起到保护绝缘材料表面和增加铜浆高度的作用。
针对不同类型半固化片选择不同类型保护膜，并对其进行预压测试，选择最优预压参数。
当本技术方案应用于多层叠板的场景时，需要对保护膜进行选择：不粘性半固化片使用含胶保护膜(25um)；微粘性半固化片使用不含胶保护膜(25um)；微粘性半固化片本身具有粘性，若使用含胶保护膜贴合，在撕膜过程中会破坏化片表面胶层。
当应用于半固化片的压合过程中时，压膜机预压参数参见下表：
Figure BDA0003158228680000041
S2：在目标Z向导通的注浆位置开设通孔，本实施例中采用机械钻孔的方式开设通孔。图3为激光钻孔的效果图，图4为机械钻孔的效果图。
本技术方案中选用芯板为25μm的PET材料，对于此种材料，机械钻孔的效果明显优于激光钻孔。钻孔过程中需要在半固化板上下加0.25mm FR-4光板，不能直接叠板防止孔边拉扯。
S3：将导电铜浆注入S2中开设的通孔中，进行加热预固化，之后再整平通孔处的凸出铜浆，构成Z向导电结构。图1为本技术方案中铜浆塞孔的正面效果示意图；图2为本技术方案中铜浆塞孔的立体效果示意图。铜浆突出高度约为18μm。
具体实施过程中使用的导电铜浆为铜、银、锡和环氧树脂构成的导电浆料。导电铜浆的粘度为1500(BH type/dpa.s)，密度为5.1±0.2(g/cm3)，摇变系数为4.0(2/20rpm)，热传导率为28(W/mk)，熔点为260℃，平均粒径为1到25μm。
该种特殊铜浆为银、合金铜、锡粉与环氧树脂的合成物，常温下呈糊浆状，具有一定的粘度和流动度，需要在高温高压下将其固化，固化后的铜浆具有良好的粘合和导电性能，其特性如下表：
粘度(BH type/dpa.s) 1500
密度(g/cm<sup>3</sup>) 5.1±0.2
摇变系数(2/20rpm) 4.0
固化条件 180℃/60min
体积阻抗率(Ω.cm) 0.0001
Tg(℃)(DMA) 147
弹性率(GPa) 4.6
热传导率(W/mk) 28
熔点(℃) 260
具体实施时，使用真空塞孔机进行将导电铜浆注入S2中开设的通孔中。加热预固化的条件为在50～70℃条件下，加热1～10min。在实施过程中最优选地，加热预固化的条件为在70℃条件下，加热10min。具体实施时，固化参数对阻值的影响参见下表。
Figure BDA0003158228680000051
测试使用以上9种参数固化，切片没有发现明显区别，阻值70度10分钟最优。
下表为可靠性测试实验参数，经过不同次数的无铅回流焊后，铜浆静置不固化处理时的阻值变化率最小；预固化参数为70度10分钟时的阻值最小，交收态产品的阻值为2.02毫欧，在常规工艺镀铜互连的阻值1.9-2.1毫欧范围内；铜浆连接工艺的阻值可以满足实际产品生产要求。
Figure BDA0003158228680000061
手动塞孔容易使铜浆内部产生小气泡排不出去而导致塞孔空洞、凹陷，塞孔缺陷率较高，因此使用真空塞孔较优。塞孔后直接进行预固化或者静置处理，预固化后再整平凸出铜浆，在真空箱中采用刮刀刮除通孔处的凸出铜浆，实现整平过程，参见图5，相较于固化前将表面铜浆整平有以下两个优势：1.铜浆不会因为固化收缩而下陷2.可以去除铜浆表面因烘烤而出现的轻微氧化层。塞孔良好的图片参见图6。
S4：对注浆后的通孔处进行清洗，之后去除保护膜，在注浆后芯板或叠板的通孔处上下表面印制铜浆，之后进行真空压合，构成水平的铜导电层，使得铜导电层与Z向导电结构电连接。
具体实施时，采用3％-5％的稀硫酸与50-70g/L的过硫酸钠的混合液进行清洗。真空压合的温度为180℃。
具体实施时，在棕化层上印制铜浆，压合后切片分析如图7所示。化学清洗后印制铜浆，压合后切片分析如图8所示。将切片对比分析，棕化后印制铜浆切片在铜浆和基铜结合处有一层裂痕，化学清洗后印制铜浆切片在铜浆和基铜结合处没有裂痕。
进一步对压合前铜面处理对阻值的影响进行分析。
Figure BDA0003158228680000071
从切片和阻值两方面进行分析，3％-5％的稀硫酸与50-70g/L的过硫酸钠的混合液体系化学清洗处理铜面后的效果均优于棕化处理铜面后的效果。
具体实施时，真空压合使得铜浆固化条件的温度变化过程参见图9。
S5：根据预设的层间导电通路，对S4中制备的水平的铜导电层进行蚀刻，蚀刻过程采用现有的技术即可实现，得到层间的水平导电图层，通过各层印制电路板之间上下表面的水平导电图层与特定层Z向的导电结构的配合，实现多层印制电路板之间的Z向互连，最终样品参见图11。
上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和使用发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。

Claims (10)

1.一种Z向互连印制电路板的制备方法，其特征在于，包括以下步骤：
S1：在芯板或叠板上贴覆保护膜；
S2：在目标Z向导通的注浆位置开设通孔；
S3：将导电铜浆注入S2中开设的通孔中，进行加热预固化，之后再整平通孔处的凸出铜浆，构成Z向导电结构；
S4：对注浆后的通孔处进行清洗，之后去除保护膜，在注浆后芯板或叠板的通孔处上下表面印制铜浆，之后进行真空压合，构成水平的铜导电层，使得铜导电层与Z向导电结构电连接；
S5：根据预设的层间导电通路，对S4中制备的水平的铜导电层进行蚀刻，得到层间的水平导电图层，通过各层印制电路板之间上下表面的水平导电图层与特定层Z向的导电结构的配合，实现多层印制电路板之间的Z向互连。
2.根据权利要求1所述的一种Z向互连印制电路板的制备方法，其特征在于，S2中采用机械钻孔的方式开设通孔。
3.根据权利要求1所述的一种Z向互连印制电路板的制备方法，其特征在于，S3中使用真空塞孔机进行将导电铜浆注入S2中开设的通孔中。
4.根据权利要求1所述的一种Z向互连印制电路板的制备方法，其特征在于，S3中加热预固化的条件为在50～70℃条件下，加热1～10min。
5.根据权利要求4所述的一种Z向互连印制电路板的制备方法，其特征在于，S3中加热预固化的条件为在70℃条件下，加热10min。
6.根据权利要求1所述的一种Z向互连印制电路板的制备方法，其特征在于，S3中在真空箱中采用刮刀刮除通孔处的凸出铜浆，实现整平过程。
7.根据权利要求1所述的一种Z向互连印制电路板的制备方法，其特征在于，S4中采用3％-5％的稀硫酸与50-70g/L的过硫酸钠的混合液进行清洗。
8.根据权利要求1所述的一种Z向互连印制电路板的制备方法，其特征在于，S4中的真空压合的温度为180℃。
9.根据权利要求1所述的一种Z向互连印制电路板的制备方法，其特征在于，所述导电铜浆为铜、银、锡和环氧树脂构成的导电浆料。
10.根据权利要求1所述的一种Z向互连印制电路板的制备方法，其特征在于，所述导电铜浆的粘度为1500(BH type/dpa.s)，密度为5.1±0.2(g/cm3)，摇变系数为4.0(2/20rpm)，热传导率为28(W/mk)，熔点为260℃。
CN202110783651.2A 2021-07-12 2021-07-12 一种z向互连印制电路板的制备方法 Active CN113543493B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110783651.2A CN113543493B (zh) 2021-07-12 2021-07-12 一种z向互连印制电路板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110783651.2A CN113543493B (zh) 2021-07-12 2021-07-12 一种z向互连印制电路板的制备方法

Publications (2)

Publication Number Publication Date
CN113543493A true CN113543493A (zh) 2021-10-22
CN113543493B CN113543493B (zh) 2023-05-09

Family

ID=78098500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110783651.2A Active CN113543493B (zh) 2021-07-12 2021-07-12 一种z向互连印制电路板的制备方法

Country Status (1)

Country Link
CN (1) CN113543493B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114401584A (zh) * 2021-11-01 2022-04-26 安捷利美维电子(厦门)有限责任公司 一种高密度互联电路板层间互联结构及加工工艺

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03112606A (ja) * 1989-09-26 1991-05-14 Kyocera Corp セラミック多層配線基板の製造方法
JP2001015913A (ja) * 1999-06-25 2001-01-19 Ibiden Co Ltd 片面回路基板とその製造方法、および多層プリント配線板の製造方法
JP2004100046A (ja) * 1995-02-08 2004-04-02 Hitachi Chem Co Ltd 複合導電粉、導電ペースト、電気回路及び電気回路の製造法
JP2004153084A (ja) * 2002-10-31 2004-05-27 Denso Corp 多層配線基板の製造方法及び多層配線基板
CN101370358A (zh) * 2007-08-17 2009-02-18 富士通株式会社 电路板、形成布线图案的方法及制造电路板的方法
JP2011023676A (ja) * 2009-07-21 2011-02-03 Sony Chemical & Information Device Corp プリント配線板の製造方法
CN204361126U (zh) * 2014-12-31 2015-05-27 共青城超群科技股份有限公司 一种smd led封装基板
CN110366329A (zh) * 2018-04-10 2019-10-22 电连技术股份有限公司 一种多层基板的制造方法及多层基板
CN110621118A (zh) * 2019-09-12 2019-12-27 泰州市博泰电子有限公司 一种线路板塞孔方法及线路板
CN111033690A (zh) * 2017-06-28 2020-04-17 卡特拉姆有限责任公司 使用内插板层和导电膏的多层电路板
CN112601377A (zh) * 2020-11-30 2021-04-02 景旺电子科技(珠海)有限公司 铜浆塞孔印制板的制作方法及fpc板的制作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03112606A (ja) * 1989-09-26 1991-05-14 Kyocera Corp セラミック多層配線基板の製造方法
JP2004100046A (ja) * 1995-02-08 2004-04-02 Hitachi Chem Co Ltd 複合導電粉、導電ペースト、電気回路及び電気回路の製造法
JP2001015913A (ja) * 1999-06-25 2001-01-19 Ibiden Co Ltd 片面回路基板とその製造方法、および多層プリント配線板の製造方法
JP2004153084A (ja) * 2002-10-31 2004-05-27 Denso Corp 多層配線基板の製造方法及び多層配線基板
CN101370358A (zh) * 2007-08-17 2009-02-18 富士通株式会社 电路板、形成布线图案的方法及制造电路板的方法
JP2011023676A (ja) * 2009-07-21 2011-02-03 Sony Chemical & Information Device Corp プリント配線板の製造方法
CN204361126U (zh) * 2014-12-31 2015-05-27 共青城超群科技股份有限公司 一种smd led封装基板
CN111033690A (zh) * 2017-06-28 2020-04-17 卡特拉姆有限责任公司 使用内插板层和导电膏的多层电路板
CN110366329A (zh) * 2018-04-10 2019-10-22 电连技术股份有限公司 一种多层基板的制造方法及多层基板
CN110621118A (zh) * 2019-09-12 2019-12-27 泰州市博泰电子有限公司 一种线路板塞孔方法及线路板
CN112601377A (zh) * 2020-11-30 2021-04-02 景旺电子科技(珠海)有限公司 铜浆塞孔印制板的制作方法及fpc板的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114401584A (zh) * 2021-11-01 2022-04-26 安捷利美维电子(厦门)有限责任公司 一种高密度互联电路板层间互联结构及加工工艺

Also Published As

Publication number Publication date
CN113543493B (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
EP0645952A1 (en) Method of manufacturing a multilayer circuit
KR100866577B1 (ko) 인쇄회로기판의 층간 도통방법
KR20060018818A (ko) 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법
CN102843876A (zh) 制造多层电路板的方法和多层电路板
JP2014232760A (ja) 層間接続基板およびその製造方法
TWI538582B (zh) 多層電路板及其製作方法
JP2005072328A (ja) 多層配線基板
JP4268476B2 (ja) 導電性ペースト及び配線基板並びにその製造方法
CN113543493A (zh) 一种z向互连印制电路板的制备方法
US10462911B2 (en) High-current transmitting method utilizing printed circuit board
JP2002198654A (ja) 電気素子内蔵配線基板およびその製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP2000165052A (ja) 多層配線基板
JP5032205B2 (ja) キャビティー部を有する多層配線基板
JP4863543B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
CN113438831A (zh) 一种任意层互联内埋芯片微波多功能组件及其制造方法
JP3370632B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
JP2002111215A (ja) 配線基板とその製造方法
JP2000077849A (ja) 配線基板とその製造方法
JP3034238B2 (ja) ビアホール導体用導電性ペースト組成物
US20090159318A1 (en) Printed circuit board and manufacturing method thereof
JP7430494B2 (ja) 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法
CN110708864B (zh) 一种含有散热介质的印制电路板及其制备方法
JPH11284342A (ja) パッケージとその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant