CN113452361A - 具有倒灌电流防止机制的通用串行总线信号输出电路 - Google Patents

Abstract

一种具有倒灌电流防止机制的通用串行总线信号输出电路，其包括：开关电路与第一和第二电压拉低电路。开关电路在开关控制端接收到第一高态电压时导通，以进行由信号输入端至信号输出端的信号输出。第一电压拉低电路包括：无源元件高通滤波电路和放电电路。无源元件高通滤波电路将信号输出端的输出端电压耦合至拉低控制端。放电电路在拉低控制端的电压大于预设电平时导通，以对开关控制端进行放电而拉低至第二高态电压。第二电压拉低电路在输出端电压大于参考电压且不具有突波时将开关控制端拉低至低态电压。

Description

具有倒灌电流防止机制的通用串行总线信号输出电路

技术领域

本发明涉及通用串行总线传输技术，尤其涉及一种具有倒灌电流防止机制的通用串行总线信号输出电路及其操作方法。

背景技术

通用串行总线是连接计算机***与外部装置的一种串行端口总线标准，也是一种输入输出界面的技术规范。近年来，Type-C的通用串行总线规格由于不需要考虑插头的方向性，传输速度的大幅提升以及支持的充电功率增加而提高充电速度，逐渐受到瞩目。

然而，即使插头不再具有方向性，使用者仍可能在使用时偏离引脚的正确对接位置，而使信号输出的电路误触到具有更高电压的脚位。在这样的状况下，如果没有快速的反应机制，高电压将产生倒灌的大电流，造成信号输出电路或是与信号输出电路相关的其他电路的损坏。

发明内容

鉴于现有技术的问题，本发明的目的在于提供一种具有倒灌电流(reversecurrent)防止机制的通用串行总线(universal serial bus；USB)信号输出电路及其操作方法，以改善现有技术。

本发明的目的在于提供一种具有倒灌电流防止机制的通用串行总线信号输出电路及其操作方法，通过第一电压拉低电路的设置，在信号输出端的电压上升时迅速调降开关控制端的电压避免倒灌大电流的产生，提供开关电路的保护机制。

本发明包括一种具有倒灌电流防止机制的通用串行总线信号输出电路，其一实施例包括：开关电路、第一电压拉低电路和第二电压拉低电路。开关电路包括开关控制端，配置以在开关控制端接收到第一高态电压时导通，以进行由信号输入端至信号输出端的信号输出。第一电压拉低电路包括：无源元件高通滤波电路和放电电路。无源元件高通滤波电路配置以将信号输出端的输出端电压耦合至拉低控制端。放电电路配置以在拉低控制端的电压大于预设电平时导通，以对开关控制端进行放电而拉低至小于第一高态电压的第二高态电压。第二电压拉低电路配置以将输出端电压与参考电压比较并判断输出端电压是否具有突波，并在输出端电压大于参考电压且不具有突波时将开关控制端拉低至低态电压。

本发明还包括一种具有倒灌电流防止机制的通用串行总线信号输出电路操作方法，应用于通用串行总线信号输出电路中，其一实施例包括下列步骤：使开关电路在开关控制端接收到第一高态电压时导通，以进行由信号输入端至信号输出端的信号输出；使第一电压拉低电路的无源元件高通滤波电路将信号输出端的输出端电压耦合至拉低控制端；使第一电压拉低电路的放电电路在拉低控制端的电压大于预设电平时导通，以对开关控制端进行放电而拉低至小于第一高态电压的第二高态电压；使第二电压拉低电路将输出端电压与参考电压比较并判断输出端电压是否具有突波；以及使第二电压拉低电路在输出端电压大于参考电压且不具有突波时将开关控制端拉低至低态电压。

有关本发明的特征、实施与效果，在此配合附图的较佳实施例详细说明如下。

附图说明

图1显示本发明的一个实施例中，一种具有倒灌电流防止机制的通用串行总线信号输出电路的示意图；

图2显示本发明的一个实施例中，通用串行总线信号输出电路的多个电路节点的电压与电流相对时间的波形图；以及

图3显示本发明的一个实施例中，一种具有倒灌电流防止机制的通用串行总线信号输出电路操作方法的流程图。

具体实施方式

本发明的目的在于提供一种具有倒灌电流防止机制的通用串行总线信号输出电路及其操作方法，通过第一电压拉低电路的设置，在信号输出端的电压上升时迅速调降开关控制端的电压避免倒灌大电流的产生，提供开关电路的保护机制。

参照图1，图1为本发明的一个实施例中，一种具有倒灌电流防止机制的通用串行总线信号输出电路100的示意图。

通用串行总线信号输出电路100可设置于电子装置中，以在与外部电子装置电性耦合时，进行例如，但不限于电源信号或是数据信号的输出。在一个实施例中，上述的通用串行总线是Type-C的规格。

通用串行总线信号输出电路100包括：开关电路110、第一电压拉低电路120和第二电压拉低电路130。

在一个实施例中，开关电路110包括第一N型晶体管MT1和第二N型晶体管MT2。其中，第一N型晶体管MT1的栅极电性耦合于开关控制端SC，源极电性耦合于信号输入端SI。第二N型晶体管MT2的栅极电性耦合于开关控制端SC，源极电性耦合于信号输出端SO。第一N型晶体管MT1和第二N型晶体管MT2的漏极彼此电性耦合。

在一个实施例中，通用串行总线信号输出电路100还包括开关控制电路140。开关控制端SC接收来自开关控制电路140的控制信号CS，以依据其电压状态控制开关电路110的导通与关闭。

更详细地说，当控制信号CS位于第一高态电压时，开关控制端SC的电压Vcp将接收到该高态电压，从而驱动第一N型晶体管MT1和第二N型晶体管MT2的栅极使开关电路110导通，进行由信号输入端SI至信号输出端SO的信号输出。当控制信号CS位于低态电压时，开关控制端SC的电压Vcp将为低态电压，第一N型晶体管MT1和第二N型晶体管MT2的栅极将接收到该低态电压而关闭，进而使开关电路110关闭。

在一个实施例中，控制信号CS输出的第一高态电压可以是例如，但不限于10伏特，低态电压是例如，但不限于0伏特。信号输入端SI可电性耦合于具有例如，但不限于5伏特的输入端电压Vconn的电压源。信号输出端SO的输出端电压Vcc将经过开关电路110的导通与压降而接近但略小于5伏特。

在部分使用情况下，使用者可能因为操作不当，造成信号输出端SO误触其他具有高电压的引脚，而导致输出端电压Vcc急速上升。在这样的情形下，第一电压拉低电路120提供快速反应的机制，使开关电路110的导通程度下降，避免上升的输出端电压Vcc造成大电流倒灌，造成开关电路110的损坏。

第二电压拉低电路130则提供相对较慢的反应机制，判断上升的输出端电压Vcc是否仅为突波，以在确认并非突波的情形下进一步关闭开关电路110，或在判断突波发生的情形下恢复开关电路110的工作。

图2为本发明一个实施例中，通用串行总线信号输出电路100的多个电路节点的电压与电流相对于时间的波形图。

以下将结合图1和图2，针对第一电压拉低电路120和第二电压拉低电路130的结构与工作方式进行说明。

第一电压拉低电路120包括：无源元件高通滤波电路150和放电电路160。

无源元件高通滤波电路150将信号输出端SO的输出端电压Vcc耦合至拉低控制端PC。在一个实施例中，无源元件高通滤波电路150包括电容C1和电阻R1。其中，电容C1电性耦合于信号输出端SO和拉低控制端PC之间。电阻R1电性耦合于拉低控制端PC和接地端GND之间。

在图2的时间点T1之前，开关电路110是在正常工作的导通状态。因此，开关控制端SC的电压Vcp为第一高态电压的10伏特。信号输出端SO的输出端电压Vcc维持在大约为5伏特。拉低控制端PC的电压Vpc由于电阻R1可持续放电而位于低态电压的0伏特。

在图2的时间点T1，信号输出端SO产生误触情形，导致输出端电压Vcc急速上升至例如，但不限于24伏特。由于无源元件高通滤波电路150具有快速的反应时间，可迅速地在几乎等同于时间点T1的时刻将升高的输出端电压Vcc耦合至拉低控制端PC。

在一个实施例中，通用串行总线信号输出电路100可包括二极管电路170，其电性耦合于拉低控制端PC和接地端GND，以将拉低控制端PC的电压限制于最大值，例如但不限于5伏特以下，确保拉低控制端PC的电压Vpc不至于直接接收到过高的电压，为后续接收电压Vpc的放电电路160提供一个保护机制。在不同实施例中，二极管电路170可依需求，包括不同数目的二极管元件，达到不同大小的电压限制。

放电电路160在拉低控制端PC的电压Vpc大于预设电平时导通，以对开关控制端SC进行放电，将电压Vcp拉低至小于第一高态电压的第二高态电压。在一个实施例中，放电电路160包括N型晶体管M1和P型晶体管M2。

N型晶体管M1的栅极电性耦合于拉低控制端PC，源极电性耦合于接地端GND。P型晶体管M2的栅极接收小于第一高态电压的驱动电压。在一个实施例中，P型晶体管M2的栅极可同样连接至具有输入端电压Vconn的电压源，而使驱动电压相当于输入端电压Vconn。为方便说明，驱动电压在图1直接以Vconn标示。

P型晶体管M2的漏极电性耦合于N型晶体管M1的漏极，源极则电性耦合于开关控制端SC。

在图2的时间点T1之前，由于拉低控制端PC的电压Vpc为低态电压，N型晶体管M1处于关闭的状态。P型晶体管M2的源极接收到开关控制端SC上为第一高态电压的电压Vcp，栅极接收到驱动电压，其源栅极间的电压差使P型晶体管M2本应为导通状态。然而，由于N型晶体管M1的关闭使P型晶体管M2的漏极的电压上升至与驱动电压相等时，将使P型晶体管M2亦为关闭，确保N型晶体管M1的漏极与源极间的跨压不至于过大造成损坏。

在图2的时间点T1，由于拉低控制端PC的电压Vpc在无源元件高通滤波电路150的耦合下升高，将可使N型晶体管M1导通，进一步拉低N型晶体管M1与P型晶体管M2的漏极的电压，使P型晶体管M2开始导通，对开关控制端SC放电，其电压Vcp开始下降。

在图2的时间点T2，当开关控制端SC的电压Vcp下降至接近P型晶体管M2的栅极接收的驱动电压加上P型晶体管M2的阈值电压的电平时，将无法再使P型晶体管M2导通。因此，在P型晶体管M2关闭后，开关控制端SC的电压Vcp将达到小于第一高态电压的第二高态电压。在一个实施例中，第二高态电压约为驱动电压(例如但不限于5伏特)与P型晶体管M2的阈值电压(例如但不限于1伏特)的总和，而大约为6伏特。

通过上述的机制对开关控制端SC进行放电，处于第二高态电压的电压Vcp将使第一N型晶体管MT1和第二N型晶体管MT2的导通程度大幅下降，而不至于产生倒灌的大电流。如图2所示，在开关电路110间产生的倒灌电流Icc仅在时间点T1到时间点T2间产生微小的突波，随即因为上述的机制而下降至相当低的电平。

在一个实施例中，通用串行总线信号输出电路100还包括无源元件低通滤波电路180。P型晶体管M2的栅极实际上是通过无源元件低通滤波电路180接收驱动电压。在一个实施例中，无源元件低通滤波电路180包括电阻R2和电容C2。其中，电阻R2电性耦合于驱动电压的电压源和P型晶体管M2的栅极之间。电容C2电性耦合于P型晶体管M2的栅极和接地端GND间。

在本实施例中，由于P型晶体管M2的栅极电性耦合于具有输入端电压Vconn的电压源，在信号输出端SO误触高电压的情形发生时，瞬间抬升的输出端电压Vcc仍可能在瞬间通过导通的开关电路110造成输入端电压Vconn短暂的升高。因此，无源元件低通滤波电路180可使输入端电压Vconn以较慢的速度耦合至P型晶体管M2的栅极，避免P型晶体管M2的损坏。

第二电压拉低电路130包括：比较器190和拉低控制电路195。

在图2的时间点T3，比较器190比较输出端电压Vcc与参考电压Vref以产生比较结果CR。由于比较器190为有源电路，反应时间较慢，因此比较结果CR产生的时间点T3，也较无源元件高通滤波电路150将输出端电压Vcc耦合至拉低控制端PC的时间点T1晚。

拉低控制电路195根据比较结果CR判断输出端电压Vcc是否大于参考电压Vref和输出端电压Vcc是否具有突波。在一个实施例中，突波的发生可设定为输出端电压Vcc仅在一预设时间范围内超过预设电压值的状况。

在图2的时间点T4，当输出端电压Vcc大于参考电压Vref且不具有突波时，拉低控制电路195可通过例如但不限于放电的机制将开关控制端SC的电压Vcp拉低至低态电压。在一个实施例中，从比较结果CR产生的时间点T3到完成突波判断的时间点T4之间的突波消除区间，是例如但不限于20纳秒。

在一个实施例中，拉低控制电路195也可以通过信号(未示出)的传输，控制开关控制电路140停止输出具有第一高态电压的控制信号CS，而转为输出低态电压，进一步确保开关电路110的关闭。

在一个实施例中，拉低控制电路195可包括用以进行判断的逻辑电路和用以进行放电的放电电路(未示出)来实现上述的工作机制。本发明并不限于特定的电路结构。

当上升且非突波的输出端电压Vcc逐步随着时间衰减时，第一电压拉低电路120将由于无源元件高通滤波电路150耦合至拉低控制端PC的电压下降使N型晶体管M1关闭，进一步使N型晶体管M1的漏极与P型晶体管M2的漏极电压上升使P型晶体管M2关闭，而停止放电电路160的导通。拉低控制电路195也可依据比较器190的比较结果CR判断输出端电压Vcc不大于参考电压Vref而停止拉低开关控制端SC的电压Vcp，并控制开关控制电路140回复输出具有第一高态电压的控制信号CS。开关电路110将可恢复原先的导通程度并正常工作。

另一方面，当输出端电压Vcc大于参考电压Vref且具有突波时，拉低控制电路195可不进行电压拉低的机制，且可使开关控制电路140持续输出具有第一高态电压的控制信号CS。此时，第一电压拉低电路120也将在突波的电压衰减后，停止放电电路160的导通，使开关控制端SC的电压Vcp由第二高态电压回复至第一高态电压，进一步使开关电路110恢复原先的导通程度并正常工作。

因此，本发明的通用串行总线信号输出电路可通过第一电压拉低电路的设置，用无源元件高通滤波电路对信号输出端的电压上升快速反应，驱动放电电路调降开关控制端的电压以降低开关电路的导通程度，避免倒灌大电流的产生。相对反应速度较慢的第二电压拉低电路再进一步提供突波判断机制，决定是否完全关闭开关电路。开关电路和与信号输入端相关的其他电路将可获得保护。

需注意的是，上述的电路结构与电压数值仅为示例。在其他实施例中，也可采用可用以达到相同功能的电路结构与其他的电压数值，来实现倒灌电流防止的机制。本发明并不为上述的实施方式所限。

请参照图3。图3为本发明一个实施例中，一种具有倒灌电流防止机制的通用串行总线信号输出电路操作方法300的流程图。

除前述装置外，本发明另公开一种具有倒灌电流防止机制的通用串行总线信号输出电路操作方法300，应用于例如，但不限于图1的通用串行总线信号输出电路100中。通用串行总线信号输出电路操作方法300的一个实施例如图3所示，包括下列步骤：

S310：使开关电路110在开关控制端SC接收到第一高态电压时导通，以进行由信号输入端SI至信号输出端SO的信号输出。

S320：使第一电压拉低电路120的无源元件高通滤波电路150将信号输出端SO的输出端电压Vcc耦合至拉低控制端PC。

S330：使第一电压拉低电路120的放电电路160在拉低控制端PC的电压Vpc大于预设电平时导通，以对开关控制端SC进行放电而拉低至小于第一高态电压的第二高态电压。

S340：使第二电压拉低电路130将输出端电压Vcc与参考电压Vref比较并判断输出端电压Vcc是否具有突波。

S350：使第二电压拉低电路130在输出端电压Vcc大于参考电压Vref且不具有突波时，将开关控制端SC拉低至低态电压。

S360：使第二电压拉低电路130在输出端电压Vcc不大于参考电压Vref或具有突波时，不将开关控制端SC拉低至低态电压。

需注意的是，上述的实施方式仅为示例。在其他实施例中，本领域的普通技术人员当可在不违背本发明的精神下进行变动。

综合上述，本发明中的通用串行总线信号输出电路及其操作方法可通过对第一电压拉低电路的设置，在信号输出端的电压上升时迅速调降开关控制端的电压避免倒灌大电流的产生，提供开关电路的保护机制。

虽然本发明的实施例如上所述，然而这些实施例并非用来限定本发明，本技术领域普通技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所限定的为准。

附图标记说明

100:通用串行总线信号输出电路

110:开关电路

120:第一电压拉低电路

130:第二电压拉低电路

140:开关控制电路

150:无源元件高通滤波电路

160:放电电路

170:二极管电路

180:无源元件低通滤波电路

190:比较器

195:拉低控制电路

300:通用串行总线信号输出电路操作方法

S310～S360:步骤

C1:电容

C2:电容

CR:比较结果

CS:控制信号

GND:接地端

Icc:倒灌电流

M1:N型晶体管

M2:P型晶体管

MT1:第一N型晶体管

MT2:第二N型晶体管

PC:拉低控制端

R1:电阻

R2:电阻

SC:开关控制端

SI:信号输入端

SO:信号输出端

Vcc:输出端电压

Vconn:输入端电压

Vcp:电压

Vpc:电压

Vref:参考电压

T1～T4:时间点

Claims (10)

1.一种具有倒灌电流防止机制的通用串行总线信号输出电路，其包括：

开关电路，包括开关控制端，配置以在所述开关控制端接收到第一高态电压时导通，以进行由信号输入端至信号输出端的信号输出；

第一电压拉低电路，包括：

无源元件高通滤波电路，配置以将所述信号输出端的输出端电压耦合至拉低控制端；以及

放电电路，配置以在所述拉低控制端的电压大于预设电平时导通，以对所述开关控制端进行放电而拉低至小于所述第一高态电压的第二高态电压；以及

第二电压拉低电路，配置以将所述输出端电压与参考电压比较并判断所述输出端电压是否具有突波，并在所述输出端电压大于所述参考电压且不具有所述突波时将所述开关控制端拉低至低态电压。

2.如权利要求1所述的通用串行总线信号输出电路，还包括二极管电路，电性耦合于所述拉低控制端以及接地端，以将所述拉低控制端的电压限制于最大值以下。

3.如权利要求1所述的通用串行总线信号输出电路，其中所述放电电路还包括：

N型晶体管，包括第一栅极、第一漏极以及第一源极，其中所述第一栅极电性耦合于所述拉低控制端，所述第一源极电性耦合于接地端；以及

P型晶体管，包括第二栅极、第二漏极以及第二源极，其中所述第二栅极配置以接收小于所述第一高态电压的驱动电压，所述第二漏极电性耦合于所述第一漏极，所述第二源极电性耦合于所述开关控制端。

4.如权利要求3所述的通用串行总线信号输出电路，其中所述N型晶体管导通时，所述P型晶体管根据所述第二源极以及所述第二栅极间的电压差导通，以将所述开关控制端拉低至所述第二高态电压。

5.如权利要求3所述的通用串行总线信号输出电路，其中所述N型晶体管关闭且所述P型晶体管导通时，所述第一漏极以及所述第二漏极的电压上升至与所述驱动电压相等以使所述P型晶体管关闭。

6.如权利要求3所述的通用串行总线信号输出电路，其中所述P型晶体管的所述第二栅极通过无源元件低通滤波电路接收所述驱动电压。

7.如权利要求1所述的通用串行总线信号输出电路，其中所述第二电压拉低电路包括：

比较器，配置以比较所述输出端电压与所述参考电压以产生比较结果；以及

拉低控制电路，配置以根据所述比较结果判断所述输出端电压是否大于所述参考电压以及所述输出端电压是否具有所述突波，以在所述输出端电压大于所述参考电压且不具有所述突波时将所述开关控制端拉低至所述低态电压。

8.如权利要求1所述的通用串行总线信号输出电路，其中所述开关电路包括：

第一N型晶体管，包括第三栅极、第三漏极以及第三源极，其中所述第三栅极电性耦合于所述开关控制端，所述第三源极电性耦合于所述信号输入端；以及

第二N型晶体管，包括第四栅极、第四漏极以及第四源极，其中所述第四栅极电性耦合于所述开关控制端，所述第四漏极电性耦合于所述第三漏极，所述第四源极电性耦合于所述信号输出端。

9.如权利要求1所述的通用串行总线信号输出电路，还包括开关控制电路，配置以输出所述第一高态电压至所述开关控制端，其中所述第二电压拉低电路还在所述输出端电压大于所述参考电压且不具有所述突波时使所述控制电路停止输出所述第一高态电压。

10.一种具有倒灌电流防止机制的通用串行总线信号输出电路操作方法，应用于通用串行总线信号输出电路中，包括：

使开关电路在开关控制端接收到第一高态电压时导通，以进行由信号输入端至信号输出端的信号输出；

使第一电压拉低电路的无源元件高通滤波电路将所述信号输出端的输出端电压耦合至拉低控制端；

使所述第一电压拉低电路的放电电路在所述拉低控制端的电压大于预设电平时导通，以对所述开关控制端进行放电而拉低至小于所述第一高态电压的第二高态电压；

使第二电压拉低电路将所述输出端电压与参考电压比较并判断所述输出端电压是否具有突波；以及

使所述第二电压拉低电路在所述输出端电压大于所述参考电压且不具有所述突波时将所述开关控制端拉低至低态电压。

Images